KR100335492B1 - 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법 - Google Patents

간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법 Download PDF

Info

Publication number
KR100335492B1
KR100335492B1 KR1019990046630A KR19990046630A KR100335492B1 KR 100335492 B1 KR100335492 B1 KR 100335492B1 KR 1019990046630 A KR1019990046630 A KR 1019990046630A KR 19990046630 A KR19990046630 A KR 19990046630A KR 100335492 B1 KR100335492 B1 KR 100335492B1
Authority
KR
South Korea
Prior art keywords
characteristic data
main characteristic
model parameter
integrated circuit
parameter set
Prior art date
Application number
KR1019990046630A
Other languages
English (en)
Other versions
KR20010038591A (ko
Inventor
이상훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990046630A priority Critical patent/KR100335492B1/ko
Priority to US09/696,816 priority patent/US6795800B1/en
Publication of KR20010038591A publication Critical patent/KR20010038591A/ko
Application granted granted Critical
Publication of KR100335492B1 publication Critical patent/KR100335492B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Abstract

본 발명은 설계된 집적회로의 성능을 미리 시뮬레이션하는 방법에 관한 것으로, 특히 성능의 분포와 편차를 예측하기 위하여 n 개의 모델 파라미터 집합을 추출하여 시뮬레이션하는 경우에, 1 개의 모델 파라미터 집합은 종래와 같이 소자의 I-V 특성 측정에 의해 마련된 I-V 특성곡선을 목적함수로 하여 추출하고, 나머지 n-1 개의 모델 파라미터 집합은 측정이 간편한 주특성 데이터(ET 데이터)를 목적함수로 하여 추출한다. 이에 따라, I-V 특성 측정의 부담과 시간을 절약할 수 있고, 주특성 데이터를 변화시켜 추출한 모델 파라미터 집합을 이용하여 시뮬레이션함으로써, 소자 특성의 변화에 따른 회로 성능의 변화를 간편하게 미리 예측할 수 있다.

Description

간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법{Simplified method for extraction of model parameter set and statistical integrated circuit simulation method using the same}
본 발명은 집적회로의 설계과정에서 설계된 회로의 동작과 성능을 미리 시뮬레이션하기 위하여 필요한 복수의 모델 파라미터들을 추출하는 방법 및 시뮬레이션 방법에 관한 것이다.
반도체 집적회로를 개발하는 과정에서 설계된 회로가 제대로 동작할 것인지 또 그 성능은 어떻게 될 것인지, 나아가서 통계적으로 그 성능은 어떤 분포와 편차를 보이는지를 미리 시뮬레이션하여 알아보고 그 결과를 설계과정에 피드백하는 것은 현재 반도체 집적회로의 개발에 거의 필수적인 과정이 되고 있다.
이러한 시뮬레이션은 통상 스파이스(SPICE)라는 널리 알려진 프로그램을 이용하여 수행한다. 스파이스 프로그램은 특정 회로의 시뮬레이션을 위하여 회로 소자들의 크기나 배선의 길이 등 소자들의 배치에 따른 변수와, 소자의 특성을 나타내는 수많은 모델 파라미터들을 필요로 한다. 모델 파라미터에는 채널의 길이(xl), 폭(xw), 게이트 절연막의 두께(tox), 채널영역의 도핑 농도 변화에 따른 문턱전압의 변화(ΔVth) 등 실제 물리적인 의미를 가지는 파라미터들과 스파이스 모델 식의 단순한 계수들이 포함된다. 설계된 회로의 시뮬레이션을 위해서는 이러한 배치에 따른 변수와 모델 파라미터들을 준비해야 하는데, 이중 모델 파라미터들을 추출하는 과정은 수많은 측정과 시행착오를 거쳐야 하는 매우 번거롭고 시간이 많이 드는 작업이다. 통상적인 모델 파라미터들을 추출하는 과정을 트랜지스터 소자를 예로 들어 설명하면 다음과 같다.
먼저, 게이트-소스간 전압(VGS)과 드레인-소스간 전압(VDS)에 대한 드레인 전류를 측정하여 I-V 특성곡선을 준비한다. 보다 정확한 예측을 위해서 이 I-V 특성곡선은 보통 전원전압(VCC), 기판전압(VBB)을 달리 하면서, 또 나아가서는 채널의 길이와 채널 폭, 측정시의 온도를 변화시켜 가면서 측정을 할 수 있는데, 그 결과 나타나는 I-V 특성곡선은 여러 개가 된다. 즉, 도 1에 도시된 I-V 특성곡선은 VBB와 VCC를 달리하면서 VGS와 VDS의 변화에 따른 ID를 측정하여 도시한 그래프로서, 이것은 소정의 채널 길이와 채널 폭 및 온도에 대한 I-V 특성곡선이고 채널 길이와 채널 폭 및 온도를 변화함에 따라 도 1에 도시된 I-V 특성곡선과 유사한 I-V 특성곡선이 여러 개 준비된다. 따라서, VGS와 VDS의 변화 폭(interval)을 얼마로 설정하느냐에 따라 달라지겠지만, 여러 개의 I-V 특성곡선을 준비하기 위한 측정 횟수는 수백 내지 수천 번이 된다. 한편, 이 I-V 측정을 위한 트랜지스터 소자는 통상 TEG(test element group)라 불리우는, 현재 양산중인 반도체 소자가 형성되는 웨이퍼의 미사용영역(통상 칩과 칩 사이의 스크라이브 라인(scribe line)이 된다)에 형성된다.
모델 파라미터들을 추출하는 과정은, 모델 파라미터가 될 초기값들을 스파이스 프로그램의 I-V 계산식에 대입하고 그 계산한 결과가 실제 측정된 I-V 특성곡선들 즉, 목적함수를 재현할 수 있을 때까지 초기값들을 바꾸어가며 계산하는 과정을 반복하는 과정이다. 계산된 결과가 실제 측정된 I-V 특성곡선들에 가장 가까워졌을 때의 값들이 모델 파라미터가 된다. 통상 초기값들로는 현재 설계된 소자와 가장 가까운 특성을 가지는 이미 알고 있는 소자의 모델 파라미터들을 사용한다. 이 모델 파라미터들은 전술한 바와 같이 채널의 길이와 폭, 온도, 전원전압 등을 변화해가며 측정한 다양한 I-V 특성곡선들을 동시에 재현할 수 있는 하나의 집합(set)이 되는 것이 바람직하다.
이렇게 얻어진 모델 파라미터 집합을 스파이스 모델식의 입력 변수로 대입하면 설계된 회로의 성능 예컨대 속도(speed)가 계산되어 나온다.
한편, 최근에는 설계된 회로가 제조되었을 때, 실제 웨이퍼 상에서의 위치나, 수십 매의 웨이퍼를 동시에 처리하는 양산 방식에서는 웨이퍼 카세트 내에서의 웨이퍼의 위치에 따라 그 성능이 달라지는 정도와 편차를 미리 파악하기 위하여, 하나의 소자에 대해서만 시뮬레이션을 하는 것이 아니라 웨이퍼 상의 여러 위치 또는 여러 매의 웨이퍼에 형성된 소자에 대하여 시뮬레이션을 하는 추세이다(미국 특허 US 5,790,436 등 참조). 이러한 경우에는 웨이퍼 상의 각각의 위치 또는 각 웨이퍼에 대하여 전술한 바와 같은 모델 파라미터 집합을 추출하는 과정을 반복해야 하는데, 이는 시간이 매우 많이 드는 번거로운 작업이다.
한편, 제임스 첸(James C. Chen) 등은 'E-T Based Statisitcal Modeling and Compact Statistical Circuit Simulation Methodologies'(IEDM, 1996, pp.635-638)라는 제목의 논문에서, I-V 특성곡선이 아닌 ET 데이터(Electrical Test Data)를 사용하여 모델 파라미터 집합을 추출하는 방법을 소개하고 있다. 이 논문에는, 모델 파라미터중 전술한 물리적 의미를 가지는 파라미터 즉, 공정에 따른 채널 길이의 변화량(ΔL), 채널 폭의 변화량(ΔW), 게이트 절연막의 두께(Tox) 및 드레인-소스간 저항(Rds) 등을 직접 측정하여 구하고, 나머지 파라미터를 포화전류(Idsat)와 같은 ET 데이터를 이용하여 추출하는 방법이 소개되어 있다. 그러나, 이러한 물리적인 파라미터의 직접 측정은 실제로 I-V 특성의 측정보다 오히려 더 많은 측정 부담이 따르고, 위 파라미터들 각각의 측정 자체가 논문 주제에 해당할 만큼 그 측정방법의 정확도와 신뢰성이 문제가 되고 있다. 즉, 위 파라미터들은 (주사 전자현미경 등을 이용하여) 물리적으로 측정하기가 매우 힘들어, 실제로는 전기적인 측정을 통해 그 결과를 평가(evaluation)함으로써 그 값을 얻는 간접적인 방법으로 측정하고 있는데, 얻어진 값의 신뢰성은 아직까지 보장할 수 없는 현실이다.
또 한편, 모델 파라미터 추출을 위한 I-V 특성의 측정 부담의 문제와는 별도로 집적회로의 설계자들에게 관심이 있는 문제는, 설계된 집적회로의 기본 소자의 특정한 특성을 변화시켰을 때 이 소자 특성의 변화가 전체 집적회로의 성능에 어떠한 영향을 미치는가와, 소자의 어떤 특성의 변화가 집적회로의 성능에 가장 큰 영향을 미치는가이다. 그러나, 이러한 설계자들의 현실적 관심에 대해서 종래의 모델 파라미터 추출방법 및 집적회로 시뮬레이션 프로그램들은 아무런 답을 주지 못하고 있다.
본 발명이 이루고자 하는 기술적 과제는, 설계된 회로의 성능을 통계적으로 시뮬레이션하기 위하여 2 개 이상의 모델 파라미터 집합을 추출하여야 하는 경우에, 모델 파라미터 집합을 간편하게 추출할 수 있는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는, 소자 특성의 변화가 전체 회로의 성능에 미치는 영향의 민감도를 예측할 수 있는 집적회로의 시뮬레이션 방법을 제공하는 것이다.
도 1은 모델 파라미터 집합을 추출하기 위하여 측정하여 준비한 I-V 특성곡선을 도시한 도면이다.
도 2는 본 발명의 방법에 따른 모델 파라미터 집합을 추출하는 방법을 도시한 흐름도이다.
도 3은 본 발명의 방법에 따라 추출된 제1 모델 파라미터 집합과 제k 모델 파라미터 집합을 개념적으로 도시한 도면이다.
도 4는 종래의 방법과 본 발명의 방법에 따라 시뮬레이션한 집적회로의 예로서 링 오실레이터를 나타낸 회로도이다.
도 5는 도 4에 도시된 링 오실레이터에 대하여 종래의 방법과 본 발명의 방법에 따라 모델 파라미터 집합들을 추출하고 시뮬레이션한 결과를 나타낸 상관도이다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 모델 파라미터 추출 방법은, 설계된 집적회로의 동작과 성능을 통계적으로 시뮬레이션하기 위하여 n(n은 2 이상의 정수) 개의 모델 파라미터 집합을 추출하는 방법으로서, 첫번째의 모델 파라미터 집합은 종래와 같은 방법으로 추출하고, 나머지 n-1 개의 모델 파라미터 집합은 I-V 특성곡선이 아닌 소자의 주특성 데이터로서 문턱전압(Vth), 포화전류(IDsat), 최대 컨덕턴스(Gmmax), 게이트-소스간 전압이 0V일 때의 드레인 전류(Ioff), 접합 커패시턴스(Cj) 또는 오버랩 커패시턴스(Cov)를 포함하는 주특성 데이터를 목적함수로 하여 추출한다.
즉, 본 발명에 따른 모델 파라미터 추출 방법은, 1 또는 2 이상의 웨이퍼에 n 개의 지점을 정의하고, 이 n 개의 지점에 집적회로의 기본 소자를 형성한다. 이어서, n 개의 지점중 제1지점에 형성된 기본 소자의 I-V 특성을 측정하여 I-V 특성곡선을 마련하고, I-V 특성곡선을 목적함수로 하여 이 I-V 특성곡선을 가장 잘 재현할 수 있는 제1 모델 파라미터 집합을 추출한다. 나머지 제2 내지 제n의 모델 파라미터 집합에 대해서는, n 개의 지점중 나머지 제2 내지 제n지점에 형성된 기본 소자의 제2 내지 제n 주특성 데이터를 측정하고, 이 주특성 데이터를 목적함수로 하여 제2 내지 제n 모델 파라미터 집합을 추출한다.
또한, 상기 제2 내지 제n 모델 파라미터 집합을 추출하기 위하여 입력되는 초기값으로는 제1 모델 파라미터 집합의 모델 파라미터들을 대입할 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 집적회로의 시뮬레이션 방법은, 상기의 모델 파라미터 집합의 추출방법이 주특성 데이터를 목적함수로 하여 모델 파라미터 집합을 추출하는 점을 이용하여, 주특성 데이터를 변화시켜 그 변화가 집적회로의 성능 변화에 미치는 영향을 분석할 수 있도록 한 시뮬레이션 방법이다.
즉, 본 발명에 따른 집적회로의 동작과 성능을 시뮬레이션하는 방법은, 먼저 웨이퍼 상의 소정의 지점에 집적회로의 기본 소자를 형성한다. 이어서, 기본 소자의 I-V 특성을 측정하여 I-V 특성곡선을 마련한 후, 이 I-V 특성곡선을 목적함수로 하여 이 I-V 특성곡선을 가장 잘 재현할 수 있는 제1 모델 파라미터 집합을 추출한다. 또, 기본 소자의 주특성 데이터를 측정하고, 이 측정된 주특성 데이터 값을 임의로 변화시켜 이 변화된 주특성 데이터를 목적함수로 하여 이 변화된 주특성 데이터를 가장 잘 재현할 수 있는 제2 모델 파라미터 집합을 추출한다. 이어서, 제1 및 제2 모델 파라미터 집합을 스파이스 시뮬레이션 프로그램에 입력하여 상기 집적회로의 성능을 각각 시뮬레이션하여 비교함으로써 상기 기본 소자의 주특성 데이터의 변화가 상기 집적회로의 성능에 미치는 영향을 분석한다.
여기서, 상기 제1 모델 파라미터 집합은 I-V 특성곡선을 목적함수로 하지 않고 주특성 데이터를 목적함수로 하여 추출할 수도 있다.
한편, 상기의 본 발명에 따른 모델 파라미터 집합의 추출방법 및 집적회로시뮬레이션 방법은 컴퓨터로 읽을 수 있는 기록매체의 형태로 제공될 수 있다.
즉, 본 발명에 따른 컴퓨터로 읽을 수 있는 기록매체는, 설계된 집적회로의 동작과 성능을 시뮬레이션하기 위하여, 웨이퍼의 소정 지점에 형성된 상기 집적회로의 기본 소자에 대하여 측정된 주특성 데이터를 목적함수로 하여 모델 파라미터 집합을 추출하는 방법을 프로그램으로 기록한 컴퓨터로 읽을 수 있는 기록매체로서, 주특성 데이터의 계산식에 모델 파라미터 집합이 될 소정의 초기값들을 대입하여 주특성 데이터 값을 계산하는 프로그램 모듈, 및 상기 계산된 주특성 데이터 값이 상기 측정된 주특성 데이터 값의 소정의 오차범위 내에 드는지를 판단하여 소정의 오차범위 내에 들면 그때의 초기값들을 모델 파라미터 집합으로서 추출하고, 상기 오차범위를 벗어나면 상기 초기값들을 변경하고 상기 주특성 데이터 값을 계산하는 프로그램 모듈로 분기하는 프로그램 모듈을 구비한다.
또한, 본 발명에 따른 컴퓨터로 읽을 수 있는 기록매체는, 설계된 집적회로의 동작과 성능을 시뮬레이션하고, 이 집적회로의 기본 소자의 특성이 변화하는 경우에 이 집적회로의 성능에 미치는 영향을 분석하는 방법을 프로그램으로 기록한 컴퓨터로 읽을 수 있는 기록매체로서, 웨이퍼 상의 소정의 지점에 형성된 기본 소자에서 측정된 I-V 특성곡선 또는 주특성 데이터를 목적함수로 하여 이 I-V 특성곡선 또는 주특성 데이터를 가장 잘 재현할 수 있는 제1 모델 파라미터 집합을 추출하는 프로그램 모듈, 기본 소자에서 측정된 주특성 데이터 값을 임의로 변화시켜 이 변화된 주특성 데이터를 목적함수로 하여 이 변화된 주특성 데이터를 가장 잘 재현할 수 있는 제2 모델 파라미터 집합을 추출하는 프로그램 모듈, 및 상기 제1및 제2 모델 파라미터 집합을 스파이스 시뮬레이션 프로그램에 입력하여 집적회로의 성능을 각각 시뮬레이션하여 비교함으로써 기본 소자의 주특성 데이터의 변화가 집적회로의 성능에 미치는 영향을 분석하는 프로그램 모듈을 구비한다.
이와 같이 본 발명에 따른 n 개의 모델 파라미터 집합을 추출하는 방법에 의하면, 두번째 이후의 모델 파라미터 집합을 추출할 때, 측정 부담이 큰 I-V 특성곡선을 목적함수로 사용하지 않고 간단히 측정할 수 있는 소자의 주특성 데이터만을 목적함수로 사용한다. 따라서, 모델 파라미터 집합의 추출에 소요되는 시간을 대폭 단축할 수 있다.
또한, 소자의 주특성 데이터를 모델 파라미터 집합의 추출에 사용함으로써 소자의 특성 변화가 회로 성능에 미치는 영향을 쉽게 분석할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 방법에 따라 n 개의 모델 파라미터 집합을 추출하는 과정을 도시한 흐름도이고, 도 3은 도 2에 도시된 방법에 따라 추출된 제1 모델 파라미터 집합과 제k 모델 파라미터 집합을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 방법에 따른 n 개의 모델 파라미터 집합을 추출하는 방법은, 단계 100부터 단계 125까지로 표현되는 제1 모델 파라미터 집합 추출과정과 단계 200부터 단계 225까지로 표현되는 제2 내지 제n 모델 파라미터 집합 추출과정으로 이루어진다. 여기서, 제1 모델 파라미터 집합 추출과정(단계 100∼125)은 종래와 마찬가지로 측정된 I-V 특성곡선을 목적함수로 하여 추출하고,제2 내지 제n 모델 파라미터 집합 추출과정(단계 200∼225)이 본 발명에 따라 새로이 변경된 방법이다.
먼저, 설계된 집적회로의 동작 및 성능의 통계적 시뮬레이션을 위하여, 한 매의 웨이퍼 또는 여러 매의 웨이퍼의 서로 다른 n 개의 지점을 정의하고, 각 지점에 상기 집적회로의 기본 소자 예컨대 MOS 트랜지스터를 형성한다.
이 n 개의 지점중 임의의 한 지점(제1지점)에 형성된 소자의 I-V 특성을 측정하여 I-V 특성곡선을 준비한다(단계 100). 이때 예측의 정확성을 위하여 소자의 채널 길이, 채널 폭, 측정시 온도, 동작전압, 기판전압 등을 달리하며 측정함으로써 여러 개의 특성곡선을 마련할 수 있다.
이어서, 모델 파라미터 집합이 될 초기값들을 입력한다(단계 105). 이 과정에서 초기값들로는 통상, 현재 설계된 기본 소자와 가장 유사한 소자의 이미 알고 있는 모델 파라미터 집합을 선택하여 입력하거나 스파이스 프로그램에서 제공하는 기본값(default)을 입력한다.
이어서, 이 초기값들을 스파이스 프로그램의 I-V 계산식에 대입하여 I-V 특성을 계산한다(단계 110).
이어서, 단계 110에서 계산된 I-V 특성과 단계 100에서 측정된 I-V 특성이 일치하는지 즉, 단계 110에서의 초기값들이 단계 100에서의 I-V 특성곡선을 제대로 재현해 내는지를 판단한다(단계 115). 물론 이 과정에서 계산된 I-V 특성과 측정된 I-V 특성이 완전히 일치할 수는 없을 것이고, 소정의 오차범위 내에 들면 일치하는 것으로 본다.
통상, 단계 105에서 입력한 초기값들에 의해 계산된 I-V 특성과 측정된 I-V 특성이 바로 일치하지는 않는다. 따라서, 이 경우에 단계 105에서 입력된 초기값들을 변경시킨 후(단계 120) 변경된 초기값들을 I-V 계산식에 대입하여 I-V 특성을 다시 계산한다(단계 110). 이때 초기값들을 변경하는 과정(단계 120)은 계산된 I-V 특성과 측정된 I-V 특성이 어떤 차이를 보이는지 예컨대, I-V 특성곡선의 선형영역은 일치하고 포화영역에서 차이가 나는지 아니면 반대로 선형영역이 일치하지 않고 포화영역에서 일치하는지 등의 비교를 행하여, 그 불일치 경향에 따라 적절한 파라미터(초기값)들을 변화시켜 준다. 또한, 최근에는 이러한 파라미터의 변경과 재계산을 스파이스 프로그램의 서브 프로그램에서 자동적으로 행할 수 있으며 이를 위한 최적화 알고리즘들이 다수 제시된 바 있고, 최소자승법을 이용하는 L-M(Levenberg-Marquardt) 알고리즘이 널리 사용되고 있다(보다 상세히는 N. Arora, 『MOSFET Models for VLSI Circuit Simulation - Theory and Practice』, Springer-Verlag, 1993, pp.510-535 참조).
다시 단계 115에서 계산된 I-V 특성과 측정된 I-V 특성을 비교하고 그 결과가 일치하면, I-V 계산식에 최종적으로 입력되었던 초기값들을 제1 모델 파라미터 집합으로서 추출한다(단계 125). 그러면, 도 3에 도시된 바와 같이 제1 모델 파라미터 집합(300)이 추출된다. 도 3의 모델 파라미터 집합(300, 400)은 크게 두 부분으로 구성되는데, 물리적인 의미를 가지는 부분(305, 405, 이들의 물리적인 의미는 전술한 바 있다)과 스파이스 모델식의 단순한 계수 부분(310, 410, 이들의 자세한 의미는 『HSPICE User's Manual』, Meta-Software Inc., 1996, pp.16-103∼16-106참조)이 그것이다.
이어서, 나머지 n-1 개의 지점에 형성된 소자에 대한 모델 파라미터 집합을 추출하는 과정으로서, 여기서는 제1 모델 파라미터 집합 추출과정과는 달리, 측정된 I-V 특성곡선을 목적함수로서 이용하지 않고 몇 개의 측정된 주특성 데이터만을 목적함수로 하여 모델 파라미터 집합을 추출한다.
즉, n 개의 지점중 상기 제1지점과 다른 제2지점에 형성된 소자의 주특성 데이터를 측정한다(단계 200). 주특성 데이터는 소자의 ET 데이터중 소자의 특성을 가장 잘 대표할 수 있는 데이터로서, 문턱전압(Vth), 포화전류(IDsat), 최대 컨덕턴스(Gmmax), VGS=0V일 때의 ID(Ioff), 접합 커패시턴스(Cj), 오버랩 커패시턴스(Cov) 등이 될 수 있다. 이러한 ET 데이터는 그 측정의 회수가 수회에 불과하여 수백 내지 수천 회의 측정을 하여야 하는 I-V 특성곡선보다는 측정 시간 및 부담이 현저하게 적다.
이렇게 I-V 특성곡선을 목적함수로 하지 않고, 측정이 간편한 주특성 데이터만을 목적함수로 하여 모델 파라미터를 추출하여도 그 결과가 크게 다르지 않다는 근거는 다음과 같다. 즉, 여러 지점에 형성된 소자의 모델 파라미터 집합을 추출하고 여러 지점에 형성된 집적회로에 대하여 동작 및 성능을 시뮬레이션 하는 것은 웨이퍼 내 또는 웨이퍼간 위치에 따라 달라지는 집적회로 성능의 편차를 보기 위해서인데, 웨이퍼 내 또는 웨이퍼간 위치에 따른 성능의 차이는 굳이 I-V 특성곡선을 측정하지 않더라도 상기한 주특성 데이터만으로도 충분히 반영할 수 있다는 가정에서이다. 다시 말해, 위치에 따른 소자의 주특성 데이터의 차이는 위치에 따른 I-V 특성곡선의 차이를 거의 그대로 반영한다고 할 수 있다.
이어서, 모델 파라미터 집합이 될 초기값들을 입력한다(단계 205). 이 과정에서 초기값들로는, 제2 내지 제n지점에서의 모델 파라미터 집합은 제1 모델 파라미터 집합과 근사할 것이므로, 위에서 추출한 제1 모델 파라미터 집합(도 3의 300)을 그대로 입력하는 것이 바람직하다.
이어서, 이 초기값들을 스파이스 프로그램의 주특성 데이터의 계산식에 대입하여 주특성값을 계산한다(단계 210).
이어서, 단계 210에서 계산된 주특성값과 단계 200에서 측정된 주특성값이 일치하는지 즉, 단계 210에서의 초기값들이 단계 200에서의 주특성값을 제대로 재현해 내는지를 판단한다(단계 215). 이 두 값의 차이가 전술한 바와 마찬가지로 소정의 오차범위 내에 들면 일치하는 것으로 판단한다.
이어서, 단계 215의 결과가 일치하지 않는 것으로 판단되면 초기값들을 변경시킨 후(단계 220) 변경된 초기값들을 주특성 데이터의 계산식에 대입하여 주특성값을 다시 계산한다(단계 210). 이때 초기값들을 변경시키는 단계(단계 220)에서는 전술한 바와 같은 최적화 프로그램을 이용할 수 있다. 또한, 모든 초기값(도 3의 305 및 310)을 변경시키지 않고, 물리적인 의미를 가지는 부분(305)만을 변경시킬 수 있다. 이는 모델 파라미터중 물리적인 의미를 가지는 부분(305)은 실제 공정의 조건에 따라 변화하는 파라미터이고, 나머지 스파이스 모델식의 계수 부분(310)은 물리적인 의미보다는 단순한 계수이므로 웨이퍼 내의 위치나 웨이퍼간 위치의 변화에 따라 변화시킬 필요가 없는 부분이기 때문이다.
단계 215에서 계산된 주특성값과 측정된 주특성값이 일치하면, 주특성 데이터의 계산식에 최종적으로 입력되었던 초기값들을 제2 모델 파라미터 집합(도 3의 400)으로서 추출한다(단계 225). 도 3에 도시된 바와 같이, 제2(k=2) 모델 파라미터 집합(400)을 구성하는 모델 파라미터들중 제1 모델 파라미터 집합과 비교하여 변화된 부분은 물리적인 의미를 가지는 파라미터들(405) 뿐이다. 이는, 본 발명에 따른 n 개의 모델 파라미터 집합을 추출하는 방법이 종래의 방법에 비해 목적함수(I-V 특성곡선)의 측정을 위한 부담을 줄일 뿐만 아니라, 최적화 단계에서도 공정 조건의 변화에 따른 물리적 의미를 가지는 파라미터들(10 개 미만)만 고려함으로써 해의 수렴성 관점에서도 유리함을 의미한다.
나머지, 제3 내지 제n 모델 파라미터 집합의 추출은 상술한 단계 200 내지 단계 225를 반복함으로써 수행된다.
한편, 위에서 제1 모델 파라미터 집합의 추출을 위한 제1지점을 임의의 지점으로 하였지만, n 개의 지점에 형성된 모든 소자의 ET 데이터를 측정한 후 그 주특성 데이터가 설계된 집적회로의 사양에 가장 가까운 값을 보이는 지점의 지점의 소자를 선택하여, 이를 기준 샘플로 할 수도 있다.
이와 같이, 본 발명에 따른 n 개의 모델 파라미터 집합을 추출하는 방법은, 측정의 시간 및 부담이 큰 I-V 특성을 n 번 측정하는 대신에, 한 번은 I-V 특성을 측정하고 나머지 n-1 번은 측정이 간편한 주특성 데이터만을 측정하여 모델 파라미터 집합을 추출함으로써 모델 파라미터 집합의 추출에 따른 시간을 현저하게 감소시킬 수 있다.
<실험예 1>
한편 본 실험예에서는 본 발명에 따른 방법의 예측의 정확도를 파악하기 위하여 도 4에 도시된 바와 같은 CMOS 트랜지스터들로 이루어진 11단 링 오실레이터(11-stages ring-oscillator)의 지연시간을 시뮬레이션하였다. 이를 위하여 3 매의 웨이퍼의 서로 다른 10 개의 지점에 트랜지스터 소자들을 각각 형성하였다. 이어서, 종래의 방법 즉, 10 개의 지점에 형성된 소자 모두에 대하여 I-V 특성곡선을 준비하여 10 개의 모델 파라미터 집합을 추출하고, 또한 본 발명의 방법 즉, 1 개의 지점에 형성된 기준 샘플에 대해서만 I-V 특성을 측정하여 모델 파라미터 집합을 추출하고 나머지 9 개의 모델 파라미터 집합은 주특성 데이터(문턱전압과 포화전류)만을 측정하여 추출하였다. 이렇게 추출된 종래의 방법과 본 발명의 방법에 따른 각각 10 개의 모델 파라미터 집합을 스파이스 프로그램에 입력하여 지연시간을 시뮬레이션 하였다.
그 결과를 나타낸 것이 아래 표 1로서, 표 1을 보면 동작전압(Vcc)과 온도의 네 가지 조합에 따른 종래의 방법과 본 발명의 방법에 따른 모델 파라미터 집합들에 대한 지연시간의 시뮬레이션 결과는 평균 오차 3.15%의 양호한 결과를 보임을 알 수 있다.
시뮬레이션 조건 평균 오차 (%)
Vcc(V) 온도 (℃)
2.5 85 3.3
2.5 110 3.1
3.0 85 3.5
3.0 110 2.7
평균 3.15
또한, 도 5는 위 표 1에서 Vcc=2.5V, 온도=85℃일 때의 종래의 방법과 본 발명의 방법에 따른 모델 파라미터 집합에 대하여 시뮬레이션한 결과를 보다 상세히 나타낸 그래프로서, 도 5을 보면 종래의 방법과 본 발명의 방법에 따른 경우에 그 경향이 양호하게 일치함을 알 수 있다. 즉, 본 발명의 방법에서 I-V 특성곡선을 목적함수로 하여 추출한 제1 모델 파라미터를 이용하여 수행한 기준 샘플에 대한 시뮬레이션된 지연시간(510)을 비롯하여 나머지 9 개의 시뮬레이션된 지연시간들이, 그 결과가 일치하는 선을 나타내는 대각선(520)에 모두 인접하여 분포함을 알 수 있다. 이는, 전술한 가정 즉, 웨이퍼 상의 위치에 따른 소자의 주특성 데이터의 차이가 I-V 특성곡선의 차이를 그대로 반영한다는 가정이 성립함을 의미한다.
한편, 본 발명에 따른 모델 파라미터 집합의 추출 방법을 이용하면, 모델 파라미터 집합의 추출에 드는 시간을 감소할 뿐만 아니라, ET 데이터(주특성 데이터)를 사용함으로써 ET 데이터의 회로 성능에 미치는 영향의 민감도를 분석할 수도 있다. 즉, 본 발명에 따르면, I-V 특성곡선 또는 ET 데이터를 목적함수로 하여 추출된 모델 파라미터 집합에 대하여 시뮬레이션한 결과와, 이 측정된 ET 데이터를 임의로 변화시켜 변화된 ET 데이터를 목적함수로 하여 추출된 모델 파라미터 집합에 대하여 시뮬레이션한 결과를 비교함으로써, 실제 소자 특성(ET 데이터)이 변화된 소자를 직접 제작하지 않고도 소자 특성의 변화에 따른 성능 변화를 예측할 수 있으며, 소자의 어떤 특성이 성능에 가장 큰 영향을 미치는지를 분석할 수 있다. 아래의 실험예들은 이러한 민감도 분석을 한 예를 보여준다.
<실험예 2>
본 실험예에서는 도 4에 도시된 바와 같은 링 오실레이터 다만, 그 단수를 23단으로 한 경우에, 하나의 기준 샘플에 대하여 모델 파라미터 집합을 추출하고 이를 이용하여 그 시간지연을 시뮬레이션한 다음, ET 데이터를 변화시켜 가면서 추출한 모델 파라미터 집합을 이용하여 시뮬레이션한 결과를 비교하였다. 기준 샘플의 시뮬레이션된 시간지연은 3.28nsec였고, 각 ET 데이터를 변화시킨 경우에 시뮬레이션된 시간지연 및 그 변화율은 다음 표 2와 같다. 표 2에서, Cja, Cjp, Cov, IDsat및 Vth는 각각 소스/드레인 영역의 채널쪽과의 접합 커패시턴스, 소스/드레인 영역의 기판쪽과의 접합 커패시턴스, 오버랩 커패시턴스, 포화전류 및 문턱전압이고, 예컨대, IDsat- 10%는 기준 샘플의 IDsat을 10% 만큼 감소하고 나머지 특성은 그대로 둔 경우를 의미한다.
변화된 ET 데이터 시간지연 (nsec) 변화율 (%)
NMOS Cja+ 15% 3.29 0.5
Cjp+ 15% 3.29 0.4
Cov+ 15% 3.32 1.3
IDsat- 10% 3.50 6.8
Vth+ 10% 3.27 0.1
PMOS Cja+ 15% 3.33 1.6
Cjp+ 15% 3.30 0.7
Cov+ 15% 3.37 2.9
IDsat+ 15% 3.62 10.4
Vth- 10% 3.23 0.2
표 2로부터, 링 오실레이터의 시간지연에 가장 큰 영향을 미치는 요소는 인버터를 형성하는 MOS 트랜지스터의 IDsat임을 알 수 있고, 특히 PMOS 트랜지스터의 IDsat임을 알 수 있다.
<실험예 3>
본 실험예에서는 비동기 DRAM(asynchronous dynamic random access memory)에 대하여, 하나의 기준 샘플의 모델 파라미터 집합을 추출하고 이를 이용하여 tRAC(어드레스를 지정한 시점부터 실제 데이터가 독출되어 나오는 시점까지의 시간)을 시뮬레이션한 다음, ET 데이터를 변화시켜 가면서 추출한 모델 파라미터 집합을 이용하여 시뮬레이션한 결과를 비교하였다. 평균 tRAC는 VCC=3.0V, 온도=75℃일 때 40nsec였고, 각 ET 데이터를 변화시킨 경우에 각 ET 데이터의 변화가 tRAC에 미치는 영향(민감도)은 다음 표 3과 같다. 표 3에서 IDp, IDn, Rpp및 Cpara는 각각 PMOS의 IDsat, NMOS의 IDsat, 다결정 실리콘으로 이루어진 상부전극 라인의 저항, 금속배선의 기생 커패시턴스를 의미한다.
ET 데이터(특성) 각 ET 데이터의 변화가 tRAC에 미치는 영향(민감도) (%)
IDp 36
IDn 21
Rpp 18
Cpara 6
기타 19
표 3으로부터, 본 실험예의 비동기 DRAM의 성능 즉 tRAC의 변화에 가장 큰 영향을 미치는 요소는 PMOS의 포화전류 특성의 변화임을 알 수 있고, 이에 따라 DRAM 설계자는 변화된 특성의 DRAM을 제작하지 않고서도 그 특성의 변화가 전체 DRAM 회로의 성능에 미치는 영향을 예측할 수 있다.
한편, 상술한 본 발명의 모델 파라미터 집합의 추출방법 및 집적회로 시뮬레이션 방법은 프로그램으로 구현가능하고, 이 프로그램은 컴퓨터가 읽을 수 있는 기록매체에 의해 제공될 수 있다. 그리하여 본 발명의 모델 파라미터 집합의 추출방법 및 집적회로 시뮬레이션 방법의 프로그램은 범용 디지털 컴퓨터에서 실행될 수 있다. 상기 기록매체는 마그네틱 저장매체(예:ROM, 플로피디스크, 하드 디스크 등), 광학적 판독 매체(예:CD-ROM, DVD 등) 및 캐리어 웨이브(예:인터넷을 통한 전송)와 같은 저장매체를 포함한다.
본 발명에 따라 소자의 주특성 데이터를 목적함수로 하여 모델 파라미터 집합을 추출하는 방법의 프로그램은, 도 2에 도시된 모델 파라미터의 초기값 입력 단계(단계 205)부터 초기값 변경 단계(단계 220)까지의 각 단계들이 컴퓨터에서 수행될 수 있도록, 주특성 데이터의 계산식에 모델 파라미터 집합이 될 소정의 초기값들을 대입하여 주특성 데이터 값을 계산하는 프로그램 모듈, 및 계산된 주특성 데이터 값이 측정된 주특성 데이터 값의 소정의 오차범위 내에 드는지를 판단하여 소정의 오차범위 내에 들면 그때의 상기 초기값들을 모델 파라미터 집합으로서 추출하고, 상기 오차범위를 벗어나면 상기 초기값들을 변경하고 상기 주특성 데이터 값을 계산하는 프로그램 모듈로 분기하는 프로그램 모듈을 구비한다.
또한, 집적회로의 기본 소자의 특성이 변화하는 경우에 집적회로의 성능에 미치는 영향을 분석하는 방법의 프로그램은, 웨이퍼 상의 소정의 지점에 형성된 기본 소자에서 측정된 I-V 특성곡선 또는 주특성 데이터를 목적함수로 하여 이 I-V 특성곡선 또는 주특성 데이터를 가장 잘 재현할 수 있는 제1 모델 파라미터 집합을 추출하는 프로그램 모듈, 기본 소자에서 측정된 주특성 데이터 값을 임의로 변화시켜 이 변화된 주특성 데이터를 목적함수로 하여 이 변화된 주특성 데이터를 가장 잘 재현할 수 있는 제2 모델 파라미터 집합을 추출하는 프로그램 모듈, 및 제1 및 제2 모델 파라미터 집합을 스파이스 시뮬레이션 프로그램에 입력하여 집적회로의 성능을 각각 시뮬레이션하여 비교함으로써 기본 소자의 주특성 데이터의 변화가 집적회로의 성능에 미치는 영향을 분석하는 프로그램 모듈을 구비한다.
여기서, 각 프로그램 모듈들이 수행하는 기능 및 동작은 상술한 모델 파라미터 집합의 추출방법 및 소자 특성의 변화에 따른 집적회로의 성능 변화의 민감도 분석 방법의 실시예 및 실험예들에서 설명한 바와 동일하므로 그 설명을 생략한다. 그리고, 각 프로그램 모듈을 실제로 코드화한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 작성될 수 있다. 또한, 상기의 프로그램들은 집적회로의 시뮬레이션 프로그램인 스파이스 프로그램의 서브 프로그램으로서 활용될 수 있다.
이상 상술한 바와 같이 본 발명에 따르면, 집적회로의 성능에 대하여 통계적으로 시뮬레이션하기 위하여 n 개의 모델 파라미터 집합을 추출하는 경우에, 1 개의 모델 파라미터 집합만 직접 측정에 의해 마련된 I-V 특성곡선을 목적함수로 하여 추출하고, 나머지 n-1 개의 모델 파라미터 집합은 소자의 문턱전압이나 포화전류와 같은 측정이 간편한 주특성 데이터(ET 데이터)만을 측정하고 이를 목적함수로 하여 추출함으로써, 모델 파라미터 추출에 드는 시간을 대폭 감소할 수 있다.
또한, 본 발명에 따르면, ET 데이터를 목적함수로 이용하기 때문에, ET 데이터(소자 특성)를 변화시킨 경우의 모델 파라미터 집합을 쉽게 추출할 수 있어, 특성이 변화된 소자를 직접 제작하지 않고도 설계자가 이 특성의 변화가 집적회로의 성능에 미치는 영향(민감도)을 간단히 예측할 수 있다.

Claims (8)

  1. 설계된 집적회로의 동작과 성능을 통계적으로 시뮬레이션하기 위하여 n(n은 2 이상의 정수) 개의 모델 파라미터 집합을 추출하는 방법에 있어서,
    1 또는 2 이상의 웨이퍼에 n 개의 지점을 정의하고, 이 n 개의 지점에 상기 집적회로의 기본 소자를 형성하는 단계;
    상기 n 개의 지점중 어느 한 지점에 형성된 기본 소자의 I-V 특성을 측정하여 I-V 특성곡선을 마련하는 단계;
    상기 I-V 특성곡선을 목적함수로 하여 이 I-V 특성곡선을 가장 잘 재현할 수 있는 제1 모델 파라미터 집합을 추출하는 단계;
    상기 n 개의 지점중 제k(k는 2부터 n까지의 정수)지점에 형성된 기본 소자의 주특성 데이터로서 문턱전압(Vth), 포화전류(IDsat), 최대 컨덕턴스(Gmmax), 게이트-소스간 전압이 0V일 때의 드레인 전류(Ioff), 접합 커패시턴스(Cj) 또는 오버랩 커패시턴스(Cov)를 포함하는 주특성 데이터를 측정하는 단계; 및
    상기 주특성 데이터를 목적함수로 하여 이 주특성 데이터를 가장 잘 재현할 수 있는 제k 모델 파라미터 집합을 추출하는 단계를 구비하고,
    k를 1씩 증가시켜 가면서 k=n이 될 때까지 상기 주특성 데이터를 측정하는 단계 및 제k 모델 파라미터 집합을 추출하는 단계를 반복하여 n 개의 모델 파라미터 집합을 추출하는 것을 특징으로 하는 모델 파라미터 집합의 추출 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제k 모델 파라미터 집합을 추출하는 단계는,
    상기 제1 모델 파라미터 집합을 제k 모델 파라미터 집합이 될 모델 파라미터들의 초기값들로서 입력하는 단계;
    상기 초기값들을 상기 주특성 데이터의 계산식에 대입하여 주특성 데이터 값을 계산하는 단계;
    상기 계산된 주특성 데이터 값이 상기 측정된 주특성 데이터 값의 소정의 오차범위 내에 드는지를 판단하는 단계;
    상기 판단결과 소정의 오차범위 내에 들면 그때의 상기 초기값들을 제k 모델 파라미터 집합으로서 추출하는 단계; 및
    상기 판단결과 소정의 오차범위를 벗어나면 상기 초기값들을 변경하여 상기 주특성 데이터 값을 계산하는 단계 및 상기 판단하는 단계를 반복하는 단계를 구비하는 것을 특징으로 모델 파라미터 집합의 추출 방법.
  4. 제3항에 있어서, 상기 초기값들을 변경하는 단계에서는 상기 초기값들중 물리적인 의미를 가지는 모델 파라미터들만 변경하는 것을 특징으로 하는 모델 파라미터 집합의 추출방법.
  5. 제1항에 있어서, 상기 기본 소자의 주특성 데이터 값의 변화가 상기 집적회로의 전체 성능에 미치는 영향을 분석하기 위하여, 상기 제m(m은 1부터 상기 n까지중 임의의 정수)지점에 형성된 소자의 측정된 주특성 데이터 값을 임의로 변화시키고 이 임의로 변화된 주특성 데이터 값을 목적함수로 하여 제m 모델 파라미터 집합을 추출하는 단계를 더 구비하는 것을 특징으로 하는 모델 파라미터 집합의 추출방법.
  6. 설계된 집적회로의 동작과 성능을 시뮬레이션하는 방법에 있어서,
    웨이퍼 상의 소정의 지점에 상기 집적회로의 기본 소자를 형성하는 단계;
    상기 기본 소자의 I-V 특성을 측정하여 I-V 특성곡선을 마련하는 단계;
    상기 I-V 특성곡선을 목적함수로 하여 이 I-V 특성곡선을 가장 잘 재현할 수 있는 제1 모델 파라미터 집합을 추출하는 단계;
    상기 기본 소자의 주특성 데이터로서 문턱전압(Vth), 포화전류(IDsat), 최대 컨덕턴스(Gmmax), 게이트-소스간 전압이 0V일 때의 드레인 전류(Ioff), 접합 커패시턴스(Cj) 또는 오버랩 커패시턴스(Cov)를 포함하는 주특성 데이터를 측정하는 단계;
    상기 주특성 데이터의 값을 임의로 변화시켜 이 변화된 주특성 데이터를 목적함수로 하여 이 변화된 주특성 데이터를 가장 잘 재현할 수 있는 제2 모델 파라미터 집합을 추출하는 단계; 및
    상기 제1 및 제2 모델 파라미터 집합을 스파이스 시뮬레이션 프로그램에 입력하여 상기 집적회로의 성능을 각각 시뮬레이션하여 비교하는 단계를 구비함으로써 상기 기본 소자의 주특성 데이터의 변화가 상기 집적회로의 성능에 미치는 영향을 분석할 수 있도록 한 것을 특징으로 하는 집적회로의 시뮬레이션 방법.
  7. 설계된 집적회로의 동작과 성능을 시뮬레이션하는 방법에 있어서,
    웨이퍼 상의 소정의 지점에 상기 집적회로의 기본 소자를 형성하는 단계;
    상기 기본 소자의 주특성 데이터로서 문턱전압(Vth), 포화전류(IDsat), 최대 컨덕턴스(Gmmax), 게이트-소스간 전압이 0V일 때의 드레인 전류(Ioff), 접합 커패시턴스(Cj) 또는 오버랩 커패시턴스(Cov)를 포함하는 주특성 데이터를 측정하는 단계;
    상기 주특성 데이터를 목적함수로 하여 이 주특성 데이터를 가장 잘 재현할 수 있는 제1 모델 파라미터 집합을 추출하는 단계;
    상기 주특성 데이터의 값을 임의로 변화시켜 이 변화된 주특성 데이터를 목적함수로 하여 이 변화된 주특성 데이터를 가장 잘 재현할 수 있는 제2 모델 파라미터 집합을 추출하는 단계; 및
    상기 제1 및 제2 모델 파라미터 집합을 스파이스 시뮬레이션 프로그램에 입력하여 상기 집적회로의 성능을 각각 시뮬레이션하여 비교하는 단계를 구비함으로써 상기 기본 소자의 주특성 데이터의 변화가 상기 집적회로의 성능에 미치는 영향을 분석할 수 있도록 한 것을 특징으로 하는 집적회로의 시뮬레이션 방법.
  8. 제6항 또는 제7항에 있어서, 상기 제2 모델 파라미터 집합을 추출하는 단계에서는 상기 주특성 데이터들중 하나 또는 2 이상을 독립적으로 또는 조합하여 변화시킴으로써 상기 주특성 데이터들의 변화가 상기 집적회로의 성능에 미치는 영향의 민감도를 각각 분석하는 것을 특징으로 하는 집적회로의 시뮬레이션 방법.
KR1019990046630A 1999-10-26 1999-10-26 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법 KR100335492B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990046630A KR100335492B1 (ko) 1999-10-26 1999-10-26 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법
US09/696,816 US6795800B1 (en) 1999-10-26 2000-10-25 Simplified method for extracting model parameter sets and method for statistically simulating integrated circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046630A KR100335492B1 (ko) 1999-10-26 1999-10-26 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법

Publications (2)

Publication Number Publication Date
KR20010038591A KR20010038591A (ko) 2001-05-15
KR100335492B1 true KR100335492B1 (ko) 2002-05-04

Family

ID=19616973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046630A KR100335492B1 (ko) 1999-10-26 1999-10-26 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법

Country Status (2)

Country Link
US (1) US6795800B1 (ko)
KR (1) KR100335492B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402339B1 (ko) * 1999-11-19 2003-10-22 미쓰비시덴키 가부시키가이샤 물성 모델의 파라미터 추출 방법 및 기록 매체, 및 비선형소자의 제조 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043429A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp シミュレーション方法およびシミュレーション装置
KR100403624B1 (ko) * 2001-04-13 2003-10-30 삼성전자주식회사 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법.
KR100396530B1 (ko) * 2001-09-29 2003-09-02 기가트론 주식회사 혼성신호 집적회로 설계를 위한 실리콘 기판 결합잡음모델링 및 분석 방법
JP2003234420A (ja) * 2002-02-06 2003-08-22 Mitsubishi Electric Corp シミュレーション方法
US7505886B1 (en) * 2002-09-03 2009-03-17 Hewlett-Packard Development Company, L.P. Technique for programmatically obtaining experimental measurements for model construction
US7263477B2 (en) * 2003-06-09 2007-08-28 Cadence Design Systems, Inc. Method and apparatus for modeling devices having different geometries
US20050086039A1 (en) * 2003-10-20 2005-04-21 Hamlin Christopher L. Method and system for comparing different integrated circuit technologies
JP4683833B2 (ja) 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
CN100413018C (zh) * 2004-06-14 2008-08-20 中芯国际集成电路制造(上海)有限公司 用于处理半导体器件的同一性的方法和系统
CN100428401C (zh) * 2004-06-14 2008-10-22 中芯国际集成电路制造(上海)有限公司 用于半导体器件的成品率相似性的方法和系统
US7139630B1 (en) * 2005-04-28 2006-11-21 International Business Machines Corporation Allocating manufactured devices according to customer specifications
CN100395878C (zh) * 2005-09-29 2008-06-18 中芯国际集成电路制造(上海)有限公司 用于半导体器件可靠性相似度的方法与系统
US7408336B2 (en) * 2005-10-26 2008-08-05 International Business Machines Corporation Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component
US20070129838A1 (en) * 2005-12-05 2007-06-07 Peter Bendix Method and system for generating foundry skew models using principal components analysis
EP1804186A1 (en) * 2005-12-27 2007-07-04 Semiconductor Energy Laboratory Co., Ltd. Parameter extraction method, method for inspecting circuit operation, and storage medium having program to perform the parameter extraction method
KR100706812B1 (ko) 2006-02-10 2007-04-12 삼성전자주식회사 반도체 장치의 물리적 파라미터들의 통계적 분포 특성을평가하는 방법
US7352252B2 (en) * 2006-07-11 2008-04-01 International Business Machines Corporation Circuit and method to measure threshold voltage distributions in SRAM devices
US7675372B2 (en) * 2006-08-09 2010-03-09 Qualcomm Incorporated Circuit simulator parameter extraction using a configurable ring oscillator
US7519930B2 (en) * 2006-08-30 2009-04-14 Giga Hertz Technology Corp. Method of calculating a model formula for circuit simulation
US7844927B2 (en) * 2007-01-19 2010-11-30 Globalfoundries Inc. Method for quality assured semiconductor device modeling
US8032349B2 (en) * 2007-01-25 2011-10-04 International Business Machines Corporation Efficient methodology for the accurate generation of customized compact model parameters from electrical test data
JP2009010241A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp 半導体装置の設計方法
US20090144677A1 (en) * 2007-11-29 2009-06-04 International Business Machines Corporation Design Structure for a Circuit and Method to Measure Threshold Voltage Distributions in SRAM Devices
US8131531B2 (en) * 2007-11-30 2012-03-06 Verigy (Singapore) Pte. Ltd. System and method for simulating a semiconductor wafer prober and a class memory test handler
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
CN102567592A (zh) * 2012-02-13 2012-07-11 湖北十堰先锋模具股份有限公司 冲压模具辅助设计系统及方法
KR20160005682A (ko) 2013-02-07 2016-01-15 서울대학교산학협력단 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
TWI700598B (zh) * 2019-04-22 2020-08-01 崛智科技有限公司 晶圓特性預測方法與電子裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302826A (ja) * 1994-05-06 1995-11-14 Hitachi Ltd 電子回路装置の製造方法
JPH08213467A (ja) * 1995-01-31 1996-08-20 Nec Corp 半導体集積回路の設計方式
KR19990071784A (ko) * 1995-12-04 1999-09-27 미키오 이시마루 단일스텝 피드백과 통계적 시뮬레이션을 이용하는 제조공정의모니터링, 분석시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790436A (en) 1995-04-28 1998-08-04 Bta Technology, Inc. Realistic worst-case circuit simulation system and method
US6106563A (en) * 1997-09-26 2000-08-22 Motorola, Inc. Method and apparatus for extracting parameters for an electrical structure
US6381564B1 (en) * 1998-05-28 2002-04-30 Texas Instruments Incorporated Method and system for using response-surface methodologies to determine optimal tuning parameters for complex simulators
JP2000114338A (ja) * 1998-09-30 2000-04-21 Mitsubishi Electric Corp 半導体装置の特性変動評価方法、特性変動評価装置および特性変動評価プログラムを記憶した記録媒体
US6560568B1 (en) * 1999-04-12 2003-05-06 Agere Systems, Inc. Deriving statistical device models from electrical test data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302826A (ja) * 1994-05-06 1995-11-14 Hitachi Ltd 電子回路装置の製造方法
JPH08213467A (ja) * 1995-01-31 1996-08-20 Nec Corp 半導体集積回路の設計方式
KR19990071784A (ko) * 1995-12-04 1999-09-27 미키오 이시마루 단일스텝 피드백과 통계적 시뮬레이션을 이용하는 제조공정의모니터링, 분석시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402339B1 (ko) * 1999-11-19 2003-10-22 미쓰비시덴키 가부시키가이샤 물성 모델의 파라미터 추출 방법 및 기록 매체, 및 비선형소자의 제조 방법

Also Published As

Publication number Publication date
KR20010038591A (ko) 2001-05-15
US6795800B1 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
KR100335492B1 (ko) 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법
CN101329695B (zh) 检测及建立应用于噪声的mos管模型的方法
US6978229B1 (en) Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits
US7047505B2 (en) Method for optimizing the characteristics of integrated circuits components from circuit specifications
US10713405B2 (en) Parameter generation for semiconductor device trapped-charge modeling
US10747916B2 (en) Parameter generation for modeling of process-induced semiconductor device variation
US8032349B2 (en) Efficient methodology for the accurate generation of customized compact model parameters from electrical test data
Kabaoğlu et al. Statistical MOSFET modeling methodology for cryogenic conditions
US6560568B1 (en) Deriving statistical device models from electrical test data
JP2001035930A (ja) 特性抽出装置、特性評価装置、および、半導体装置
US7761823B2 (en) Method for adjusting a transistor model for increased circuit simulation accuracy
Orshansky et al. Direct sampling methodology for statistical analysis of scaled CMOS technologies
US8275596B2 (en) Method for robust statistical semiconductor device modeling
Gomez et al. Pinhole latent defect modeling and simulation for defect-oriented analog/mixed-signal testing
US9852956B2 (en) Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices
US7844927B2 (en) Method for quality assured semiconductor device modeling
JP3431610B2 (ja) 半導体素子の特性シミュレーション方法及び特性シミュレーション装置
Yoshitomi Combination of transistors’ compact model and big data for successful smart factory
McAndrew et al. Unified statistical modeling for circuit simulation
Tsai et al. Predicting Vt mean and variance from parallel Id measurement with model-fitting technique
Zhang et al. An efficient and practical MOS statistical model for digital applications
Michard et al. Global and local process variation simulations in design for reliability approach
JP2001338986A (ja) Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体
WO2023233125A1 (en) Determining compact model parameters for modelling cmos devices at cryogenic temperatures
Aoki et al. A typical MOSFET modeling procedure for RF analog circuit design

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee