KR20160005682A - 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체 - Google Patents

사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체 Download PDF

Info

Publication number
KR20160005682A
KR20160005682A KR1020157026513A KR20157026513A KR20160005682A KR 20160005682 A KR20160005682 A KR 20160005682A KR 1020157026513 A KR1020157026513 A KR 1020157026513A KR 20157026513 A KR20157026513 A KR 20157026513A KR 20160005682 A KR20160005682 A KR 20160005682A
Authority
KR
South Korea
Prior art keywords
circuit
response
transfer function
switching
reactive element
Prior art date
Application number
KR1020157026513A
Other languages
English (en)
Inventor
김재하
장지은
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Publication of KR20160005682A publication Critical patent/KR20160005682A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/5036—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 실시예에 따른 회로의 모의 시험 방법은 베이시스 함수의 형태의 자극과 회로를 입력받는 단계와, 상기 회로의 전달함수(transfer function)와 상기 베이시스 함수형태의 자극에 관한 복소 주파수 영역의 식을 얻는 단계와, 상기 전달 함수와 상기 자극을 표현하는 복소 주파수 영역의 식을 연산하여 상기 베이시스 함수 형태의 자극에 대한 상기 회로의 시간 영역의 식으로 변환된 응답을 구하는 단계를 포함한다.

Description

사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체{METHOD FOR SIMULATING EVENT-DRIVEN SWITCHING CIRCUIT AND SAVING MEDIUM TO WHICH CIRCUIT SIMULATION PROGRAM USING SAME IS SAVED}
본 발명은 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체에 관한 것이다.
현재 널리 사용되는 SPICE, Matlab Simulink 등과 같은 아날로그 회로의 컴퓨터 모의 시험도구(computer simulation tool)들에 사용되는 여러 아날로그 함수들은 시간-값 쌍, 즉 (값, 시간)의 형태로 표시된다. 이와 같은 시간-값 쌍으로 표현되는 아날로그 함수를 이용하여 회로의 응답을 구하고자 하는 경우에는 회로 고유의 미분 방정식(Ordinary Differential Equation)을 구하고 응답을 얻고자 하는 시간구간과 인터벌의 길이를 지정하여 수치해석적으로 응답의 시간-값 쌍을 얻어구한다.
기존 회로의 모의 시험 도구를 이용하여 응답을 얻고자 하는 경우에, 응답의 정확도, 안정성 및 응답을 얻기까지의 소요 시간은 얻고자 하는 응답의 총 시간구간과 응답의 총 시간구간을 얼마나 촘촘히 나누느냐에 따라 좌우된다. 회로에 소정의 입력을 인가하여 응답의 형태가 정현파라고 가정한다. 예를 들어 구동 시작점(t=0)에서 1초간 응답을 계산하는 경우에 각 100msec 마다 응답을 계산한다면 매 100msec 구간동안 표현되는 응답은 직선으로 근사되어 결국 지정된 시간구간동안 표현되는 응답은 거칠게 피스와이스 리니어(piecewise linear)로 도시된 정현파가 된다. 따라서, 해당구간에 대한 응답의 개요적 형태와 대략적인 값을 빠른 시간 내에 얻기에는 적합하나, 정확한 값 및 정확한 동작을 얻기에는 적합하지 않다. 그러나, 매 1nsec마다 응답을 얻고자 촘촘한 인터벌을 지정하여 응답을 계산한다면 보다 부드럽게 이어진 정현파로 도시된 정확한 응답을 얻어낼 수 있을 것이나, 연산량이 증가하여 빠른 시간 내에 응답을 얻을 수 없다. 특히, 기존의 수치해석적인 방법을 이용하는 컴퓨터 모의 시험 도구들은 스위칭 회로에 대하여도 모의시험을 수행하는 경우에 단속적인 스위칭(abrupt switching)에 의하여 스위칭 직전과 스위칭 직후의 회로 구성이 상이하게 바뀌므로 모의시험 속도가 현저하게 느려진다.
이러한 결과는, 컴퓨터 모의 시험도구 들이 사건 구동 방식(event driven)으로 응답을 연산하는 것이 아니라, 응답을 연산하기로 정하여진 구간마다 수치해석적인 방법으로 값을 연산하는 것에서부터 기인한다. 사건 구동 방식이란 입력에 변화가 있는 경우에 한하여 출력이 업데이트 되는 방식을 의미한다. 따라서, 사건 구동 방식으로 아날로그 회로의 응답을 얻는다면 입력 신호의 변화가 발생할 때에 한하여 출력을 연산하여 보다 정확한 응답을 빠른 시간 내에 얻을 수 있다.
본 발명은 사건 구동 방식으로 스위치의 스위칭 동작이 일어나는 아날로그 회로의 응답을 얻을 수 있는 방법을 제공하는 것이 목적 중 하나이다. 또한, 빠른 시간 내에 정확한 응답을 얻을 수 있는 방법을 제공하는 것이 본 발명의 목적 중 하나이다.
본 실시예에 의한 회로 모의 시험 방법은 전원, 초기값을 가지는 리액티브 소자(reactive element) 및 적어도 하나의 스위치를 포함하며, 상기 스위치의 스위칭에 의하여 구성이 변화하는 회로를 입력받는 단계와, 스위칭 이전 회로의 전달함수, 리액티브 소자의 상기 초기값 및 전원이 인가하는 자극의 식을 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계와, 스위칭 이후 회로의 전달함수를 연산하고 상기 리액티브 소자의 응답과 상기 스위칭 이후 회로의 전달함수를 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계를 포함한다.
본 실시예에에 의한 저장 매체는 전원, 초기값을 가지는 리액티브 소자(reactive element) 및 적어도 하나의 스위치를 포함하며, 상기 스위치의 스위칭에 의하여 구성이 변화하는 회로를 입력받는 단계와, 스위칭 이전 회로의 전달함수, 리액티브 소자의 상기 초기값 및 전원이 인가하는 자극의 식을 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계와, 스위칭 이후 회로의 전달함수를 연산하고 상기 리액티브 소자의 응답과 상기 스위칭 이후 회로의 전달함수를 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계를 포함하는 프로그램을 저장한다.
본 실시예에 의한다면 복소주파수 영역에서 전달함수를 이용하여 응답을 구하며, 종래 기술과 같이 수치해석적인 방법으로 응답을 연산하지 않고 사용자가 입력한 회로와 베이시스 함수 형태의 자극을 연산하여 응답을 연산하므로 종래 기술에 비하여 빠른 시간 내에 높은 신뢰도를 가지는 응답을 산출할 수 있다는 장점이 제공된다.
도 1은 본 실시예의 동작 흐름을 나타내는 순서도이다.
도 2는 사용자가 입력한 회로를 예시하기 위한 도면이다.
도 3은 저항, 인덕터 및 커패시터의 s 영역 등가회로를 나타내는 도면이다.
도 4는 사용자가 입력한 회로의 s 영역 등가회로이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이하에서는 첨부된 도면을 참조하여 본 실시예를 설명한다. 도 1은 본 실시예의 동작 흐름을 나타내는 순서도(flowchart)이다. 도 1을 참조하면, 본 실시예는 전원, 적어도 하나의 리액티브 소자(reactive element) 및 적어도 하나의 스위치를 포함하는 회로를 입력받는 단계(S100)와, 적어도 하나의 스위치의 상태 변화 이전 회로의 전달함수를 연산하여 회로의 응답을 연산하는 단계(S200)와, 연산된 응답을 이용하여 상기 리액티브 소자의 스위치의 상태변화 이후 초기값을 연산하고, 연산된 초기값을 이용하여 상기 적어도 하나의 스위치 상태 변화 이후 회로의 응답을 연산하는 단계(S300)를 포함한다. 일 예로, S300 단계 이후, 연산된 회로 응답의 개형을 플로팅(plotting)하는 단계(S400)를 더 포함할 수 있다.
도 1의 S100 단계를 참조하면, 사용자로부터 전원, 초기값을 가지는 리액티브 소자(reactive element) 및 적어도 하나의 스위치를 포함하며, 스위치의 스위칭에 의하여 구성이 변화하는 회로를 입력받는다. 일 실시예로, 사용자로부터 입력받은 회로는 아날로그 회로, 디지털 회로 및/또는 혼합 신호 회로 일 수 있다. 사용자로부터 입력받은 회로가 디지털 회로라면 사건 구동 방식으로 출력을 연산하는 것은 문제되지 않으나 아날로그 회로 또는 아날로그 회로와 디지털 회로가 혼합된 혼합 신호 회로의 경우에는 사건 구동 방식으로 회로를 모의 시험하는 것이 곤란할 수 있다. 이하에서는 사용자가 도 2에 도시된 하나의 스위치를 포함하며, 에너지를 저장하는 소자인 인덕터(L)와 커패시터(C)를 포함하는 회로를 입력하였으며, Vout에 관한 응답을 얻고자하는 것을 상정한다. 또한 스위치의 노드 N은 최초 노드 1에 접속되어 있으나, 소정의 주기로 노드 2로 절환된다.
일반적인 회로의 모의 시험에서, 전원이 회로에 인가하는 자극의 형태는 계단 함수(step function), 램프 함수(ramp function), 지수적 감쇠 함수(exponentially decreasing function), 다항함수가 곱하여진 지수적 감쇠 함수 및 이들의 중첩신호등이 있을 수 있다. 이러한 함수들 각각은 아래의 수학식 1로 일반화 될 수 있다. 즉, 수학식 1에서, m=1, a=0이면 계단함수, m=1이면 지수적 감쇠함수, a=0, m=2이면 램프 함수를 표현할 수 있다. 수학식 1은 공학적으로 중요한 의미를 가지는 거의 모든 형태의 함수를 포함한다. 이와 같은 형태를 가지는 자극을 전류의 형태로 회로에 인가하거나, 전압의 형태로 인가할 수 있다.
이하에서는 수학식 1로 표시된 함수를 베이시스 함수(basis function)로 정의 하고, 베이시스 함수의 형태를 가지는 자극에 대한 회로의 응답을 구한다.
Figure pct00001
(단, c, m, a는 복소 상수)
S200 단계에서, 스위칭 이전 회로의 전달함수, 리액티브 소자의 상기 초기값 및 전원이 인가하는 자극의 식을 연산하여 리액티브 소자의 응답 및 회로의 응답을 연산한다. 전원이 인가하는 자극을 표현하는 복소 주파수 영역의 식을 얻기 위하여, 인가된 자극에 대하여 라플라스 변환(Laplace Transform)을 수행한다. 라플라스 변환이란, 아래의 수학식 2와 같이 정의된 변환으로, 시간영역에서 정의된 함수를 시간영역에서 복소 주파수() 영역으로 영역을 변환하는 변환의 일종으로, 라플라스 변환을 통하여 시간영역에서의 복잡한 연산을 보다 간단하고 용이하게 수행할 수 있다.
Figure pct00002
이러한 라플라스 변환에 따른 베이시스 함수와, 베이시스 함수로 표현될 수 있는 여러 함수의 변환 결과는 아래의 표 1과 같다. 따라서, 사용자가 램프 함수를 자극으로 인가하거나, 감쇠하는 지수함수를 자극으로 인가하는 경우에 두 자극은 시간영역에서는 두 자극의 형태가 완전히 상이하나, 라플라스 변환된 형태에서의 차이는 미미하여 베이시스 함수를 이용하여 자극을 모델링하면 그 계산과 취급이 용이함을 알 수 있다.
Figure pct00003
S200 단계에서, 얻고자 하는 회로의 전달함수(transfer function)은 다음과 같이 정의된다. 선형 시스템(linear system)에서, 출력 신호를 Y(s), 입력 신호를 X(s)라 한다면, 전달함수 H(s)는 다음의 수학식 3과 같이 입력의 라플라스 변환에 대한 출력 신호의 라플라스 변환의 비로 정의된다.
Figure pct00004
전달 함수를 얻는 과정은 다음과 같이 수행될 수 있다. 일 실시예로, 사용자는 모의 시험 도구에 소자를 표현하는 아이콘들을 배치하고, 배치된 아이콘들을 연결하여 회로를 형성하여 입력하거나, 회로의 노드와 노드를 지정하고, 지정된 노드 사이에 연결된 소자의 특징을 기재하여 회로를 입력한다. 이와 같이 입력된 회로로부터 모의 시험 도구는 회로를 구성하는 소자와, 소자와 소자간의 연결 관계를 정의하는 넷리스트(netlist)을 추출하고, 추출된 넷리스트를 이용하여 사용자가 입력한 회로를 표현하는 미분 방정식 또는 s 영역 등가회로를 형성할 수 있다. 이와 같이 형성된 미분 방정식을 라플라스 변환하여 복소 주파수 영역에서의 식을 얻거나, s 영역 등가회로를 풀어 전달함수(H(s))를 구할 수 있다.
일 예로, 추출된 넷리스트를 이용하여 사용자가 입력한 회로를 표현하는 미분 방정식을 형성한다. 도 2a는 스위칭이 이루어지기 이전의 회로를 도시한다. 도 2a를 참조하면, 각각의 노드에서 미분방정식을 세운 후, 식을 정리하면 다음과 같다.
Figure pct00005
따라서, 이와 같이 얻어진 출력전압(Vout)과, 커패시터 전압(vc)대한 미분방정식을 라플라스 변환하면 다음의 수학식 4와 같다.
Figure pct00006
다른 실시예로, 도 2와 같이 입력된 회로를 다음 관계에 따라 등가회로로 변환한다. 즉, 아날로그 회로의 수동소자인 저항(R), 인덕터(L)와 커패시터(C)의 시간영역에서의 전류 전압 관계식을 라플라스 변환하여 이를 등가회로로 구현하면 도 3과 같다. 도 3은 저항, 인덕터와 커패시터의 s영역에서의 등가회로를 도시한 도면이다. 도 3a를 참조하면, 시간영역에서의 저항은 s 영역에서도 저항으로 표현된다. 도 3b를 참조하면, 시간영역에서의 인덕터에 대하여 라플라스 변환을 수행하면 sL의 임피던스를 가지는 인덕터로 표시될 수 있으며, 저장된 초기치는 Li(0)의 초치전압을 가지는 전압원으로 표시되거나, i(0)/s 의 초기전류를 가지는 전류원으로 표시될 수 있다. 따라서, 이를 등가회로적으로 도시하면 도 3b에 도시된 바와 같다. 마찬가지로, 도 3c를 참조하면, 시간영역에서의 커패시터에 대하여 라플라스 변환을 수행하면 1/sC의 커패시턴스로 표시되며, 커패시터에 저장된 초기치는 v(0)/s의 전압원으로 표시되거나, Cv(0)의 전류원으로 표시될 수 있다. 따라서, 주어진 회로에 대하여 초기치를 안다면 간단히 등가회로를 이용하여 s 영역에서의 등가회로를 구할 수 있다.
상술한 결과를 토대로 도 2 회로에 대한 s 영역 등가회로를 도시하면 도 4와 같고, 이를 이용하여 인덕터의 전류식(IL(s))와 커패시터의 전압(VC(s)) 및 출력전압에 관한 식을 구하여 정리하면 수학식 4와 같다. 따라서, 어떠한 방법을 취하여도 각각의 변수에 대하여 동일한 식을 얻을 수 있다.
사용자가 입력한 도 2a에 도시된 회로와 수학식 4를 살펴보면 다음과 같은 관계를 알 수 있다. 커패시터의 전압(VC(s))은 오직 커패시터의 초기값(vC(0))에 의한 함수이다. 이것은 도 2에서, 커패시터는 입력 자극을 인가하는 전원과 연결되지 않고, 오직 초기값에 의하여 구동되기 때문이다. 따라서, 초기값을 응답의 일 성분을 형성할 수 있는 전원과 동일한 역할을 수행한다. 따라서, 이를 고려하면
Figure pct00007
을 전달함수로 볼 수 있다. 또한, 수식에 표시된 바와 마찬가지로, 전원은 커패시터 전압에 영향을 미치지 못하므로 그 전달함수는 0이라고 할 수 있다. 마찬가지로, 인덕터의 전류에 관한 식은 두 개의 항이 중첩되어 형성되는데, 이는 각각 전원에 관한 항과 초기값(iL(0))에 관한 항이다. 따라서,
Figure pct00008
은 입력 자극(VIN)에 대한 전달함수로 볼 수 있으며,
Figure pct00009
은 초기치에 대한 전달함수로 볼 수 있다.
이것은 다음과 같은 점에서 의미를 가진다. 도 2a의 회로에서 도 2b의 회로로 단지 1회 또는 2회의 스위칭이 일어나는 경우뿐만 아니라, 도 2a의 회로에서 도 2b의 회로로, 도 2b의 회로에서 도 2a의 회로로 소정의 주기를 두고 연속적으로 스위칭이 일어나는 경우에, 커패시터의 전압은 위에서 정의된 전달함수에 스위칭 직후의 커패시터 전압값만을 곱하면 용이하게 s 영역에서의 커패시터 전압에 관한 식을 얻을 수 있다는 것이다. 또한, 인덕터의 전류는, 위에서 정의된 자극원에 대한 전달함수에 전원을 곱하고, 초기값에 대한 전달함수에 스위칭 직후 인덕터의 전류값만을 곱하여 양자를 더하면 s 영역에서의 인덕터 전류의 식을 얻을 수 있다.
일 예로, 전원을 통하여 단위 계단 함수(unit step function)을 인가한다면, 위의 수학식 4에서, VIN(s)에 단위 계단 함수의 라플라스 변환인 1/s를 대입하여 주어진 식을 시간 영역으로 변환한다. 수학식 4에 대하여 라플라스 역변환을 수행하면 다음의 수학식 5와 같다.
Figure pct00010
따라서, 회로의 구동 시작부터 스위칭 직전까지의 인덕터의 전류(iL), 커패시터의 전압값(vC) 및 얻고자 하는 응답(vOUT)의 식을 얻을 수 있다.
도 1의 S300 단계를 참조하면, 스위칭 이후 회로의 전달함수를 연산하고, 상기 리액티브 소자의 응답과 스위칭 이후 회로의 전달함수를 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산한다. 일 실시예에서, 도 2b를 참조하면, 스위치가 절환되어 노드 N은 노드 2와 전기적으로 연결되어 새로운 회로로 변환된다. 수학식 5로 연산된 응답으로부터 도 2b와 같이 스위치의 상태가 변환된 상태에서 리액티브 소자의 초기값을 연산한다. 즉, 스위칭이 t=t0에서 이루어졌다면, 스위칭 직전에 인덕터를 흐르는 전류의 값(iL(t0 -))은 스위칭 직후의 값(iL(t0 +))와 같다. 또한, 스위칭 직전에 커패시터 양단의 전압값(vC(t0 -))은 스위칭 직후의 값(vC(t0 +))와 같다. 이러한 관계를 이용하여 스위칭 이후, 리액턴스 소자의 전류 및 전압의 초기값인 iL(t0 +)와 vC(t0 +)을 연산할 수 있다. 이하, 스위칭이 t=t0에 이루어진 것으로 가정한다.
수학식 4와 수학식 5로 표시된 응답은 스위치가 절환되어 형성된 새로운 회로에 대한 응답이 될 수 없으므로, 새로이 변환된 회로에 대하여 응답을 연산한다. 새로운 회로에 대하여 응답을 연산하는 과정은 스위치가 절환되기 이전에 미분 방정식을 라플라스 변환하여 응답을 연산하거나, s 영역 등가회로로 변환하여 응답을 연산하는 과정과 동일하므로, 간결하고 명확한 설명을 위하여 생략한다. 상술한 과정을 거쳐 얻은 커패시터 전압 응답과, 인덕터 전류 응답 및 출력을 구하면 다음의 수학식 6과 같다
Figure pct00011
따라서, 위와 같이 연산된 s 영역의 응답은 모두 크게 세 개의 항이 중첩된 형태이다. 응답의 첫 번째 항은, 회로에 인가된 입력 자극(VIN)에 의한 항이고, 두 번째 항과 세 번째 항은 각각, 커패시터 초기값(VC(t0))과 인덕터의 초기값(IL(t0))에 의한 항이다. 즉, 회로 전체의 응답은 인가된 입력 자극에 대한 응답과 리액티브 소자들의 초기값에 의한 응답이 선형중첩되어 나타난다. 이들은 상술한 바와 같이 자극과 자극에 대한 전달함수의 곱, 커패시터 전압 초기값과 커패시터 초기값에 대한 전달함수의 곱 및 인덕터 전류 초기값과 인덕터 전류 초기값에 대한 전달함수의 곱의 선형중첩에 해당한다.
이것은 마찬가지로 상술한 바와 같이 순차적으로 스위칭이 이루어지는 경우에 커패시터 전압은 자극과 자극에 대한 전달함수의 곱, 커패시터 전압 초기값과 커패시터 초기값에 대한 전달함수의 곱 및 인덕터 전류 초기값과 인덕터 전류 초기값에 대한 전달함수의 곱으로 나타나며, 인덕터 전류는 극과 자극에 대한 전달함수의 곱, 커패시터 전압 초기값과 커패시터 초기값에 대한 전달함수의 곱 및 인덕터 전류 초기값과 인덕터 전류 초기값에 대한 전달함수의 곱으로 나타난다.
따라서, 이것은 스위치가 노드 2에 연결된 경우에는 자극과 연산된 스위칭시 커패시터 전압값 vC(t0 +) 및 인덕터 전류의 값iL(t0 +)을 이용하면 복잡하며 장시간이 소요되는 수치해석과정에 의하지 않고 커패시터전압, 인덕터 전류 및 회로의 출력전압을 연산할 수 있다는 것을 의미한다.
수학식 6의 s 영역에서 표현된 응답을 시간영역으로 변환한다. 일 실시예에서, s 영역에서 표현된 식은 항은 두 개 이상의 항으로 부분분수 전개를 수행하여 분리될 수 있다. 가장 일반적인 형태로 표현된 전달함수와 자극이 곱하여진 항을 부분분수로 전개하는 식은 다음 수학식 7과 같다.
Figure pct00012
(단, bi, qj, ck 및 dl 은 복소수)
회로의 출력인 vout(t), 커패시터의 전압(vC(t)) 및 인덕터 전류(iL(t))는 상기한 수학식에 의하여 부분 분수로 분리할 수 있다. 부분 분수로 분리된 연산결과에 대하여 라플라스 역변환을 수행하면 목적하고자 하는 시간영역에서의 응답을 구할 수 있다. 또한, t=t1에서 스위칭이 일어나서 노드 N이 노드 1과 연결되는 경우에는, 얻어진 시간영역의 응답에 t=t1을 대입하여 새로운 응답의 초기값으로 사용한다. 이때, 수학식 4에서 얻어진 전달함수에 관한 관계식에 새로이 연산된 초기값들만을 곱하여 새로운 응답을 얻어낼 수 있는 바, 응답을 얻기위한 더 이상의 연산은 불필요하다.
일 실시예로, 얻어진 응답의 식을 이용하여 응답을 플로팅(plotting)할 수 있다. 종래의 모의 시험 도구에 의한다면 플로팅 시 빠른 연산 속도를 얻기 위하여 시간 구간을 넓게 형성한 경우에는 응답이 거칠게 연결된 피스 와이스 리니어 형태로 도시될 것이다. 그러나, 본 실시예에 의하는 경우, 수치해석적인 방법이 아니라 전달함수와 베이시스 함수를 이용하여 응답을 얻는 것이므로 과도한 연산이 불필요하며, 보다 신속하고 정확한 결과를 얻을 수 있다는 장점이 제공된다. 본 발명의 실시예에 의한다면 회로를 수치해석적으로 해석하여 응답을 얻어내지 않고, 전달함수와 리액턴스 소자의 초기값을 이용하여 사건 구동방식으로 응답의 식을 얻을 있으므로, 종래의 수치해석적으로 회로의 응답을 얻는 것에 비하여 신속하고, 정확성이 뛰어난 회로의 모의시험방법이 제공된다.
본 실시예와 같이 사건 구동 방식으로 회로를 모의 시험 하는 방법은 컴퓨터 상에서 구동되도록 컴퓨터 프로그램으로 구현할 수 있다. 특히, 디지털 회로에 대하여 사건 구동 방식으로 모의 시험을 수행할 수 있는 프로그램인 베릴로그(Verilog), VHDL 및 시스템 베릴로그(System Verilog)등과 같은 프로그램을 이용하여 구동될 수 있다.
이하, 종래 기술과의 비교는 비교예를 통하여 설시한다.
비교예
도 5는 본 실시예를 이용한 회로의 모의 시험 결과와 상용 모의 시험 프로그램에 의한 모의 시험 결과를 비교하기 위한 도면이다. 모의 시험 조건은 다음과 같다 도 2에 도시된 회로의 입력단에 60Hz의 교류입력을 전파 정류한 신호를 입력한 후, 0.5 usec의 주기로 스위치를 턴온, 턴오프 하도록 제어하였다. 도 5a는 출력단(Vout)에서의 전압을 도시한 도면이며, 도면에서 사각 박스로 도시된 부분을 확대하면 도 5b와 도 5c와 같다. 도 5b는 본 실시예에 의한 모의 시험 결과를 도시한 도면이며, 도 5c는 상용 프로그램인 SPICE에 의한 모의 시험 결과를 도시한 도면이다.
도 65와 도 5c에 도시된 바와 같이 두 모의 시험 결과는 일치한다. 총 0.1sec의 구간을 100nsec의 시간 스텝으로 분할하여 모의 시험을 수행한 결과, 본 실시예에 의한 모의 시험시 총 8.2sec가 소요되었으나, SPICE에 의한 모의 시험시 총920.5sec가 소요되었다. 나아가, 100nsec의 시간 스텝을 10psec으로 10,000배 세밀하게 분할한 후 모의 시험을 수행한 결과, 본 실시예에 의한 모의 시험은 8.2sec에서 9.4초로 대략 15% 증가하는데 그쳤으나, SPICE에 의한 경우, 총 소요시간은 15000% 이상 증가하였다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

Claims (21)

  1. 전원, 초기값을 가지는 리액티브 소자(reactive element) 및 적어도 하나의 스위치를 포함하며, 상기 스위치의 스위칭에 의하여 구성이 변화하는 회로를 입력받는 단계와,
    스위칭 이전 회로의 전달함수, 리액티브 소자의 상기 초기값 및 전원이 인가하는 자극의 식을 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계와,
    스위칭 이후 회로의 전달함수를 연산하고 상기 리액티브 소자의 응답과 상기 스위칭 이후 회로의 전달함수를 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계를 포함하는 회로 모의 시험 방법.
  2. 제1항에 있어서,
    상기 스위칭 이전 회로의 전달함수는 상기 스위칭 이전 회로의 상기 전원에 대한 전달함수 및 상기 스위칭 이전 회로의 상기 적어도 하나의 리액티브 소자 초기값에 대한 전달함수를 포함하는 회로 모의 시험 방법.
  3. 제1항에 있어서,
    상기 스위칭 이후 회로의 전달함수는 상기 스위칭 이후 회로의 상기 전원에 대한 전달함수 및 상기 스위칭 이후 회로의 상기 적어도 하나의 리액티브 소자 초기값에 대한 전달함수를 포함하는 회로 모의 시험 방법.
  4. 제1항에 있어서,
    스위칭 이전 회로의 전달함수와 리액티브 소자의 상기 초기값을 연산하여 상기 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계는,
    전원을 표현하는 식을 라플라스 변환하는 단계와,
    상기 리액티브 소자의 초기값과 리액티브 소자의 초기값에 대한 전달함수의 곱과, 라플라스 변환된 전원의 식과 전원에 대한 전달함수의 곱을 합하는 단계, 및
    합하여진 결과에 대한 라플라스 역연산을 수행하는 단계를 포함하는 회로 모의 시험 방법.
  5. 제1항에 있어서,
    상기 리액티브 소자의 응답과 스위칭 이후 회로의 전달함수를 이용하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계,
    스위칭 시점에서의 리액티브 소자의 응답값을 구하는 단계와,
    스위칭 시점에서의 리액티브 소자의 응답값과 스위칭 시점에서의 리액티브 소자의 응답값에 대한 전달함수의 곱과, 라플라스 변환된 전원의 식과 전원에 대한 전달함수의 곱을 합하는 단계, 및
    합하여진 결과에 대한 라플라스 역연산을 수행하는 단계를 포함하는 회로 모의 시험 방법.
  6. 제4항 및 제5항 중 어느 한 항에 있어서,
    상기 라플라스 역연산을 수행하는 단계는, 상기 합하여진 결과를 부분분수 전개하여 수행하는 회로 모의 시험 방법.
  7. 제1항에 있어서,
    상기 리액티브 소자는 커패시터(capacitor) 및 인덕터(inductor) 중 적어도 어느 하나를 포함하는 회로 모의 시험 방법.
  8. 제1항에 있어서,
    상기 전원은 C*t^(m-1)*e^(-at)*u(t)의 형태인 회로의 모의 시험 방법.(c, m, a 는 복소 상수)
  9. 제1항에 있어서,
    스위칭 이전 회로의 전달함수를 연산하는 단계와, 스위칭 이후 회로의 전달함수를 연산하는 단계는, 미분 방정식을 라플라스 변환하거나, 라플라스 등가회로를 이용하는 회로의 모의 시험 방법.
  10. 제1항에 있어서, 상기 회로의 모의 시험 방법은 상기 응답을 플로팅(plotting)하는 단계를 더 포함하는 회로의 모의 시험 방법.
  11. 제1항 내지 제5항 및 제6항 내지 제10항 중 어느 한 항에 있어서,
    상기 회로의 모의 시험 방법은 베릴로그(Verilog), 시스템 베릴로그(System Verilog) 및 VHDL 중 어느 하나 이상의 모의 시험 도구에 의하여 구동되는 회로의 모의 시험 방법.
  12. 전원, 초기값을 가지는 리액티브 소자(reactive element) 및 적어도 하나의 스위치를 포함하며, 상기 스위치의 스위칭에 의하여 구성이 변화하는 회로를 입력받는 단계와,
    스위칭 이전 회로의 전달함수, 리액티브 소자의 상기 초기값 및 전원이 인가하는 자극의 식을 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계와,
    스위칭 이후 회로의 전달함수를 연산하고 상기 리액티브 소자의 응답과 상기 스위칭 이후 회로의 전달함수를 이용한 연산을 수행하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계를 포함하는 회로 모의 시험 프로그램이 저장된 저장 매체.
  13. 제12항에 있어서,
    상기 스위칭 이전 회로의 전달함수는 상기 스위칭 이전 회로의 상기 전원에 대한 전달함수 및 상기 스위칭 이전 회로의 상기 적어도 하나의 리액티브 소자 초기값에 대한 전달함수를 포함하는 회로 모의 시험 프로그램이 저장된 저장 매체.
  14. 제12항에 있어서,
    상기 스위칭 이후 회로의 전달함수는 상기 스위칭 이후 회로의 상기 전원에 대한 전달함수 및 상기 스위칭 이후 회로의 상기 적어도 하나의 리액티브 소자 초기값에 대한 전달함수를 포함하는 회로 모의 시험 프로그램이 저장된 저장 매체.
  15. 제12항에 있어서,
    스위칭 이전 회로의 전달함수와 리액티브 소자의 상기 초기값을 연산하여 상기 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계는,
    전원을 표현하는 식을 라플라스 변환하는 단계와,
    상기 리액티브 소자의 초기값과 리액티브 소자의 초기값에 대한 전달함수의 곱과, 라플라스 변환된 전원의 식과 전원에 대한 전달함수의 곱을 합하는 단계, 및
    합하여진 결과에 대한 라플라스 역연산을 수행하는 단계를 포함하는 회로 모의 시험 프로그램이 저장된 저장 매체.
  16. 제12항에 있어서,
    상기 리액티브 소자의 응답과 스위칭 이후 회로의 전달함수를 이용하여 리액티브 소자의 응답 및 회로의 응답을 연산하는 단계,
    스위칭 시점에서의 리액티브 소자의 응답값을 구하는 단계와,
    스위칭 시점에서의 리액티브 소자의 응답값과 스위칭 시점에서의 리액티브 소자의 응답값에 대한 전달함수의 곱과, 라플라스 변환된 전원의 식과 전원에 대한 전달함수의 곱을 합하는 단계, 및
    합하여진 결과에 대한 라플라스 역연산을 수행하는 단계를 포함하는 회로 모의 시험 프로그램이 저장된 저장 매체.
  17. 제15항 및 제16항 중 어느 한 항에 있어서,
    상기 라플라스 역연산을 수행하는 단계는, 상기 합하여진 결과를 부분분수 전개하여 수행하는 회로 모의 시험 프로그램이 저장된 저장 매체.
  18. 제12항에 있어서,
    상기 리액티브 소자는 커패시터(capacitor) 및 인덕터(inductor) 중 적어도 어느 하나를 포함하는 회로 모의 시험 프로그램이 저장된 저장 매체.
  19. 제12항에 있어서,
    상기 전원은 C*t^(m-1)*e^(-at)*u(t)의 형태인 회로 모의 시험 프로그램이 저장된 저장 매체.(c, m, a 는 복소 상수)
  20. 제12항에 있어서,
    스위칭 이전 회로의 전달함수를 연산하는 단계와, 스위칭 이후 회로의 전달함수를 연산하는 단계는, 미분 방정식을 라플라스 변환하거나, 라플라스 등가회로를 이용하는 회로 모의 시험 프로그램이 저장된 저장 매체.
  21. 제12항에 있어서, 상기 회로의 모의 시험 방법은 상기 응답을 플로팅(plotting)하는 단계를 더 포함하는 회로 모의 시험 프로그램이 저장된 저장 매체.
KR1020157026513A 2013-02-07 2013-02-07 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체 KR20160005682A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2013/000974 WO2014123258A1 (ko) 2013-02-07 2013-02-07 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028356A Division KR102012807B1 (ko) 2013-02-07 2013-02-07 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체

Publications (1)

Publication Number Publication Date
KR20160005682A true KR20160005682A (ko) 2016-01-15

Family

ID=51299847

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187028356A KR102012807B1 (ko) 2013-02-07 2013-02-07 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체
KR1020157026513A KR20160005682A (ko) 2013-02-07 2013-02-07 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187028356A KR102012807B1 (ko) 2013-02-07 2013-02-07 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체

Country Status (3)

Country Link
US (1) US10489537B2 (ko)
KR (2) KR102012807B1 (ko)
WO (1) WO2014123258A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012807B1 (ko) * 2013-02-07 2019-08-21 서울대학교 산학협력단 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체
CN107305537B (zh) * 2016-04-19 2022-08-05 全球能源互联网研究院 一种根据开关状态修改电路网络状态方程的方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973112A (en) * 1974-07-29 1976-08-03 Time/Data Corporation System for determining transfer function
US5404319A (en) * 1993-02-11 1995-04-04 Analog, Inc. Translation of behavioral modeling properties into an analog hardware description language
US5537329A (en) * 1994-06-30 1996-07-16 At&T Corp. Apparatus and method for analyzing circuits
US6016445A (en) * 1996-04-16 2000-01-18 Cardiotronics Method and apparatus for electrode and transthoracic impedance estimation
US5937158A (en) * 1996-04-19 1999-08-10 Matsushita Electric Industrial Co., Ltd. System and method for connecting portable media with network and computer for use with the system
US6088523A (en) * 1996-11-20 2000-07-11 Cadence Design Systems, Inc. Method and apparatus for simulating an electrical circuit design using approximate circuit element tapers
KR100335492B1 (ko) 1999-10-26 2002-05-04 윤종용 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법
US6530065B1 (en) * 2000-03-14 2003-03-04 Transim Technology Corporation Client-server simulator, such as an electrical circuit simulator provided by a web server over the internet
US6498498B1 (en) * 2001-06-27 2002-12-24 Intel Corporation Apparatus and method for applying reciprocity to frequency-domain noise analysis
JP2003141205A (ja) * 2001-10-31 2003-05-16 Fujitsu Ltd モデル解析方法及び装置、コンピュータプログラム並びに記憶媒体
CN1666202A (zh) * 2002-04-25 2005-09-07 Arc国际公司 管理集成电路设计的装置和方法
US7441219B2 (en) * 2003-06-24 2008-10-21 National Semiconductor Corporation Method for creating, modifying, and simulating electrical circuits over the internet
JP4312527B2 (ja) * 2003-07-16 2009-08-12 シャープ株式会社 トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体
US20050027491A1 (en) * 2003-07-29 2005-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Symbolic analysis of electrical circuits for application in telecommunications
US7874990B2 (en) * 2004-01-14 2011-01-25 The Cleveland Clinic Foundation System and method for determining a transfer function
GB0507618D0 (en) * 2005-04-15 2005-05-25 Lms Internat Nv Method and system for dynamic analysis of complex systems
GB2437351A (en) * 2006-04-20 2007-10-24 Agilent Technologies Inc Broadband transfer function synthesis using orthonormal rational bases
JP2007334775A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 回路解析装置、回路解析方法および回路解析プログラム
TW200809748A (en) 2006-08-09 2008-02-16 Ind Tech Res Inst Method for simulating circuit reliability and system thereof
US20080086668A1 (en) * 2006-10-05 2008-04-10 Jefferson Stanley T Model-based testing method and system using embedded models
US8352876B2 (en) * 2007-02-21 2013-01-08 University Of Central Florida Research Foundation, Inc. Interactive electronic book operating systems and methods
WO2008127793A2 (en) * 2007-04-11 2008-10-23 Rambus Inc. Transforming variable domains for linear circuit analysis
US7903439B2 (en) * 2007-05-18 2011-03-08 Texas Instruments Incorporated Methods and apparatus to control a digital power supply
EP2051175A1 (en) * 2007-10-17 2009-04-22 IBBT vzw Method and device for generating a model of a multiparameter system
US20100066442A1 (en) * 2008-09-15 2010-03-18 Fenghao Mu Method and Apparatus for Tunable Current-Mode Filtering
KR101080717B1 (ko) 2009-08-28 2011-11-07 연세대학교 산학협력단 집적 회로의 시뮬레이션 방법
HUE024880T2 (en) * 2010-11-16 2016-02-29 Ericsson Telefon Ab L M Configurable Basic Function Generation for Nonlinear Modeling
US8990284B2 (en) * 2011-09-02 2015-03-24 Avatekh, Inc. Method and apparatus for signal filtering and for improving properties of electronic devices
US8855993B2 (en) * 2011-10-03 2014-10-07 International Business Machines Corporation Integrated circuit design simulation matrix interpolation
KR102012807B1 (ko) * 2013-02-07 2019-08-21 서울대학교 산학협력단 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체
WO2014123257A1 (ko) * 2013-02-07 2014-08-14 서울대학교 산학협력단 베이시스 함수를 이용한 회로 모의 시험 방법 및 회로 모의 시험 프로그램이 저장된 저장 매체
US9009640B1 (en) * 2013-06-18 2015-04-14 Sandia Corporation Automatic computation of transfer functions

Also Published As

Publication number Publication date
KR20180118196A (ko) 2018-10-30
KR102012807B1 (ko) 2019-08-21
WO2014123258A1 (ko) 2014-08-14
US10489537B2 (en) 2019-11-26
US20160048621A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
Roychowdhury Analyzing circuits with widely separated time scales using numerical PDE methods
Dagbagi et al. FPGA implementation of power electronic converter real-time model
KR101616036B1 (ko) 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
JP5773101B2 (ja) コンデンサのシミュレーション方法並びにコンデンサのシミュレーション装置およびその使用方法
Fontana et al. A new simulation program for analog circuits using symbolic analysis techniques
Báez-López et al. Circuit analysis with multisim
Spina et al. Stochastic macromodeling of nonlinear systems via polynomial chaos expansion and transfer function trajectories
Ricci et al. Modeling and simulation of FPGA-based variable-speed drives using Simulink
Ferreira et al. Comparative solutions of numerical oscillations in the trapezoidal method used by EMTP-based programs
KR20160005682A (ko) 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체
Veerachary Signal flow graph modelling of multi-state boost DC–DC converters
Musing et al. Steps towards prediction of conducted emission levels of an RB-IGBT indirect matrix converter
KR101659918B1 (ko) 베이시스 함수를 이용한 회로 모의 시험 방법 및 회로 모의 시험 프로그램이 저장된 저장 매체
Włodarczyk et al. The application of hypergeometric functions to computing fractional order derivatives of sinusoidal functions
Wu et al. Efficient simulation of switched networks using reduced unification matrix
Iordache et al. ACAP-Analog Circuit Analysis Program
Ruhe et al. Simulation of Coupled Components within Power-Hardware-in-the-Loop (PHiL) Test Bench
Cheng et al. Symbolic fault modeling for switched-capacitor circuits
CN111709209A (zh) 基于支路指数积分形式的电磁暂态仿真方法及系统
JP2017194811A (ja) 周波数特性解析装置、方法、及びプログラム
Yuan et al. Noise and sensitivity analysis of periodically switched linear circuits in frequency domain
Goyal S-parameter output from the SPICE program
Schönberger An overview of simulation tools
SKOWRONN et al. Simulation of networks with ideal switches
Van der Merwe et al. Calculating boundaries for the natural voltage balancing time‐constant of the constant duty cycle single leg flying capacitor converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment