JP4312527B2 - トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体 - Google Patents
トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP4312527B2 JP4312527B2 JP2003197902A JP2003197902A JP4312527B2 JP 4312527 B2 JP4312527 B2 JP 4312527B2 JP 2003197902 A JP2003197902 A JP 2003197902A JP 2003197902 A JP2003197902 A JP 2003197902A JP 4312527 B2 JP4312527 B2 JP 4312527B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- transistor
- source
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体に関するものである。
【0002】
【従来の技術】
従来から、トランジスタの特性をモデル式から算出することによって、トランジスタの特性をシミュレートするシミュレータが広く使用されている。当該シミュレータは、多くの場合、トランジスタのゲート部の下が単一の抵抗領域であることを想定したモデル式によって、トランジスタの特性をシミュレートする。
【0003】
例えば、ソース−ドレイン間電圧をVd、ソース−ドレイン間電流をId、ゲート−ソース間電圧をVg、ゲート電極の下にないソースおよびドレイン領域の抵抗値をR、トランジスタの実効ゲート幅をWeff、トランジスタのゲート酸化膜の酸化膜容量密度をCox、可動キャリア移動度をμ、実効チャネル長をLeffとするとき、例えば、以下の式(1)に示すように、
Vd/Id=Leff/〔Weff・μ・Cox
・(Vg−Vt−Vd/2)〕 + R …(1)
によって、トランジスタの特性をシミュレートする。
【0004】
ところが、上記モデル式は、例えば、図6に示すトランジスタ121のように、トランジスタのゲート部の下が単一の抵抗領域であることを想定したモデル式なので、当該トランジスタ(第1のトランジスタ)の特性を高精度にシミュレートできる一方で、例えば、図2に示すトランジスタ101のように、ゲート部の下に、ソース部およびドレイン部よりも低濃度の不純物領域が、上記第1のトランジスタと比較して余分に形成されているトランジスタなど、ゲート部の下に複数の不純物濃度領域を持ったトランジスタ(第2のトランジスタ)の特性を高精度にシミュレートすることが難しい。
【0005】
なお、図24および図25は、第1のトランジスタおよび第2のトランジスタのそれぞれについて、ゲート長がL1〜L5と互いに異なる各トランジスタの特性から、上記モデル式(1)を用いて、当該式(1)のRの値を抽出した後、上記式(1)によって、上記Rの影響がない理想的なトランジスタの特性を計算し、各ゲート電圧Vgにおけるトランスコンダクタンスgmを抽出した結果を示している。また、両図では、各gmを、gmの最大値gmaxで正規化して表示している。両者を比較すると明らかなように、第1のトランジスタの抽出結果(図24参照)では、実際の特性と同様、正規化後のgm特性が、ゲート長に拘わらず、略同一の特性を示しているのに対して、第2のトランジスタの抽出結果(図25参照)では、実際の特性とは異なって、正規化後のgm特性が、ゲート長によって大きく変化している。
【0006】
ここで、上記モデル式(1)によって上記第2のトランジスタの特性を高精度にシミュレートするために、例えば、可動キャリア移動度μのモデル式に構造依存性を示す解析式を便宜的に加え、上記第1のトランジスタをシミュレートする場合とは異なる可動キャリア移動度μのモデル式を用意すると、全体のモデル式が複雑化してしまう。
【0007】
また、第1のトランジスタの場合とは異なる可動キャリア移動度μのモデル式を使用すると、当該モデル式は、以下の物理的事実、すなわち、上記余分に形成された不純物濃度領域を除けば、上記第1および第2トランジスタは、互いに同じ可動キャリア移動度を示すという事実と反しているため、パラメータ抽出が難しく、シミュレート可能なゲート長の範囲が狭くなってしまう。
【0008】
一方、後述の特許文献1では、ゲート部の下に、ソース部およびドレイン部よりも低濃度の不純物領域が形成されているトランジスタの特性を高精度にシミュレートするために、以下の式(2)に示すように、
Vd/Id= L/〔Weff・μ・Cox・(Vg−Vt)〕
−l0 /〔Weff・μ・Cox・(Vg−Vt)〕
+R …(2)
によって、トランジスタの特性をシミュレートするシミュレータが開示されている。なお、上記式(2)において、Lは、ゲート長である。また、l0 は、ゲート拡散層のオーバーラップ長であって、モデルパラメータをLO、LAおよびLB、実効ゲート電圧をVgeとするとき、以下の式(3)および(4)に示すように、
l0 =LO+LA・(1−Vge/LB)2 ;Vge<LBのとき …(3)
l0 =LO ;Vge≧LBのとき …(4)
である。
【0009】
【特許文献1】
特許第2699844号公報(式(8)、(19)および(20)参照)
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、実際の抵抗値がゲート電圧によって変化している領域の抵抗値を、当該領域の長さによって調整しており、経験的なパラメータが多くなると共に、物理モデルから離れてしまう。この結果、チャネル部の表面電荷の挙動に基づく容量モデルとの整合性が低下すると共に、サブスレッショルド領域のように、実測評価が難しい部分におけるシミュレーションのフィッティング精度向上が難しいという問題を生じる。
【0011】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレート可能なシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体を提供することにある。
【0012】
【課題を解決するための手段】
本発明に係るシミュレータは、上記課題を解決するために、少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出手段を有するシミュレータにおいて、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されていることを特徴としている。なお、上記あるいは後述のしきい値パラメータは、上記遷移する電圧を示すパラメータであれば、当該電圧を直接示す1つのパラメータであってもよいし、当該電圧を決定する複数のパラメータであってもよい。
【0013】
上記構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域(チャネル領域)に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、これらの独立した項によって、上記主たる要因となる領域の抵抗値と、寄生抵抗となる各領域の抵抗値とを独立して評価できる。
【0014】
また、上記各しきい値パラメータは、シミュレート対象とするトランジスタの物理量に対応するパラメータであって、上記半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示している。
【0015】
これらの結果、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から高精度にパラメータ抽出できる。
【0016】
また、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Aj の抵抗特性を示す関数をfj、〔〕内のi をjを除いて1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id=fj+Σ〔γi /(Vg−Vti )〕+Rであってもよい。
【0017】
当該構成では、トランジスタの特性が上記モデル式によって算出されるので、上記抵抗変化の主たる要因となる領域Aj 以外の各領域について、それぞれの領域と、それに隣接する領域とからなる半導体装置の特性を、容量モデルとの整合性を保ったまま、高精度にシミュレートできる。一方、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Aj の抵抗特性を示す関数は、ゲート部の下の領域の不純物濃度が一定であるトランジスタの特性を示す関数を転用できる。したがって、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【0018】
また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から、上記領域Aj 以外の領域のしきい値パラメータを高精度に抽出できる。一方、これらのしきい値パラメータを参照して、上記関数fjのパラメータを抽出することによって、当該関数fjのパラメータも高精度に抽出できる。
【0019】
また、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、〔〕内のi を1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id=Σ〔γi /(Vg−Vti )〕 +
Rであってもよい。
【0020】
当該構成では、トランジスタの特性が上記モデル式によって算出されるので、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的な意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から高精度にパラメータ抽出できる。
【0021】
さらに、上記構成に加えて、上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数を2n−1、上記各領域をA1 〜A2n-1、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、〔〕内のi を1〜2n−1までnを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id = Σ〔γi /(Vg−Vti )〕 + γn /(Vg−Vtn −Vd/2) + Rであってもよい。
【0022】
当該構成のモデル式では、上記ソース部とドレイン部との中央に配され、抵抗変化の主たる要因となる領域の項が、γn /(Vg−Vtn )ではなく、γn /(Vg−Vtn −Vd/2)なので、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレートできる。
【0023】
また、上記構成に加えて、上記トランジスタ特性算出手段が算出したトランジスタの特性に基づいて、上記トランジスタを含む回路の電気的特性を計算する電気的特性算出手段を備えていてもよい。
【0024】
当該構成では、トランジスタのシミュレートだけではなく、上記電気的特性算出手段によって、当該トランジスタを含む回路の特性もシミュレートできるので、より一般的な回路のシミュレートを実施可能なシミュレータを実現できる。
【0025】
さらに、上記構成に加えて、上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを設定するしきい値パラメータ設定手段を備えていてもよい。
【0026】
当該構成では、しきい値パラメータ設定手段は、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを設定するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を1回測定するだけで、測定結果から、全しきい値パラメータを抽出できる。
【0027】
また、上記構成に加えて、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残し、それ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えていてもよい。
【0028】
当該構成において、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγi を算出している。したがって、各領域のγi それぞれを高精度に抽出できる。
【0029】
一方、本発明に係るパラメータ抽出装置は、少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出手段を有するパラメータ抽出装置であって、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、上記パラメータ抽出手段は、上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出することを特徴としている。
【0030】
当該構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域(チャネル領域)に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、当該モデル式によって、トランジスタをシミュレートすることによって、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【0031】
また、パラメータ抽出装置は、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを抽出するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を1回測定するだけで、測定結果から、全しきい値パラメータを抽出できる。したがって、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できる。
【0032】
また、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Aj の抵抗特性を示す関数をfj、〔〕内のi をjを除いて1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id=fj+Σ〔γi /(Vg−Vti )〕+Rであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記領域Aj を除く各領域のγi を算出するγ算出手段と、上記領域Aj を除く各領域のしきい値パラメータおよびγi を参照して、上記関数fjのパラメータを抽出する関数パラメータ抽出手段とを備えていてもよい。
【0033】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記領域Aj 以外の各領域のγi を算出している。したがって、各領域のγi それぞれを高精度に抽出できる。また、上記関数パラメータ抽出手段は、これらのしきい値パラメータおよびγi を参照して、上記関数fjのパラメータを抽出しているので、当該関数fjのパラメータも高精度に抽出できる。
【0034】
さらに、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、〔〕内のi を1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id=Σ〔γi /(Vg−Vti )〕+Rであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えていてもよい。
【0035】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγi を算出している。したがって、各領域のγi それぞれを高精度に抽出できる。
【0036】
また、上記構成に加えて、上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数を2n−1、上記各領域をA1 〜A2n-1、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、〔〕内のi を1〜2n−1までnを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id = Σ〔γi /(Vg−Vti )〕 + γn /(Vg−Vtn −Vd/2)+Rであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えていてもよい。
【0037】
当該構成では、上記ソース部とドレイン部との中央に配され、抵抗変化の主たる要因となる領域の項が、γn /(Vg−Vtn )ではなく、γn /(Vg−Vtn −Vd/2)なので、当該モデル式によって、上記トランジスタをシミュレートすることによって、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレートできる。
【0038】
さらに、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγi を算出している。したがって、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレート可能なモデル式に含まれる、上記各領域のγi それぞれを高精度に抽出できる。
【0039】
また、本発明に係るトランジスタのシミュレート方法は、上記課題を解決するために、少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出工程を含むトランジスタのシミュレート方法において、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されていることを特徴としている。
【0040】
上記構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域(チャネル領域)に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいるので、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【0041】
さらに、本発明に係るパラメータ抽出方法は、上記課題を解決するために、少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出工程を含む、トランジスタのパラメータ抽出方法であって、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、上記パラメータ抽出工程は、上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出する工程を含んでいることを特徴としている。
【0042】
当該構成では、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを抽出するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を1回測定するだけで、測定結果から全しきい値パラメータを抽出できる。したがって、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できる。
【0043】
ところで、上記シミュレータおよびパラメータ抽出装置は、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させることによって実現してもよい。
【0044】
具体的には、本発明に係るプログラムは、上記シミュレータを構成する各手段として、コンピュータを動作させるプログラムである。また、本発明に係る記録媒体には、当該プログラムが記録されている。
【0045】
これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記シミュレータとして動作する。したがって、上記シミュレータと同様に、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【0046】
また、本発明に係るプログラムは、上記パラメータ抽出装置を構成する各手段として、コンピュータを動作させるプログラムである。また、本発明に係る記録媒体には、当該プログラムが記録されている。
【0047】
これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記パラメータ抽出装置として動作する。したがって、上記パラメータ抽出装置と同様、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できる。
【0048】
【発明の実施の形態】
〔第1の実施形態〕
本発明の一実施形態について図1ないし図20に基づいて説明すると以下の通りである。すなわち、本実施形態に係るシミュレートシステム(シミュレータ)1は、ゲート部の下に複数の抵抗領域を持つ電界効果トランジスタ2の特性を高精度にシミュレート可能なシステムである。
【0049】
上記シミュレートシステム1がシミュレート対象とする電界効果トランジスタ2(以下では、トランジスタ2と略称する)は、ゲート部の下に複数の抵抗領域を持っていれば、どのような構造のトランジスタであってもよいが、以下では、ガラスなどの絶縁性基板上に形成された薄膜トランジスタの場合を例にして説明する。
【0050】
すなわち、上記薄膜トランジスタ101は、絶縁性基板上に形成された薄膜(例えば、多結晶シリコンの薄膜)を活性層とするトランジスタであって、例えば、図2に示すように、絶縁性の基板102の上に図示しないシリコン酸化膜を介して成膜された半導体薄膜103を備えている。例えば、基板102が透明であることを要求される用途(例えば、画像表示装置のアクティブマトリクス基板など)の場合、上記基板102として、例えば、ガラス基板などが好適に用いられる。また、上記半導体薄膜103は、例えば、多結晶シリコンによって形成される。
【0051】
上記半導体薄膜103には、第1導電型(例えば、N型)のN+ 領域111と、当該N+ 領域111よりも第1導電型の不純物濃度が低いN- 領域112と、真性半導体領域であるi領域113と、N- 領域114と、N+ 領域115とが、横方向(表面に沿う方向)の順番が、この順番になるように形成されている。
【0052】
また、上記i領域113の上方(基板102の表面から離れる方向)には、ゲート酸化膜となるシリコン酸化膜104を介してゲート電極105が形成されると共に、これらの表面全体が保護膜となるシリコン酸化膜(図示せず)で覆われている。なお、上記構成の場合、ゲート部全体が金属で形成されてゲート電極105になっている。
【0053】
さらに、上記両N+ 領域111および115には、それぞれ、図示しないソース部電極またはドレイン部電極が接続されており、それぞれがソース領域およびドレイン領域として機能する。一方、上記i領域113、N- 領域112・114、および両N+ 領域111・115の一部によって、ソース領域とドレイン領域との間にドレイン電流の電流経路が形成されている。
【0054】
上記構成の薄膜トランジスタ101では、ゲート電極105の下(基板102の表面に近づく方向)に配される、上記i領域113と、N- 領域112・114と両N+ 領域111・115の一部とは、互いに不純物濃度が異なっており、それぞれの抵抗特性は、互いに異なっている。
【0055】
一方、本実施形態に係るシミュレートシステム1は、ソース領域とドレイン領域との間の抵抗、より詳細には、ソース部電極とドレイン部電極との間の抵抗Rdsを示すモデル式として、ゲート電極105の下に配された、不純物濃度の互いに異なる領域それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置がオン状態からオフ状態へと変化する電圧、より詳細には、半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されている。
【0056】
具体的には、図2に示す薄膜トランジスタ101がシミュレート対象トランジスタ2である場合、ゲート電極105の下に形成される、不純物濃度の互いに異なる複数の領域が、N- 領域112(A1 )、i領域113(A2 )およびN- 領域114(A3 )の3個である。
【0057】
したがって、上記シミュレートシステム1は、各領域A1 〜A3 に対応するパラメータに、それぞれに対応する添え字を付したとき、ソース部電極とドレイン部電極との間の抵抗Rdsを、以下の式(5)に示すように、
とモデル化している。
【0058】
なお、上記式(5)において、Vdは、ソース−ドレイン間電圧であり、Idは、ソース−ドレイン間電流、Vgは、ゲート−ソース間電圧であり、Rは、ゲート電極105の下にないソースおよびドレイン領域の抵抗値である。また、上記各領域のいずれかを示す添え字をiとするとき、Li は、領域Ai のソース−ドレイン方向の長さ、μi は、領域Ai の可動キャリア移動度である。さらに、Wi は、領域Ai の幅であって、多くの場合、トランジスタ2の実効ゲート幅Weffと等しい。また、Coxi は、領域Ai の酸化膜容量密度であって、酸化膜誘電率を酸化膜厚で割った値である。ここで、Coxi は、多くの場合、トランジスタ2の上記ゲート酸化膜104の酸化膜容量密度Coxと等しい。
【0059】
また、上記式(5)において、Vti は、上記領域Ai のしきい値パラメータであって、当該領域Ai と、それに隣接する領域A(i-1) およびA(i+1) とから構成される半導体装置がオン状態からオフ状態へと変化する電圧を示している。なお、上記領域Ai がソース領域を形成するN+ 領域111またはドレイン領域を形成するN+ 領域115に隣接している場合は、A(i-1) あるいはA(i+1) の代わりに、ソース領域を形成するN+ 領域111またはドレイン領域を形成するN+ 領域115を隣接する領域として、上記半導体装置が形成される。
【0060】
さらに、γi =Li /(Wi ・μi ・Coxi )を用いて、上記式(5)を書き換えると、以下の式(6)に示すように、
となる。
【0061】
ここで、図2に示すトランジスタ2の場合は、ゲート電極105の下にある領域が、N- 領域112(A1 )、i領域113(A2 )およびN- 領域114(A3 )の3個であるが、両N- 領域112・114の不純物濃度が互いに同じなので、両N- 領域112・114のしきい値パラメータVt1 およびVt3 が互いに同じであり、それぞれの可動キャリア移動度μ1 およびμ3 が互いに同じである。したがって、両N- 領域112・114のソース−ドレイン方向の長さの合計をLi とすると、同じ項にまとめることができる。
【0062】
この結果、i領域113のソース−ドレイン方向の実効長をLch、両N- 領域112・114のソース−ドレイン方向の実効長の合計をLLDD 、i領域113と両N- 領域112・114との可動キャリア移動度を、それぞれ、μおよびμLDD 、i領域113と両N- 領域112・114とのしきい値パラメータを、それぞれVtおよびVtLDD とすると、上述の式(5)は、以下の式(7)に示すように、
となる。なお、上記実効長Lchは、i領域113のソース−ドレイン方向の理想長をL、理想長Lからのオフセット長をLoffとするとき、Lch=L−Loffである。
【0063】
また、γ=Lch/(Weff・μ・Cox)、γLDD =LLDD /(Weff・μLDD ・Cox)とすると、上述の式(6)は、以下の式(8)に示すように、
Vd/Id=γ/(Vg−Vt)+γLDD /(Vg−VtLDD )+R…(8)
となる。
【0064】
このように、本実施形態に係るシミュレートシステム1は、ゲート電極105の下に不純物濃度の互いに異なる領域Ai …が複数設けられたトランジスタ2をシミュレート対象とするシステムであって、以下のモデル式、すなわち、上記各領域それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータが互いに独立して設定されるモデル式によって、シミュレート対象トランジスタ2の特性をシミュレートしている。
【0065】
当該構成では、トランジスタ2のソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域(チャネル領域)に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、これらの独立した項によって、上記主たる要因となる領域の抵抗値と、寄生抵抗となる各領域の抵抗値とを独立して評価できる。
【0066】
また、上記各しきい値パラメータは、シミュレート対象トランジスタ2に対して物理的な意味を持つパラメータであって、上記半導体装置の導電性が十分低く、その変化がゲート電圧に対して指数関数的である状態から、上記半導体装置の導電性が十分高く、当該導電性がゲート電圧に対して指数関数的よりも緩やかに変化する状態へと遷移する電圧を示している。
【0067】
これらの結果、ゲート電極105の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタ2をシミュレート対象としているにも拘わらず、当該トランジスタ2の特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタ2の特性をシミュレートしているので、シミュレート対象トランジスタ2の特性の測定結果から高精度にパラメータ抽出できる。
【0068】
ここで、図3は、シミュレートシステム1が、上記式(7)をモデル式として、ゲート長がL1〜L5と互いに異なる各トランジスタ101について、各ゲート電圧Vgにおける真性半導体領域(i領域113)のトランスコンダクタンスgmを抽出した結果を示している。より詳細には、シミュレートシステム1は、ゲート長がL1〜L5と互いに異なる各トランジスタ101の特性の測定結果から、上記式(7)のパラメータを抽出し、当該式(7)によって、上記i領域113部分のgm特性を抽出した。また、図3では、各gmをgmの最大値gmaxで正規化して表示している。
【0069】
図3に示すように、本実施形態に係るシミュレートシステム1が抽出したgm特性では、実際の特性と同様、正規化後のgm特性が、ゲート長に拘わらず、略同一の特性を示している。したがって、上述の式(1)をモデル式とした場合、すなわち、図25に示すように、実際の特性とは異なって、正規化後のgm特性が、ゲート長によって大きく変化してしまう場合と比較して、高精度にi領域113のgm特性が抽出されている。
【0070】
また、上述したように、式(1)をモデル式とする場合は、可動キャリア移動度μのモデル式に加える、構造依存性を示す解析式を、構造毎に、すなわち、ゲート長毎に、複数セット用意する必要があるのに対して、本実施形態に係るシミュレートシステム1では、式(7)のうち、構造を示すパラメータのみを変更すればよく、ゲート長が異なる場合であっても、上記式(7)を共用できる。したがって、高精度でありながら、利便性の高いシミュレートシステム1を実現できる。
【0071】
さらに、本実施形態に係るシミュレートシステム1は、上記式(5)〜(8)によって、トランジスタ2の特性をシミュレートできるだけではなく、トランジスタ2の特性を実測し、トランジスタ2の特性に基づいて、上記各式におけるパラメータを抽出することができる。
【0072】
具体的には、本実施形態に係るシミュレートシステム1は、図1に示すように、トランジスタ2の特性を測定する測定装置11と、測定装置11による測定結果に基づいて、トランジスタ2をモデル化するためのパラメータを抽出すると共に、抽出されたパラメータによってトランジスタ2の特性をシミュレートするシミュレータ12とを備えている。なお、上記測定装置11およびシミュレータ12の後述する各部材21〜43は、CPUが記憶装置に格納されたプログラムコードを実行し、入出力回路などの周辺回路(いずれも図示せず)を制御することによって実現される機能ブロックである。
【0073】
上記測定装置11には、トランジスタ2のゲート電圧−トランジスタ容量特性(C−V特性)を測定するCV測定部21と、トランジスタ2のゲート電圧Vgを変更しながら、各ゲート電圧Vgにおけるトランジスタ2のドレイン電流(Id)−ドレイン電圧(Vd)特性(V−I特性)を測定するVI測定部22とが設けられている。
【0074】
上記CV測定部21は、例えば、図4に示すように、トランジスタ2のソースおよびドレインの双方が共通に接続される端子T1と、ゲートが接続される端子T2とを備えており、両端子T1・T2に印加する電圧(ゲート電圧)を変更しながら、各電圧印加時における両端子T1・T2間の容量を測定できる。
【0075】
一方、VI測定部22は、例えば、図5に示すように、トランジスタ2のソース、ドレインおよびゲートに、それぞれ接続される端子T11〜T13と、端子T11およびT13間に印加する電圧(ゲート電圧Vg)を変更可能な可変電圧源E11と、端子T11およびT12間に印加する電圧(ドレイン電圧Vd)を変更可能な可変電圧源E12と、端子T12に流れる電流(ドレイン電流Id)を測定する電流計A11とを備えており、トランジスタ2のゲート電圧Vgを変更しながら、各ゲート電圧Vgにおけるトランジスタ2のドレイン電流−ドレイン電圧特性を測定できる。
【0076】
一方、シミュレータ12には、上述の式(5)、(6)または(7)をモデル式として、トランジスタ2の特性をシミュレートするトランジスタモデル(トランジスタ特性算出手段)31に加えて、上記測定装置11によるトランジスタ2の測定結果に基づいて、当該モデル式中のパラメータを抽出し、トランジスタモデル31へ与えるパラメータ抽出部(パラメータ抽出手段)32が設けられている。
【0077】
上記パラメータ抽出部32は、上記CV測定部21が測定したC−V特性から、上記各領域Ai のしきい値パラメータVti を抽出するVt抽出部(しきい値パラメータ設定手段)41と、ゲート電極105の下にないソースおよびドレイン領域の抵抗値R、Vt抽出部41が抽出したしきい値パラメータVti 、および、チャネル領域として動作する領域(この場合は、i領域113)の理想長Lが互いに異なる複数のトランジスタ2について上記VI測定部22が測定したV−I特性から、上記各領域Ai のγi を抽出するγ抽出部(γ算出手段・関数パラメータ抽出手段)42とを備えている。なお、上記チャネル領域として動作する領域は、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる不純物領域、すなわち、上記各領域Ai のうち、しきい値パラメータVti を超えたときのトランジスタ容量の変動量が最も大きい領域であって、図2の場合は、i領域113である。
【0078】
さらに、本実施形態に係るシミュレートシステム1は、ゲート電極105の下にないソースおよびドレイン領域の抵抗値Rも、トランジスタ2に類似した構造のソース・ドレイン領域抵抗値測定用トランジスタ3の特性の測定結果から算出している。
【0079】
具体的には、図6に示すように、上記ソース・ドレイン領域抵抗値測定用トランジスタ(抵抗値測定用トランジスタ)3としてのトランジスタ121は、ゲート電極105の下の領域の不純物濃度が一定、より詳細には、上記チャネル領域として動作する領域と同じ濃度である点を除いて、上記シミュレート対象トランジスタ2と同じ構造である。言い換えると、上記抵抗値測定用トランジスタ3では、図2に示す各領域112〜114に代えて、真性半導体領域であるi領域123が設けられている。
【0080】
また、上記パラメータ抽出部32には、測定装置11のVI測定部22によって測定された上記抵抗値測定用トランジスタ3のV−I特性に基づいて、上記シミュレート対象トランジスタ2のソースおよびドレイン領域のうち、ゲート電極105の下にない領域の抵抗値Rを抽出するR抽出部43が設けられている。
【0081】
以下では、図7に示すフローチャートを参照しながら、上述の式(8)のうち、トランジスタ2の構造によって決まるパラメータR、γ、γLDD 、Vt、VtLDD を抽出するときの動作について説明する。
【0082】
すなわち、ステップ1(以下では、S1のように略称する)において、シミュレータ12のパラメータ抽出部32に設けられたVt抽出部41は、測定装置11のCV測定部21へ指示して、CV測定部21に接続されたトランジスタ2のC−V特性を測定させる。さらに、S2において、Vt抽出部41は、当該C−V特性から、しきい値パラメータVtおよびVtLDD を抽出する。
【0083】
具体的には、ゲート電極105の下に不純物濃度の異なる領域が複数存在する場合、各領域と、それに隣接する領域とから構成される半導体装置がオン状態からオフ状態へと変化する際、すなわち、それぞれのしきい値となる電圧を超える際にトランジスタ容量が変化する。
【0084】
例えば、図2の構成の薄膜トランジスタ101の場合、不純物領域の異なる領域として、i領域113およびN- 領域112・114の3つの領域が存在するが、上述したように、両N- 領域112・114のしきい値パラメータVti が互いに等しい。したがって、図8に示すように、トランジスタ2のトランジスタ容量は、ゲート電圧Vgが、i領域113のしきい値パラメータVtを超えるときと、両N- 領域112・114に共通のしきい値パラメータVtLDD を超えるときとの2箇所で、段階的に増加する。
【0085】
上記Vt抽出部41は、上記測定装置11のCV測定部21によって測定されたC−V特性から、例えば、トランジスタ容量の変化率が、予め定められた値を超えている区間を検索するなどして、トランジスタ容量が急峻に変化している箇所(この場合は、2箇所)を特定する。さらに、Vt抽出部41は、図9に示すように、各箇所の前方(ゲート電圧が低い方)におけるトランジスタ容量A(この場合は、Cmin1またはCmin2)から、当該箇所の後方(ゲート電圧が高い方)におけるトランジスタ容量B(この場合は、Cimn1またはCmax)へと変化する際に、変化量(B−A)の1/3だけ変化したときのゲート電圧を、当該箇所のしきい値パラメータVti として決定する。
【0086】
これにより、図8に示すC−V特性から、i領域113のしきい値パラメータVtと、両N- 領域112・114に共通のしきい値パラメータVtLDD とが求められる。
【0087】
一方、シミュレータ12のパラメータ抽出部32に設けられたR抽出部43は、S3において、測定装置11のVI測定部22へ指示して、VI測定部22に接続された抵抗値測定用トランジスタ3のV−I特性を測定させる。ここで、VI測定部22は、i領域123のソース−ドレイン方向の理想長Lが互いに異なる抵抗値測定用トランジスタ3を、それぞれ順に端子T11、T12およびT13へ接続して、各抵抗値測定用トランジスタ3のV−I特性を測定する。さらに、S4において、R抽出部43は、当該V−I特性から、ソースおよびドレイン領域のうち、ゲート電極105の下にない領域の抵抗値Rを抽出する。
【0088】
具体的には、上記VI測定部22は、上記各抵抗値測定用トランジスタ3について、ゲート電圧Vgを変更しながら、ドレイン電流−ドレイン電圧特性を測定する。
【0089】
ここで、ソース部電極とドレイン部電極との間の抵抗Rds(=Vd/Id)のうち、上記領域の抵抗値Rは、上記ソース−ドレイン方向の理想長Lが変化しても変化しない。この結果、上記Vd/IdのLに対する依存性を、各ゲート電圧Vgについてプロットし、この依存性を最も再現する関数で近似すると、それらは、例えば、図10に示すように、当該関数の誤差、測定誤差あるいは各抵抗値測定用トランジスタ3の製造バラツキなどに起因する誤差が存在しない場合、1点に収束する。
【0090】
したがって、上記R抽出部43は、上記VI測定部22による各抵抗値測定用トランジスタ3のV−I特性から、ソース部電極とドレイン部電極との間の抵抗Rdsを算出すると共に、各ゲート電圧Vgに対するRdsのL依存性を上記関数で近似したときの各曲線が1点で交わるように、当該L依存性を上記関数で近似し、それらの各曲線が交わるVd/Idの値からソースおよびドレイン領域のうち、ゲート電極105の下にない領域の抵抗値Rを抽出できる。
【0091】
一例として、上記R抽出部43はVI測定部22から得られるIV特性から算出したソース部電極とドレイン部電極間抵抗Vd/IdのLに対する依存性を、各ゲート電圧Vgについてプロットし、この依存性を式(1)に基づき一次関数で測定誤差が最小になるよう近似する。これにより、Vd/Idは、Lに対して直線的に変化し、全ゲート電圧Vgに対応する各直線同士の交点は、ほぼ共通の一点に集中する。さらに、上記R抽出部43は、ゲート電圧Vgのそれぞれに対応する直線同士の交点全て(各直線の全ての組み合わせの交点)のY座標(抵抗値)の平均値を上記抵抗値Rとして記憶する。
【0092】
また、他の例として、上記R抽出部43は、上記各ドレイン電流−ドレイン電圧特性の測定結果から算出した上記抵抗Rdsのうち、ゲート電圧Vgが同じものを、全ゲート電圧Vgに共通の1点を通過する、上記理想長Lの一次関数になるように近似したときに、測定誤差が最小になるように、上記共通の1点、および、各一次関数の傾きを調整する。測定誤差が最小になる上記共通の1点が算出されると、上記R抽出部43は、当該共通の1点のY座標(抵抗値)を、上記抵抗値Rとして記憶してもよい。
【0093】
一方、上記S1ないしS4によって、しきい値パラメータVtおよびVtLDD 並びに抵抗値Rが測定されると、S5における、VI測定部22による各シミュレート対象トランジスタ2のV−I特性と、上記各しきい値パラメータVtLDD および抵抗値Rとに基づいて、図1に示すγ抽出部42は、各トランジスタ2に共通の各γLDD を抽出する(S6)。
【0094】
具体的には、上記S5において、シミュレータ12のパラメータ抽出部32に設けられたγ抽出部42は、測定装置11のVI測定部22へ指示して、VI測定部22に接続されたトランジスタ2のV−I特性を測定させる。ここで、VI測定部22は、i領域113のソース−ドレイン方向の理想長Lが互いに異なり、他の領域の構造が互いに同じトランジスタ2を、それぞれ順に、端子T11、T12およびT13へ接続して、各トランジスタ2のV−I特性の測定する。
【0095】
ここで、上記式(8)は、以下の式(9)に示すように、
(Vd/Id−R)・(Vg−VtLDD ) =
〔(Vg−VtLDD )/(Vg−Vt)〕・γ+γLDD …(9)
と変形できる。
【0096】
また、上記γLDD は、上記トランジスタ2の全ては、互いに、N- 領域112・114が同じ構造であるので、上記i領域113のソース−ドレイン方向の理想長Lが変化しても変化せず、γのみ、すなわち、i領域(A2 領域)113のLi /(Weff・μi ・Cox)のみが変化する。この結果、上記式(9)の左辺が有している、ソース−ドレイン方向の理想長Lに対する依存性を、各ゲート電圧Vgについてプロットし、この依存性を最も再現する関数で近似すると、それらは、例えば、図11に示すように、当該関数の誤差、測定誤差あるいは各トランジスタ2の製造バラツキなどに起因する誤差が存在しない場合、1点に収束する。
【0097】
したがって、上記γ抽出部42は、上記S6において、VI測定部22による各シミュレート対象トランジスタ2のV−I特性から、上記式(9)の左辺を算出し、当該左辺値の上記理想長Lに対する依存性を上記関数で近似したときの各曲線が1点で交わるように、当該L依存性を上記関数で近似し、それらの各曲線が交わる左辺値の値から、パラメータγLDD を抽出できる。
【0098】
一例として、上記γ抽出部42は、VI測定部22から得られるIV特性から算出した上記(9)式の左辺値のLに対する依存性を、各ゲート電圧Vgについてプロットし、この依存性を、式(9)に基づき一次関数で測定誤差が最小になるよう近似する。これにより、当該左辺値は、Lに対して直線的に変化し、全ゲート電圧Vgに対する各直線同士の交点は、ほぼ共通の一点に集中する。さらに、上記γ抽出部42は、ゲート電圧Vgのそれぞれに対応する直線同士の交点全て(各直線の全ての組み合わせの交点)のY座標(Ω・V)の平均値を上記パラメータγj-1として記憶する。
【0099】
また、他の例として、上記γ抽出部42は、上記V−I特性の測定結果から算出した上記式(9)の左辺値のうち、ゲート電圧Vgが同じものを、全ゲート電圧Vgに共通の1点を通過する、上記理想長Lの一次関数になるように近似したときに、測定誤差が最小になるように、上記共通の1点、および、各一次関数の傾きを調整する。測定誤差が最小になる上記共通の1点が算出されると、上記γ抽出部42は、当該共通の1点のY座標(Ω・V)を、上記パラメータγLDD として記憶してもよい。
【0100】
また、γ抽出部42は、上記S1からS6において、パラメータVti 、RおよびγLDD が決定されると、S7において、これらのパラメータと、上記S5におけるV−I特性の測定結果とに基づき、例えば、上記式(8)が各Lのトランジスタ2のV−I特性を最も再現するようなγ=(L−Loff)/(Weff・μ・Cox)のパラメータLoffおよびμを算出する。
【0101】
このように、本実施形態に係るシミュレートシステム1は、シミュレート対象トランジスタ2のC−V特性などから、上記各領域Ai のしきい値パラメータVti を抽出すると共に、ゲート電極105の下にないソースおよびドレイン領域の抵抗値R、Vt抽出部41が抽出したしきい値パラメータVti 、および、上記チャネル領域として動作する領域(この場合は、i領域113)の理想長Lが互いに異なる複数のトランジスタ2のV−I特性から、上記各領域Ai のγi を抽出している。したがって、現実のシミュレート対象トランジスタ2に合ったパラメータを高精度に抽出できる。
【0102】
特に、本実施形態では、シミュレート対象トランジスタ2のC−V特性から、各領域のしきい値パラメータを抽出している。したがって、しきい値パラメータの数に拘わらず、1度のC−V特性測定によって、全てのしきい値パラメータを抽出できる。
【0103】
さらに、本実施形態に係るシミュレートシステム1は、S3およびS4に示すように、ソースおよびドレイン領域のうち、ゲート電極105の下にない領域の抵抗値Rを、抵抗値測定用トランジスタ3の特性の測定結果から算出している。したがって、例えば、上記抵抗値Rをシミュレート対象トランジスタ2と同一基板上に形成され、同じ不純物濃度を持った領域の抵抗値を測定し、その測定結果を上記抵抗値Rとして使用する場合など、他の方法で上記抵抗値を測定または算出する場合と比較して、上記抵抗値Rを、より高精度に算出できる。この結果、上記式(6)のパラメータγi 、あるいは、式(8)のパラメータγおよびγLDD を、より正確に抽出でき、トランジスタ2の特性をより高精度にシミュレートできる。
【0104】
さらに、本実施形態に係るシミュレートシステム1は、シミュレート対象トランジスタ2のシミュレートだけではなく、トランジスタ2を含む回路の特性もシミュレートできるように構成されている。
【0105】
具体的には、図1に示すように、本実施形態に係るシミュレータ12には、当該回路の回路図情報を設定する回路図情報設定部33と、当該回路を解析する際の解析条件を設定する解析条件設定部34と、両設定部33・34によって設定された回路図情報および解析条件に従い、上記トランジスタモデル31を参照しながら、回路を解析する回路解析部(電気的特性算出手段)35と、解析結果を出力する出力部36とを備えている。
【0106】
上記回路図情報は、シミュレート対象回路を構成する各回路要素と、各回路要素間の接続とを示すものであって、例えば、ネットリストと呼ばれる形式などで与えられる。
【0107】
また、解析条件は、上記各回路要素のパラメータと、シミュレート期間と、シミュレート時のタイムステップとを含んでいる。また、シミュレート対象回路が信号や電圧の入力端子を含んでいる場合、それらの端子に入力される信号波形や電圧を示す情報を含んでいる。
【0108】
上記構成では、図12に示すS11において、回路図情報設定部33および解析条件設定部34は、例えば、ユーザの指示などに従って、上記回路図情報および解析条件を自らに設定する。
【0109】
例えば、図13に示す回路をシミュレートする場合、回路図情報設定部33は、回路図情報として、当該回路を構成する回路要素、すなわち、トランジスタP1・N1、コンデンサC1および電源Vddと、それらの接続関係とを含む情報を設定する。また、この場合、解析条件設定部34は、図14に示すように、上記各回路要素のパラメータとシミュレート期間とを設定し、図15に示す入力信号波形を設定する。なお、本実施形態では、解析条件のうち、シミュレート時のタイムステップは、後述のS13にて設定されるため、S11では、設定されていない。
【0110】
上記S11において、回路図情報および解析条件が設定されると、回路解析部35は、回路図情報および解析条件に基づいて、DC動作点を解析する。さらに、S13において、解析条件設定部34がシミュレート時のタイムステップの入力を受け付けると、回路解析部35は、S14〜S16において、当該タイムステップで回路をシミュレートする。
【0111】
具体的には、回路解析部35は、S14において、シミュレート開始時点から、上記タイムステップ毎に、回路図情報の示す回路の各ノード要素を計算する。ここで、例えば、図13に示すN1およびP1のように、上記回路要素にシミュレート対象トランジスタ2が含まれている場合、回路解析部35は、トランジスタモデル31へ問い合わせて、当該トランジスタ2の特性を取得する。なお、取得時には、例えば、Lp/WpおよびLn/Wnなど、トランジスタモデル31が特性を応えるために必要なパラメータが、トランジスタモデル31に与えられる。
【0112】
上記S14での計算によって収束解が得られた場合(S15にて、YES の場合)、回路解析部35は、現在のシミュレート時点がシミュレートの終了時点か否かを判定し、終了していない場合(S16にて、NOの場合)、S17において、現在のシミュレート時点を上記タイムステップ分だけ進めた後、上記S14以降の処理へ戻って、当該時点における各ノード要素を計算する。
【0113】
さらに、上記S14〜S17の処理が繰り返されて、現在のシミュレート時点がシミュレートの終了時点を越えると(S16にて、YES の場合)、出力部36は、S18において、回路解析部35による解析結果を出力する。
【0114】
例えば、出力部36が出力端子Toutの信号波形の出力指示を受け付けた場合、出力部36は、回路解析部35の解析結果、より詳細には、上記S14にて、各シミュレート時点における出力端子Toutに対応するノード要素の電圧を、回路解析部35から取得し、当該電圧を時系列に沿ってプロットする。これにより、出力部36は、図16に示すように、図12に示す回路の出力波形を表示できる。
【0115】
なお、上記S14における計算において、収束解が得られなかった場合、回路解析部35は、シミュレート時のタイムステップを再度入力するように、解析条件設定部34へ指示する。
【0116】
ところで、上記では、ゲート電極105の下に、不純物濃度の互いに異なる領域を複数有するシミュレート対象トランジスタ2が、図2に示す薄膜トランジスタ101の場合を例にして説明したが、これに限るものではなく、図17に示すように、SOI( Silicon On Insulator )構造の半導体薄膜(103)内に製造されたFET101aであってもよいし、図19に示すように、半導体基板上に形成されるFET101bであってもよい。
【0117】
より詳細には、図17に示すように、上記FET101aは、図2に示す薄膜トランジスタ101と略同様の構造であるが、活性層となる半導体薄膜103は、ガラス基板102上ではなく、半導体基板106a上に絶縁膜107aを介して形成されている。当該SOI構造は、例えば、SOS( Silicon On Sapire)や、SIMOX( Silicon Separation by ion IMplantion of OXigen )、および、BSOI( Bonded SOI )などであって、上記半導体薄膜103は、例えば、シリコン、サファイア、水晶、あるいは、ガラスのような電気絶縁体によって形成された基板106aの上に、SiO2 などの電気絶縁体で形成された絶縁膜107aを介して積層される。なお、図17では、基板106aがシリコンの場合を例示している。
【0118】
この場合、抵抗値測定用トランジスタ3として、図18に示すように、上記FET101aの各領域112、113および114を、i領域123で置き換えたFET121aが使用される。
【0119】
一方、図19に示すFET101bは、図2に示す薄膜トランジスタ101と略同様の構造であるが、各領域111〜115は、半導体薄膜103ではなく、半導体基板108bに形成された第2導電型のウエル領域109bに形成されている。なお、上述したように、第1導電型がn型の場合を例示しているので、第2導電型は、それとは逆のp型である。
【0120】
また、上記FET101bでは、ウエル領域109bに上記各領域111〜115が形成されているので、i領域113は、pウエル領域109bの一部としてのp領域113bに置き換えられており、当該p領域113bが、チャネル領域として動作する。
【0121】
この場合、抵抗値測定用トランジスタ3として、図20に示すように、上記FET101bの各領域112、113bおよび114を、p領域123bで置き換えたFET121bが使用される。
【0122】
シミュレート対象トランジスタ2の構造に拘わらず、本実施形態に係るシミュレートシステム1は、ゲート部の下に、不純物濃度の互いに異なる領域が複数形成されているトランジスタであれば、任意の構造のトランジスタを高精度にシミュレートできる。
【0123】
〔第2の実施形態〕
ところで、上記では、例えば、図2に示すように、ゲート部の下に配された、不純物濃度の互いに異なる領域が3つの場合を例にして説明したが、上記領域の数は、これに限るものではなく、例えば、図21および図23に示すように、3より多くてもよい。
【0124】
本実施形態では、より一般的な場合として、ゲート部の下に、不純物濃度の互いに異なる領域がn個(nは、2以上の整数)設けられている場合、すなわち、ゲート部の下に、隣接する領域と不純物濃度が異なる領域A1 〜An が設けられている場合について説明する。
【0125】
この場合、本実施形態に係るシミュレートシステム1は、上述の式(5)および(6)に代えて、以下の式(10)または(11)に示すように、
とモデル化する。なお、上記式(10)および(11)において、Σ〔〕は、〔〕中のiを、1からnまで変化させたときの〔〕内の合計値を示している。
【0126】
例えば、図21に示すFET101cは、図19に示すFET101bと略同様の構造であるが、N- 領域112とp領域113bとの間、および、p領域113bとN- 領域114との間に、それぞれ、N- 領域112・114よりもさらに第1導電型の不純物濃度が低いN--領域116および117が設けられている。
【0127】
当該FET101cをシミュレート対象トランジスタ2として採用する場合、ゲート電極105の下に配されている領域は、N- 領域112(A1 )、N--領域116(A2 )、p領域113b(A3 )、N--領域117(A4 )、N- 領域114(A5 )の5つなので、上記式(10)および(11)において、nは5になる。
【0128】
また、上記式(10)および(11)においても、トランジスタ2が、上記チャネル領域として動作する領域(この場合は、i領域113)、すなわち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる不純物濃度領域でチャネル領域と定義される領域の中心線を軸に対称な構造の場合は、上記軸の一方に配された領域に対応するしきい値パラメータVti と、当該領域に対称な領域に対応するしきい値パラメータVti とが等しくなるので、上述の式(7)および(8)と同様に、これらの両領域に対応する項をまとめることができる。
【0129】
例えば、図21に示すFET101cの場合、しきい値パラメータVt1 およびVt5 が等しくなり、しきい値パラメータVt2 およびVt4 が等しくなる。したがって、領域A1 およびA5 をまとめた項のパラメータにN-を付し、領域A2 およびA4 をまとめた項のパラメータにN-- を付すと共に、領域A3 のパラメータにp を付すと、上述の式(10)および(11)は、以下の式(12)および(13)に示すように、
Rds=Vd/Id
= LN-/{(Weff・μN-・Cox)・(Vg−VtN-)}
+ LN-- /{(Weff・μN-- ・Cox)・(Vg−VtN-- )}
+ Lp /{(Weff・μp ・Cox)・(Vg−Vtp )}
+R …(12)
= γN-/(Vg−VtN-)+γN-- /(Vg−VtN-- )
+γp /(Vg−Vtp )+R …(13)
となる。
【0130】
このように、本実施形態に係るシミュレートシステム1は、nが3よりも大きい場合であっても、シミュレートシステム1のトランジスタモデル31が上述の式(10)ないし(13)に示す式をモデル式として、シミュレート対象トランジスタ2の特性をシミュレートする。したがって、上記第1の実施形態と同様、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタ2をシミュレート対象としているにも拘わらず、当該トランジスタ2の特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタ2の特性をシミュレートしているので、シミュレート対象トランジスタ2の特性の測定結果から高精度にパラメータ抽出できる。
【0131】
ところで、本実施形態のように、互いに異なる値を持ったしきい値パラメータVti の数が3個以上持つトランジスタを、シミュレート対象トランジスタ2とする場合、抽出の対象とするγの数も2個より大きくなる。したがって、第1の実施形態と同様の方法、具体的には、ゲート部の下にないソースおよびドレイン領域の抵抗値Rと、Vt抽出部41が抽出したしきい値パラメータVti と、上記チャネル領域として動作する領域の理想長Lが互いに異なる複数のトランジスタ2について上記VI測定部22が測定したV−I特性とから求める方法では、各領域のγを抽出することができない。
【0132】
したがって、本実施形態に係るシミュレートシステム1では、以下に示すように、上記各値R、Vti およびトランジスタ2のV−I特性に加えて、シミュレート対象トランジスタ2と抵抗値測定用トランジスタ3との中間の構造を持った比較用トランジスタ(測定用トランジスタ)4のV−I特性も参照して、各領域のγを抽出している。
【0133】
より詳細には、上記比較用トランジスタ4は、互いに異なる値を持ったしきい値パラメータVti の数が1つずつ減少するように、シミュレート対象トランジスタ2の、上記チャネル領域として動作する領域を広げた構造を有しており、シミュレート対象トランジスタ2と、構造の互いに異なる1または複数の比較用トランジスタ4と、抵抗値測定用トランジスタ3とを並べた場合、隣接するトランジスタ間では、互いに異なる値を持ったしきい値パラメータVti の数が1つずつ減少するように設定されている。
【0134】
例えば、図21に示すように、互いに異なる値を持ったしきい値パラメータVti の数が3つのFET101cをシミュレート対象トランジスタ2とする場合、比較用トランジスタ4の構造は、互いに異なる値を持ったしきい値パラメータVti の数が2つとなるように、p領域113bの幅を広げた構造、すなわち、図19に示すように、N--領域116・117を削除した構造になる。なお、この場合は、シミュレート対象トランジスタ2において、互いに異なる値を持ったしきい値パラメータVti の数が3つなので、比較用トランジスタ4の構造の数は、1つ(図19に示す構造)である。
【0135】
また、当該比較用トランジスタ4も、シミュレート対象トランジスタ2および抵抗値測定用トランジスタ3と同様に、上記チャネル領域として動作する領域のソース−ドレイン方向の理想長Lが互いに異なるものが、比較用トランジスタ4の構造毎に用意される。
【0136】
本実施形態に係るシミュレートシステム1は、図7に示すS1〜S7と略同様の各ステップを実行して、シミュレート対象トランジスタ2を上述の式(10)ないし(13)によってモデル化するためのパラメータを抽出する。
【0137】
本実施形態では、図7と同様のS1およびS2によって、それぞれのしきい値パラメータVti が抽出される。ここで、本実施形態でも、CV測定部21によるトランジスタ容量の測定結果から、各しきい値パラメータVti を求めているので、しきい値パラメータVti の数に拘わらず、トランジスタ2のゲート電圧−トランジスタ容量特性を1度測定するだけで、全てのしきい値パラメータVti を抽出できる。
【0138】
さらに、本実施形態に係るシミュレートシステム1は、図22に示すように、ゲート部の下にないソース部およびドレイン部の抵抗値Rを抽出するステップ(S4)と、上記チャネル領域として動作する領域に隣接する領域のγ(図7の場合は、γLDD )を抽出するステップ(S6)との間に、比較用トランジスタ4のV−I特性を測定し、測定結果を参照して、上記チャネル領域として動作する領域と、それに隣接する領域とを除く領域のパラメータγを抽出するS21ないしS23を実行している。
【0139】
具体的には、シミュレータ12のパラメータ抽出部32に設けられたγ抽出部42は、互いに値の異なるしきい値パラメータVti の数が増加する順番に比較用トランジスタ4のV−I特性を測定している。
【0140】
未だV−I特性を測定していない比較用トランジスタ4が存在する場合(S21において、YES の場合)、上記γ抽出部42は、S22において、測定装置11のVI測定部22へ指示して、当該比較用トランジスタ4のV−I特性を測定させる。
【0141】
当該V−I特性は、上記チャネル領域として動作する領域(図19の場合は、p領域113b)のソース−ドレイン方向の理想長Lが互いに異なる比較用トランジスタ4のそれぞれについて測定され、VI測定部22は、端子T11、T12およびT13へ接続する比較用トランジスタ4を変更しながら、V−I特性の測定を繰り返す。
【0142】
ここで、抵抗値測定用トランジスタ3をトランジスタFET1、比較用トランジスタ4をトランジスタFET2…、シミュレート対象トランジスタ2をトランジスタFETmのように、互いに異なる値を持ったしきい値パラメータの数を付して、各トランジスタを区別し、トランジスタFET2〜FETmのうちの任意のトランジスタFETjを、式(11)と同様、以下の式(14)に示すように、
Vd/Id= Σ〔γi /(Vg−Vti )〕+R …(14)
とモデル化する。なお、式(14)では、Σ〔〕は、〔〕内のiを、1からjまで変化させたときの〔〕内の合計値を示している。また、上記式(14)において、各しきい値パラメータVti は、トランジスタFET(i+1)が、トランジスタFETiよりも余分に持つ不純物濃度領域によるしきい値パラメータを示しており、例えば、トランジスタFET2がトランジスタFET1より余分に持つ不純物濃度領域によるしきい値パラメータは、Vt1 、トランジスタFET3がトランジスタFET2より余分に持つ不純物濃度領域によるしきい値パラメータはVt2 である。また、i=jのときは、しきい値パラメータVtiは、トランジスタFET1のしきい値パラメータを示している。さらに、γi は、式(11)のパラメータγのうち、しきい値パラメータが互いに同じ値の領域のパラメータγの総和である。
【0143】
さらに、上記式(14)は、以下の式(15)に示すように、
(Vd/Id−R−Σ〔γi /(Vg−Vti )〕)・(Vg−Vtj )
=〔(Vg−Vtj-1 )/(Vg−Vtj )〕・γj +γj-1 …(15)
と変形できる。なお、上記式(15)において、左辺のΣ〔〕は、jが3以上の場合、〔〕内のiを、1からj−2まで変化させたときの〔〕内の合計値であり、jが2の場合は0である。また、Vtj およびγj は、上記チャネル領域として動作する領域のしきい値パラメータおよびγである。
【0144】
ここで、上記各トランジスタFETm−1〜FET1は、互いに異なる値を持ったしきい値パラメータVti の数が1つずつ減少するように、シミュレート対象トランジスタ2の領域のうち、上記チャネル領域として動作する領域を広げた構造である。したがって、トランジスタFETjとFETj−1とを比較すると、広げられた領域よりも外側の領域に対応するパラメータは、それぞれ等しくなる。具体的には、トランジスタFETjのパラメータγ1 〜γj-2 は、トランジスタFETj−1のパラメータγ1 〜γj-2 とそれぞれ等しく、トランジスタFETjのしきい値パラメータVt1 〜Vtj-2 は、トランジスタFETj−1のしきい値パラメータVt1 〜Vtj-2 とそれぞれ等しい。
【0145】
したがって、上記S23において、γ抽出部42が、あるトランジスタFETjのV−I特性から、パラメータγj-1 を抽出する際、これまでに抽出したパラメータγ1 〜γj-2 から、上記式(15)の左辺のΣ〔〕を算出できる。
【0146】
また、上記γj-1 は、上記チャネル領域として動作する領域のソース−ドレイン方向の理想長Lj が変化しても変化せず、γj のみ、すなわち、当該領域の(Lj −Loff)/(Weff・μj ・Cox)のみが変化する。この結果、上記式(15)の左辺が有している、ソース−ドレイン方向の理想長Lに対する依存性を、各ゲート電圧Vgについてプロットし、この依存性を最も再現する関数で近似すると、それらは、図11と同様に、当該関数の誤差、測定誤差あるいは各トランジスタFET1〜FETmの製造バラツキなどに起因する誤差が存在しない場合、1点に収束する。
【0147】
したがって、上記γ抽出部42は、S23において、VI測定部22による各トランジスタFETjのV−I特性から、上記式(15)の左辺値を算出し、当該左辺値の上記理想長Lに対する依存性を上記関数で近似したときの各曲線が1点で交わるように、当該L依存性を上記関数で近似し、それらの各曲線が交わる左辺値の値から、パラメータγj-1 を抽出できる。
【0148】
一例として、上記γ抽出部42は、上記V−I特性の測定結果から算出した上記式(15)の左辺値のLj に対する依存性を、各ゲート電圧Vgについてプロットし、この依存性を式(15)に基づき一次関数で測定誤差が最小になるよう近似する。これにより、上記左辺値はLj に対して直線的に変化し、全ゲート電圧Vgに対する各直線同士の交点は、ほぼ共通の一点に集中する。さらに、上記γ抽出部42は、上記γ抽出部42は、ゲート電圧Vgのそれぞれに対応する直線同士の交点全て(各直線の全ての組み合わせの交点)のY座標(Ω・V)を上記パラメータγj-1 として記憶する。
【0149】
また、他の例として、上記γ抽出部42は、上記V−I特性の測定結果から算出した上記式(15)の左辺値のうち、ゲート電圧Vgが同じものを、全ゲート電圧Vgに共通の1点を通過する、上記理想長Lの一次関数になるように近似したときに、測定誤差が最小になるように、上記共通の1点、および、各一次関数の傾きを調整する。測定誤差が最小になる上記共通の1点が算出されると、上記γ抽出部42は、当該共通の1点のY座標(Ω・V)を、上記パラメータγj-1 として記憶してもよい。
【0150】
上記S21〜S23は、未だV−I特性を測定していない比較用トランジスタ4がなくなるまで繰り返され、全ての比較用トランジスタ4のV−I特性が測定され、パラメータγ1 〜γm-2 が抽出されると(上記S21にて、NOの場合)、γ抽出部42は、S5において、シミュレート対象トランジスタ2のV−I特性を測定させると共に、S6において、S23と同様に、式(15)に基づいて、VI測定部22によるトランジスタ2(FETm)のV−I特性から、パラメータγm-1 を抽出する。
【0151】
また、γ抽出部42は、パラメータVt1 〜Vtm 、γ1 〜γm-1 が決定されると、S7において、これらの値と、上記S5におけるV−I特性の測定結果とに基づき、式(11)が各Lj のトランジスタのV−I特性を最も再現するようにγm =(Lj −Loff)/Weff・μ・Coxのパラメータ、Loff、μを算出する。
【0152】
このように、本実施形態に係るシミュレートシステム1は、シミュレート対象トランジスタ2だけではなく、比較用トランジスタ4のV−I特性の測定結果をも参照して、式(14)の各パラメータγi を抽出している。したがって、互いに値の異なるしきい値パラメータの数が3以上であるにも拘わらず、よりシミュレート対象トランジスタ2に合致したパラメータγi を抽出でき、より高精度にシミュレート対象トランジスタ2の特性をシミュレートできる。
【0153】
なお、上記では、互いに値の異なるしきい値パラメータの数が3以上となるシミュレート対象トランジスタ2として、図21に示すFET101cを例にして説明したが、これに限るものではない。
【0154】
例えば、図23に示すFET101dであってもよい。当該FET101dは、図21のFET101cと略同様の構造であるが、図21に示す領域111および112は、第2導電型の不純物濃度が上記ウエル領域109bよりも高いP+ 領域131内に形成されている。同様に、領域114および115は、P+ 領域132内に形成されている。さらに、当該FET101dには、図21に示すN--領域116および117に代えて、第2導電型の不純物濃度が上記P+ 領域131・132よりも低いP- 領域133および134が設けられている。なお、ウエル領域109b、P- 領域133・134、N- 領域112・114およびN+ 領域111・115は、それぞれ異なる不純物濃度を持ち、それぞれの抵抗特性は、互いに異なっている。当該構成のFET101dでは、P- 領域133・134によって、上記N+ およびN- 領域(111・112/114・115)における横方向の空乏層の延びが抑制され、バルクのパンチスルーが抑制される。これにより、短チャネル効果に強いトランジスタ構造を提供することが可能となる。
【0155】
シミュレート対象トランジスタ2の構造に拘わらず、本実施形態に係るシミュレートシステム1は、上述の式(10)ないし(13)に基づいて、トランジスタ2の特性をシミュレートすることによって、ゲート部の下に、不純物濃度の互いに異なる領域が複数形成されているトランジスタであれば、任意の構造のトランジスタを高精度にシミュレートできる。
【0156】
〔第3の実施形態〕
本実施形態では、上記チャネル領域として動作する領域の中心線を軸にして対称なトランジスタをシミュレート対象トランジスタ2とする場合には、第1および第2の実施形態よりも高精度にトランジスタ2の特性をシミュレート可能なシミュレートシステム1bについて説明する。
【0157】
本実施形態に係るシミュレートシステム1bは、図1に示すシミュレートシステム1と略同様の構成であるが、トランジスタモデル31は、上述の式(5)ないし(8)または式(10)ないし(13)に代えて、以下の式(16)に示すように、上記各領域の数を2n−1、〔〕内のi を1〜2n−1までnを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Rds=Vd/Id
= Σ〔γi /(Vg−Vti )〕
+γn /(Vg−Vtn −Vd/2) +R …(16)
によって、トランジスタ2をモデル化している。
【0158】
当該式(16)では、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる不純物濃度領域であって、上記チャネル領域として動作する領域、すなわち、ソース部とドレイン部との間の領域の中央に位置する領域An に対応する項のみ、分母が、(Vg−Vti )ではなく、(Vg−Vtn −Vd/2)になっている。これにより、シミュレートシステム1bは、シミュレート対象トランジスタ2の特性を、より高精度にシミュレートできる。
【0159】
ところで、上記第1ないし第3の実施形態では、本実施形態では、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる不純物濃度領域であって、チャネル領域として動作する領域の抵抗値を、Lch/〔(Weff・μ・Cox)・(Vg−Vt)〕あるいはLch/〔(Weff・μ・Cox)・(Vg−Vt−Vd/2)〕によってモデル化する場合を例にして説明したが、これに限るものではなく、任意のモデル式fjによってモデル化してもよい。
【0160】
具体的には、トランジスタモデル31は、上述の式(5)ないし(8)または式(10)ないし(13)に変えて、以下の式(17)に示すように、上記各領域の数をn、上記各領域をA1 〜An 、上記チャネル領域Aj の領域の抵抗特性を示す任意のモデル式をfj、〔〕内のiを1〜nまでjを除いて変化させたときの〔〕内の合計をΣ〔〕とするとき、
Rds=Vd/Id=fj+Σ〔γi /(Vg−Vti )〕+R …(17)
によってモデル化してもよい。
【0161】
当該構成であっても、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域(チャネル領域)に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、これらの独立した項によって、上記主たる要因となる領域の抵抗値と、寄生抵抗となる各領域の抵抗値とを独立して評価できる。この結果、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタ2をシミュレート対象としているにも拘わらず、当該トランジスタ2の特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【0162】
また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタ2の特性をシミュレートしているので、シミュレート対象トランジスタ2の特性の測定結果から高精度にパラメータ抽出できる。
【0163】
さらに、上記チャネル領域を除く領域に対応するパラメータVti およびγi を上述の各実施形態と同様に、高精度に抽出できるので、これらの値を用いることによって、チャネル領域を関数fjでモデル化するときのパラメータも高精度に抽出できる。
【0164】
また、上記では、ある領域のしきい値電圧、すなわち、当該領域と、それに隣接する領域とから構成される半導体装置の導電性が十分低くその変化がゲート電圧に対し指数関数的な領域から、上記半導体装置の導電性が十分高くその変化がゲート電圧に対し上記の指数関数的な変化よりも緩やかになる領域へと遷移する電圧を、1つのしきい値パラメータで直接表現したモデル式によってモデル化する場合を例にして説明したが、これに限るものではない。複数のしきい値パラメータによって、当該しきい値電圧を間接的に表現したモデル式を採用しても略同様の効果が得られる。
【0165】
ただし、上記各実施形態のように、1つのしきい値パラメータによって、しきい値電圧を表現する方が、パラメータを抽出する際およびモデル式に基づいてトランジスタの特性を算出する際の演算量を削減できる。したがって、十分な精度を持ち、しかも、高速に、パラメータ抽出およびトランジスタの特性を算出可能なシミュレートシステム1〜1bを構築できる。
【0166】
さらに、関数fjでモデル化するか否かに拘わらず、上記各実施形態では、測定装置11を備え、シミュレート対象トランジスタ2のC−V特性、および、シミュレート対象トランジスタ2、抵抗値測定用トランジスタ3および比較用トランジスタ4のV−I特性を測定できるシミュレートシステムについて説明したが、これに限るものではない。例えば、シミュレータ12のパラメータ抽出部32が、例えば、他の測定装置によって測定された測定結果の入力を受け付け、当該測定結果に基づいて、トランジスタモデル31がシミュレート対象トランジスタ2の特性をシミュレートするためのパラメータ(γやVtなど)を抽出してもよい。
【0167】
また、上記各実施形態では、シミュレートシステム1〜1bにパラメータ抽出部32が設けられている場合を例にして説明したが、これに限るものではなく、トランジスタモデル31は、予め設定されたパラメータを用いて、シミュレート対象トランジスタ2の特性をシミュレートしてもよい。
【0168】
ただし、上記各実施形態のように、測定装置11とパラメータ抽出部32とを備えている場合は、シミュレート対象トランジスタ2が変更されても、上記トランジスタ2〜4の測定結果から、シミュレート対象トランジスタ2のパラメータを抽出できる。
【0169】
また、上記各実施形態では、測定装置11およびシミュレータ12を構成する各部材が、「CPUなどの演算手段がROMやRAMなどの記録媒体に格納されたプログラムコードを実行することで実現される機能ブロックである」場合を例にして説明したが、同様の処理を行うハードウェアで実現してもよい。また、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。さらに、上記各部材のうち、ハードウェアとして説明した部材であっても、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。なお、上記演算手段は、単体であってもよいし、装置内部のバスや種々の通信路を介して接続された複数の演算手段が共同してプログラムコードを実行してもよい。
【0170】
上記演算手段によって直接実行可能なプログラムコード自体、または、後述する解凍などの処理によってプログラムコードを生成可能なデータとしてのプログラムは、当該プログラム(プログラムコードまたは上記データ)を記録媒体に格納し、当該記録媒体を配付したり、あるいは、上記プログラムを、有線または無線の通信路を介して伝送するための通信手段で送信したりして配付され、上記演算手段で実行される。
【0171】
なお、通信路を介して伝送する場合、通信路を構成する各伝送媒体が、プログラムを示す信号列を伝搬し合うことによって、当該通信路を介して、上記プログラムが伝送される。また、信号列を伝送する際、送信装置が、プログラムを示す信号列により搬送波を変調することによって、上記信号列を搬送波に重畳してもよい。この場合、受信装置が搬送波を復調することによって信号列が復元される。一方、上記信号列を伝送する際、送信装置が、デジタルデータ列としての信号列をパケット分割して伝送してもよい。この場合、受信装置は、受信したパケット群を連結して、上記信号列を復元する。また、送信装置が、信号列を送信する際、時分割/周波数分割/符号分割などの方法で、信号列を他の信号列と多重化して伝送してもよい。この場合、受信装置は、多重化された信号列から、個々の信号列を抽出して復元する。いずれの場合であっても、通信路を介してプログラムを伝送できれば、同様の効果が得られる。
【0172】
ここで、プログラムを配付する際の記録媒体は、取外し可能である方が好ましいが、プログラムを配付した後の記録媒体は、取外し可能か否かを問わない。また、上記記録媒体は、プログラムが記憶されていれば、書換え(書き込み)可能か否か、揮発性か否か、記録方法および形状を問わない。記録媒体の一例として、磁気テープやカセットテープなどのテープ、あるいは、フロッピー(登録商標)ディスクやハードディスクなどの磁気ディスク、または、CD−ROMや光磁気ディスク(MO)、ミニディスク(MD)やデジタルビデオディスク(DVD)などのディスクが挙げられる。また、記録媒体は、ICカードや光カードのようなカード、あるいは、マスクROMやEPROM、EEPROMまたはフラッシュROMなどのような半導体メモリであってもよい。あるいは、CPUなどの演算手段内に形成されたメモリであってもよい。
【0173】
なお、上記プログラムコードは、上記各処理の全手順を上記演算手段へ指示するコードであってもよいし、所定の手順で呼び出すことで、上記各処理の一部または全部を実行可能な基本プログラム(例えば、オペレーティングシステムやライブラリなど)が既に存在していれば、当該基本プログラムの呼び出しを上記演算手段へ指示するコードやポインタなどで、上記全手順の一部または全部を置き換えてもよい。
【0174】
また、上記記録媒体にプログラムを格納する際の形式は、例えば、実メモリに配置した状態のように、演算手段がアクセスして実行可能な格納形式であってもよいし、実メモリに配置する前で、演算手段が常時アクセス可能なローカルな記録媒体(例えば、実メモリやハードディスクなど)にインストールした後の格納形式、あるいは、ネットワークや搬送可能な記録媒体などから上記ローカルな記録媒体にインストールする前の格納形式などであってもよい。また、プログラムは、コンパイル後のオブジェクトコードに限るものではなく、ソースコードや、インタプリトまたはコンパイルの途中で生成される中間コードとして格納されていてもよい。いずれの場合であっても、圧縮された情報の解凍、符号化された情報の復号、インタプリト、コンパイル、リンク、または、実メモリへの配置などの処理、あるいは、各処理の組み合わせによって、上記演算手段が実行可能な形式に変換可能であれば、プログラムを記録媒体に格納する際の形式に拘わらず、同様の効果を得ることができる。
【0175】
一例として、上記トランジスタモデル31が、予め記憶装置に格納されたモデル式やテーブルに従って、トランジスタ2をシミュレートする演算エンジンを備えている場合、モデル式やテーブルを上記プログラムとして当該汎用の演算エンジンへ与えることによって、当該演算エンジンを実現しているコンピュータを、本実施形態に係るトランジスタモデル31として動作させることができる。
【0176】
【発明の効果】
本発明に係るシミュレータは、以上のように、少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出手段を有するシミュレータにおいて、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されている構成である。また、本発明に係るプログラムは、上記手段として、コンピュータを動作させるプログラムであって、本発明に係る記録媒体には、当該プログラムが記録されている。さらに、これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記シミュレータとして動作する。
【0177】
これらの構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域(チャネル領域)に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、これらの独立した項によって、上記主たる要因となる領域の抵抗値と、寄生抵抗となる各領域の抵抗値とを独立して評価できる。また、上記各しきい値パラメータは、シミュレート対象とするトランジスタの物理量に対応するパラメータであって、上記半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示している。これらの結果、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできるという効果を奏する。
【0178】
さらに、しきい値パラメータを含み、物理的な意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から高精度にパラメータ抽出できるという効果を併せて奏する。
【0179】
本発明に係るシミュレータは、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Aj の抵抗特性を示す関数をfj、〔〕内のi をjを除いて1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id=fj+Σ〔γi /(Vg−Vti )〕+Rである構成である。
【0180】
当該構成では、トランジスタの特性が上記モデル式によって算出されるので、上記抵抗変化の主たる要因となる領域Aj 以外の各領域について、それぞれの領域と、それに隣接する領域とからなる半導体装置の特性を、容量モデルとの整合性を保ったまま、高精度にシミュレートできる。一方、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Aj の抵抗特性を示す関数は、ゲート部の下の領域の不純物濃度が一定であるトランジスタの特性を示す関数を転用できる。したがって、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【0181】
また、しきい値パラメータを含み、物理的な意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から、上記領域Aj 以外の領域のしきい値パラメータを高精度に抽出できる。一方、これらのしきい値パラメータを参照して、上記関数fjのパラメータを抽出することによって、当該関数fjのパラメータも高精度に抽出できる。
【0182】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記モデル式を、Vd/Id=Σ〔γi /(Vg−Vti )〕 + Rとする構成である。当該構成では、トランジスタの特性が上記モデル式によって算出されるので、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的な意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から高精度にパラメータ抽出できるという効果を奏する。
【0183】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、〔〕内のi を1〜2n−1までnを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、上記モデル式を、Vd/Id = Σ〔γi /(Vg−Vti )〕 + γn /(Vg−Vtn −Vd/2) + Rとする構成である。
【0184】
当該構成のモデル式では、上記ソース部とドレイン部との中央に配され、抵抗変化の主たる要因となる領域の項が、γn /(Vg−Vtn )ではなく、γn /(Vg−Vtn −Vd/2)なので、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレートできるという効果を奏する。
【0185】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記トランジスタ特性算出手段が算出したトランジスタの特性に基づいて、上記トランジスタを含む回路の電気的特性を計算する電気的特性算出手段を備えている構成である。
【0186】
当該構成では、トランジスタのシミュレートだけではなく、上記電気的特性算出手段によって、当該トランジスタを含む回路の特性もシミュレートできるので、より一般的な回路のシミュレートを実施可能なシミュレータを実現できるという効果を奏する。
【0187】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを設定するしきい値パラメータ設定手段を備えている構成である。
【0188】
当該構成では、しきい値パラメータ設定手段は、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを設定するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を1回測定するだけで、測定結果から、全しきい値パラメータを抽出できるという効果を奏する。
【0189】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残し、それ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えている構成である。
【0190】
当該構成において、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγi を算出している。したがって、各領域のγi それぞれを高精度に抽出できるという効果を奏する。
【0191】
本発明に係るパラメータ抽出装置は、以上のように、上記トランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出手段を有するパラメータ抽出装置であって、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、上記パラメータ抽出手段は、上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出する構成である。
【0192】
当該構成では、パラメータ抽出手段は、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを抽出するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を1回測定するだけで、測定結果から、全しきい値パラメータを抽出できる。したがって、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できるという効果を奏する。
【0193】
本発明に係るパラメータ抽出装置は、以上のように、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Aj の抵抗特性を示す関数をfj、〔〕内のi をjを除いて1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id=fj+Σ〔γi /(Vg−Vti )〕+Rであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記領域Aj を除く各領域のγi を算出するγ算出手段と、上記領域Aj を除く各領域のしきい値パラメータおよびγi を参照して、上記関数fjのパラメータを抽出する関数パラメータ抽出手段とを備えていてもよい。
【0194】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記領域Aj 以外の各領域のγi を算出している。したがって、各領域のγi それぞれを高精度に抽出できる。また、上記関数パラメータ抽出手段は、これらのしきい値パラメータおよびγi を参照して、上記関数fjのパラメータを抽出しているので、当該関数fjのパラメータも高精度に抽出できる。
【0195】
本発明に係るパラメータ抽出装置は、以上のように、上記構成に加えて、上記モデル式が、Vd/Id=Σ〔γi /(Vg−Vti )〕+Rであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えている構成である。
【0196】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγi を算出している。したがって、各領域のγi それぞれを高精度に抽出できるという効果を奏する。
【0197】
本発明に係るパラメータ抽出装置は、以上のように、上記構成に加えて、上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、〔〕内のi を1〜2n−1までnを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Vd/Id = Σ〔γi /(Vg−Vti )〕 + γn /(Vg−Vtn −Vd/2)+Rであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えている構成である。
【0198】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγi を算出している。したがって、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレート可能なモデル式に含まれる、上記各領域のγi それぞれを高精度に抽出できるという効果を奏する。
【0199】
本発明に係るトランジスタのシミュレート方法は、以上のように、上記トランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出工程を含むトランジスタのシミュレート方法において、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されている構成である。
【0200】
上記構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域(チャネル領域)に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいるので、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできるという効果を奏する。
【0201】
本発明に係るパラメータ抽出方法は、以上のように、上記トランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出工程を含む、トランジスタのパラメータ抽出方法であって、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、上記パラメータ抽出工程は、上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出する工程を含んでいる構成である。
【0202】
当該構成では、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを抽出するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を1回測定するだけで、測定結果から全しきい値パラメータを抽出できる。したがって、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施形態を示すものであり、シミュレートシステムの要部構成を示すブロック図である。
【図2】上記シミュレートシステムがシミュレートの対象とするトランジスタの構造を示す断面図である。
【図3】上記シミュレートシステムによる真性gm抽出結果を示すグラフである。
【図4】上記シミュレートシステムの測定装置に設けられたCV測定部を示す回路図である。
【図5】上記シミュレートシステムの測定装置に設けられたVI測定部を示す回路図である。
【図6】上記VI測定部によって特性が測定されるソース・ドレイン領域抵抗値測定用トランジスタの構造を示す断面図である。
【図7】上記シミュレートシステムの動作を示すフローチャートである。
【図8】上記CV測定部によって測定されたトランジスタ容量−電圧特性を示すグラフである。
【図9】上記トランジスタ容量−電圧特性からしきい値パラメータを抽出する方法を示す図面である。
【図10】ゲート電極の下にないソースおよびドレイン領域の抵抗値を抽出する方法を示す図面である。
【図11】上記シミュレートシステムがシミュレートする際に示すモデル式のパラメータγを抽出する方法を示す図面である。
【図12】上記シミュレートシステムが回路の電気的特性をシミュレートするときの動作を示すフローチャートである。
【図13】シミュレート対象となる回路を示す図面である。
【図14】上記回路をシミュレートする際の解析条件を示す図面である。
【図15】上記回路をシミュレートする際の入力信号を示す波形図である。
【図16】上記シミュレートシステムによってシミュレートされた出力信号を示す波形図である。
【図17】他のシミュレート対象トランジスタの構造を示す断面図である。
【図18】他のソース・ドレイン領域抵抗値測定用トランジスタの構造を示す断面図である。
【図19】さらに他のシミュレート対象トランジスタの構造を示す断面図である。
【図20】さらに他のソース・ドレイン領域抵抗値測定用トランジスタの構造を示す断面図である。
【図21】本発明の他の実施形態を示すものであり、他のシミュレート対象トランジスタの構造を示す断面図である。
【図22】上記実施形態に係るシミュレートシステムの動作を示すフローチャートである。
【図23】さらに他のシミュレート対象トランジスタの構造を示す断面図である。
【図24】従来技術を示すものであり、従来のモデル式によって、ゲート部下の不純物濃度が一定であるトランジスタの真性gmを抽出した結果を示すグラフである。
【図25】従来技術を示すものであり、従来のモデル式によって、ゲート部下に不純物濃度の異なる領域が複数存在するトランジスタの真性gm抽出した結果を示すグラフである。
【符号の説明】
1・1b シミュレートシステム(シミュレータ)
2 シミュレート対象トランジスタ(トランジスタ)
4 比較用トランジスタ(測定用トランジスタ)
31 トランジスタモデル(トランジスタ特性算出手段)
32 パラメータ抽出部(パラメータ抽出手段)
35 回路解析部(電気的特性算出手段)
41 Vt抽出部(しきい値パラメータ設定手段)
42 γ抽出部(γ算出手段・関数パラメータ抽出手段)
Claims (17)
- 少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出手段を有するシミュレータにおいて、
上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されていることを特徴とするシミュレータ。 - 上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Aj の抵抗特性を示す関数をfj、〔〕内のi をjを除いて1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Vd/Id=fj+Σ〔γi /(Vg−Vti )〕+R
であることを特徴とする請求項1記載のシミュレータ。 - 上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、〔〕内のi を1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Vd/Id=Σ〔γi /(Vg−Vti )〕+R
であることを特徴とする請求項1記載のシミュレータ。 - 上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数を2n−1、上記各領域をA1 〜A2n-1、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、〔〕内のi を1〜2n−1までnを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Vd/Id = Σ〔γi /(Vg−Vti )〕+γn /(Vg−Vtn −Vd/2)+R
であることを特徴とする請求項1記載のシミュレータ。 - 上記トランジスタ特性算出手段が算出したトランジスタの特性に基づいて、上記トランジスタを含む回路の電気的特性を計算する電気的特性算出手段を備えている請求項1記載のシミュレータ。
- 上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを設定するしきい値パラメータ設定手段を備えていることを特徴とする請求項1記載のシミュレータ。
- 上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残し、それ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えていることを特徴とする請求項2、3または4記載のシミュレータ。
- 少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出手段を有するパラメータ抽出装置であって、
上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、
上記パラメータ抽出手段は、上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出することを特徴とするパラメータ抽出装置。 - 上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Aj の抵抗特性を示す関数をfj、〔〕内のi をjを除いて1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Vd/Id=fj+Σ〔γi /(Vg−Vti )〕+R
であり、
上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記領域Aj を除く各領域のγi を算出するγ算出手段と、
上記領域Aj を除く各領域のしきい値パラメータおよびγi を参照して、上記関数fjのパラメータを抽出する関数パラメータ抽出手段とを備えていることを特徴とする請求項8記載のパラメータ抽出装置。 - 上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数をn、上記各領域をA1 〜An 、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、〔〕内のi を1〜nまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Vd/Id=Σ〔γi /(Vg−Vti )〕+R
であり、
上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えていることを特徴とする請求項8記載のパラメータ抽出装置。 - 上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、ソース部電極−ドレイン部電極間電圧をVd、ソース部電極−ドレイン部電極間電流をId、ゲート部電極−ソース部電極間電圧をVg、ゲート部下にないソース部およびドレイン部の抵抗をR、上記各領域の数を2n−1、上記各領域をA1 〜A2n-1、これらの領域のうちのある領域Ai のソース−ドレイン方向の長さをLi 、幅をWi 、可動キャリア移動度をμi 、酸化膜容量密度をCoxi 、γi =Li /(Wi ・μi ・Coxi )、しきい値パラメータをVti 、〔〕内のi を1〜2n−1までnを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Vd/Id = Σ〔γi /(Vg−Vti )〕+γn /(Vg−Vtn −Vd/2)+R
であり、
上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、1つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγi を算出するγ算出手段を備えていることを特徴とする請求項8記載のパラメータ抽出装置。 - 少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出工程を含むトランジスタのシミュレート方法において、
上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されていることを特徴とするシミュレート方法。 - 少なくともゲート部、ソース部およびドレイン部の3つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出工程を含む、トランジスタのパラメータ抽出方法であって、
上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも2つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、
上記パラメータ抽出工程は、上記トランジスタのゲート部電極に接続された第1端子と、ソース部電極およびドレイン部電極に共通に接続された第2端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出する工程を含んでいることを特徴とするパラメータ抽出方法。 - 請求項1記載の各手段としてコンピュータを動作させるためのプログラム。
- 請求項14記載のプログラムが記録された記録媒体。
- 請求項8記載の各手段としてコンピュータを動作させるためのプログラム。
- 請求項16記載のプログラムが記録された記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003197902A JP4312527B2 (ja) | 2003-07-16 | 2003-07-16 | トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体 |
US10/891,083 US7711526B2 (en) | 2003-07-16 | 2004-07-15 | Simulator and parameter extraction device for transistor, simulation and parameter extraction method for transistor, and associated computer program and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003197902A JP4312527B2 (ja) | 2003-07-16 | 2003-07-16 | トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005038930A JP2005038930A (ja) | 2005-02-10 |
JP4312527B2 true JP4312527B2 (ja) | 2009-08-12 |
Family
ID=34055879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003197902A Expired - Fee Related JP4312527B2 (ja) | 2003-07-16 | 2003-07-16 | トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7711526B2 (ja) |
JP (1) | JP4312527B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4683833B2 (ja) * | 2003-10-31 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 機能回路及びその設計方法 |
KR100631271B1 (ko) * | 2004-08-07 | 2006-10-02 | 삼성전자주식회사 | 패킷 응집 전송 방법 |
EP1804186A1 (en) * | 2005-12-27 | 2007-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Parameter extraction method, method for inspecting circuit operation, and storage medium having program to perform the parameter extraction method |
JP2007335704A (ja) * | 2006-06-16 | 2007-12-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
JP5390154B2 (ja) * | 2008-09-26 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | 回路シミュレーション装置、回路シミュレーション方法及びプログラム |
US20100125440A1 (en) * | 2008-11-17 | 2010-05-20 | Vns Portfolio Llc | Method and Apparatus for Circuit Simulation |
JP2010287614A (ja) * | 2009-06-09 | 2010-12-24 | Renesas Electronics Corp | 半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置 |
KR102012807B1 (ko) * | 2013-02-07 | 2019-08-21 | 서울대학교 산학협력단 | 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2699844B2 (ja) | 1993-12-21 | 1998-01-19 | 日本電気株式会社 | M0sfetのデバイスモデルとパラメータ抽出方法 |
JP2000049338A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体 |
JP2000068508A (ja) * | 1998-08-25 | 2000-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体 |
GB2351156A (en) * | 1999-06-15 | 2000-12-20 | Seiko Epson Corp | Modelling electrical characteristics of thin film transistors |
JP2001035930A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | 特性抽出装置、特性評価装置、および、半導体装置 |
US6898561B1 (en) * | 1999-12-21 | 2005-05-24 | Integrated Device Technology, Inc. | Methods, apparatus and computer program products for modeling integrated circuit devices having reduced linewidths |
JP2001274641A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 差動増幅器及びこれを用いたフィルタ回路 |
JP3653485B2 (ja) | 2001-08-31 | 2005-05-25 | 株式会社半導体理工学研究センター | ポケット注入mosfetのしきい値電圧の計算方法 |
-
2003
- 2003-07-16 JP JP2003197902A patent/JP4312527B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-15 US US10/891,083 patent/US7711526B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7711526B2 (en) | 2010-05-04 |
US20050015235A1 (en) | 2005-01-20 |
JP2005038930A (ja) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7263477B2 (en) | Method and apparatus for modeling devices having different geometries | |
US7685543B2 (en) | Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method | |
Balaguer et al. | An analytical compact model for Schottky-barrier double gate MOSFETs | |
JP4312527B2 (ja) | トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体 | |
JP3269459B2 (ja) | Misfetのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
KR101213268B1 (ko) | 시뮬레이션 방법 및 시뮬레이션 장치 | |
JPH07175852A (ja) | 集積回路の製造方法 | |
Chatterjee et al. | A submicron DC MOSFET model for simulation of analog circuits | |
JP3431610B2 (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
Dabhi et al. | Symmetric BSIM-SOI—Part I: A compact model for dynamically depleted SOI MOSFETs | |
JPH07176740A (ja) | M0sfetのデバイスモデルとパラメータ抽出方法 | |
CN109841613B (zh) | 利用具有模拟电路的系统产生动态空乏晶体管的模型 | |
CN112052636A (zh) | 基于bsimsoi的fdsoi mosfet器件建模方法及装置 | |
JP2004119633A (ja) | モデルパラメータ抽出方法および装置 | |
Saijets | MOSFET RF characterization using bulk and SOI CMOS technologies | |
Cheng et al. | MOSFET modeling for RF circuit design | |
Hu | Compact modeling for the changing transistor | |
US6800496B1 (en) | Characterization methodology for the thin gate oxide device | |
JPH06195426A (ja) | Mos型トランジスタの回路シミュレーション用モデルパラメータの抽出方法 | |
Martinie et al. | Body resistance model for Partially Depleted SOI device: charge-based approach, extraction and Verilog-A implementation | |
JP2003271692A (ja) | 半導体集積回路の回路シミュレーション装置 | |
Wiatr et al. | Charge based modeling of the inner fringing capacitance of SOI-MOSFETs | |
Bucher et al. | A MOS transistor model for mixed analog-digital circuit design and simulation | |
Nassar et al. | A Charge-Based Compact Model for Thin-Film Monocrystalline Silicon on Glass PMOSFETs Operated in Accumulation | |
Sánchez et al. | A procedure for the extraction of the bulk-charge effect parameter in MOSFET models |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4312527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |