JP2699844B2 - Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 - Google Patents
Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法Info
- Publication number
- JP2699844B2 JP2699844B2 JP5322519A JP32251993A JP2699844B2 JP 2699844 B2 JP2699844 B2 JP 2699844B2 JP 5322519 A JP5322519 A JP 5322519A JP 32251993 A JP32251993 A JP 32251993A JP 2699844 B2 JP2699844 B2 JP 2699844B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- model
- vge
- voltage
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳＦＥＴのドレイ
ン電流特性を高精度で表わすための解析式モデル及びモ
デルパラメータ抽出方法に関する。
ン電流特性を高精度で表わすための解析式モデル及びモ
デルパラメータ抽出方法に関する。
【０００２】
【従来の技術】従来、ＭＯＳＦＥＴのドレイン電流モデ
ルには、ソース，ゲートドレイン，バルクの各端子電圧
とトランジスタの形状，すなわちゲート酸化膜厚Ｔｏ
ｘ，ゲート長ＬG ，ゲート幅Ｗ，及びトランジスタの電
気的特性をきめるモデルパラメータとで表わされる解析
式が使われる。
ルには、ソース，ゲートドレイン，バルクの各端子電圧
とトランジスタの形状，すなわちゲート酸化膜厚Ｔｏ
ｘ，ゲート長ＬG ，ゲート幅Ｗ，及びトランジスタの電
気的特性をきめるモデルパラメータとで表わされる解析
式が使われる。
【０００３】通常、ＭＯＳＦＥＴの電流モデル式は、ゲ
ート電極に垂直方向の１次元ポアソン方程式とゲート酸
化膜とシリコン基板との表面に沿った可動キャリアの１
次元電流連続方程式とを解析的に解くことにより導出さ
れる。その方法については、例えばプロシーディングズ
・オブ・アイ・イー・イー・イー（１９８３）ＶＯＬ．
７１，Ｎｏ１の１９頁から３３頁（Ｔｒａｎｓ．ＩＥＥ
Ｅ，ＶＯＬ．７１，Ｎｏ．１，１９８３，ｐｐ１９〜３
３）に記述されている。そのなかでは、線型領域のドレ
イン電流特性は、Ｎ型のＭＯＳＦＥＴに対して、
ート電極に垂直方向の１次元ポアソン方程式とゲート酸
化膜とシリコン基板との表面に沿った可動キャリアの１
次元電流連続方程式とを解析的に解くことにより導出さ
れる。その方法については、例えばプロシーディングズ
・オブ・アイ・イー・イー・イー（１９８３）ＶＯＬ．
７１，Ｎｏ１の１９頁から３３頁（Ｔｒａｎｓ．ＩＥＥ
Ｅ，ＶＯＬ．７１，Ｎｏ．１，１９８３，ｐｐ１９〜３
３）に記述されている。そのなかでは、線型領域のドレ
イン電流特性は、Ｎ型のＭＯＳＦＥＴに対して、
【０００４】
【数１】
【０００５】
【０００６】と表わされる。ここで、Ｉｄｓはドレイン
電流，ＱB バーは平均化された基板電荷，Ｖｄｓはドレ
イン−ソース間電圧，ＶGSはゲート・ソース間電圧，Ｖ
BSはバルク−ソース間電圧，Ｗはゲート幅，ＬG はゲー
ト長，Ｃｏｘは酸化膜容量密度で酸化膜誘電率εoxと酸
化膜厚Ｔｏｘの比（Ｃｏｘ＝εox／Ｔｏｘ），μは可動
キャリア移動度，Φf は基板表面のフェルミ電位，ＶFB
はゲート基板間のフラットバンド電圧，Ｋは基板空之電
荷のＶBS依存係数（基板定数）をそれぞれ表わす。Ｖｄ
ｓ，Ｖｇｓ，ＶBSは、バイアス条件，Ｌ，Ｗ，Ｔｏｘは
形状をそれぞれ表わし、μ，Φf ，ＶFB，Ｋは、電気的
特性を表わすパラメータとして扱われる。
電流，ＱB バーは平均化された基板電荷，Ｖｄｓはドレ
イン−ソース間電圧，ＶGSはゲート・ソース間電圧，Ｖ
BSはバルク−ソース間電圧，Ｗはゲート幅，ＬG はゲー
ト長，Ｃｏｘは酸化膜容量密度で酸化膜誘電率εoxと酸
化膜厚Ｔｏｘの比（Ｃｏｘ＝εox／Ｔｏｘ），μは可動
キャリア移動度，Φf は基板表面のフェルミ電位，ＶFB
はゲート基板間のフラットバンド電圧，Ｋは基板空之電
荷のＶBS依存係数（基板定数）をそれぞれ表わす。Ｖｄ
ｓ，Ｖｇｓ，ＶBSは、バイアス条件，Ｌ，Ｗ，Ｔｏｘは
形状をそれぞれ表わし、μ，Φf ，ＶFB，Ｋは、電気的
特性を表わすパラメータとして扱われる。
【０００７】この様な、ＭＯＳＦＥＴのドレイン電流特
性モデルは、適用されるすべてのバイアス範囲にわたっ
て高精度で実際の特性を表現することが出来ることに加
えて広い範囲の形状に対しても高精度であることが要求
される。
性モデルは、適用されるすべてのバイアス範囲にわたっ
て高精度で実際の特性を表現することが出来ることに加
えて広い範囲の形状に対しても高精度であることが要求
される。
【０００８】近年のＬＳＩ，ＩＣの微細化、高密度化に
伴ない、使用されるＭＯＳＦＥＴの構造は、より薄い酸
化膜厚Ｔｏｘ，より短かいゲート長ＬG となる傾向にあ
り、又、微細化による耐圧の減少をおぎなうため、ＬＤ
Ｄ構造などのドレイン，ソース領域をもつものが普通に
なってきている。
伴ない、使用されるＭＯＳＦＥＴの構造は、より薄い酸
化膜厚Ｔｏｘ，より短かいゲート長ＬG となる傾向にあ
り、又、微細化による耐圧の減少をおぎなうため、ＬＤ
Ｄ構造などのドレイン，ソース領域をもつものが普通に
なってきている。
【０００９】しかしながら、式（１），（２）で表わさ
れるドレイン電流モデル式のままでは、最近のＭＯＳＦ
ＥＴのドレイン電流特性を精度良く表わすことが出来な
いため、式（１），（２）にさまざまの経験的事実に基
づく工夫が行なわれている。それらの多くは、可動キャ
リア移動度μをバイアス依存性及び形状依存性をもたせ
た解析式で表わした、実効移動度μｅにおきかえる方法
である。
れるドレイン電流モデル式のままでは、最近のＭＯＳＦ
ＥＴのドレイン電流特性を精度良く表わすことが出来な
いため、式（１），（２）にさまざまの経験的事実に基
づく工夫が行なわれている。それらの多くは、可動キャ
リア移動度μをバイアス依存性及び形状依存性をもたせ
た解析式で表わした、実効移動度μｅにおきかえる方法
である。
【００１０】例えば、特開平３−１２２５７５号公報で
は、（３）式の様な解析式で移動度のバイアス依存性を
表わしている。
は、（３）式の様な解析式で移動度のバイアス依存性を
表わしている。
【００１１】
【００１２】
【００１３】
【００１４】ここで、βは実効チャンネルコンダクタン
ス，Ｖｔｈはしきい値電圧，β0 ，θ1 ，θ2 はモデル
パラメータをそれぞれ表わす。このモデルでは、移動度
の形状依存性に関しては、パラメータθ1 ，θ2 を複数
のゲート長Ｌのトランジスタに関して抽出し、ゲート長
に関する指数関数でθ1 ，θ2 をモデル化している。
ス，Ｖｔｈはしきい値電圧，β0 ，θ1 ，θ2 はモデル
パラメータをそれぞれ表わす。このモデルでは、移動度
の形状依存性に関しては、パラメータθ1 ，θ2 を複数
のゲート長Ｌのトランジスタに関して抽出し、ゲート長
に関する指数関数でθ1 ，θ2 をモデル化している。
【００１５】移動度のバイアス依存性，形状依存性を表
わす解析式の形を工夫することで、ＭＯＳＦＥＴのドレ
イン電流モデルの精度を上げる方法は、この他にも数多
く考えられ、実際、数多くの提案が文献をとおして行な
われており、現在、ＭＯＳＦＥＴのドレイン電流モデル
として標準的モデルと言えるものは存在しないのが現状
である。
わす解析式の形を工夫することで、ＭＯＳＦＥＴのドレ
イン電流モデルの精度を上げる方法は、この他にも数多
く考えられ、実際、数多くの提案が文献をとおして行な
われており、現在、ＭＯＳＦＥＴのドレイン電流モデル
として標準的モデルと言えるものは存在しないのが現状
である。
【００１６】また、モデル式のもつパラメータをきめる
方法に関しては、従来は、ドレイン電流の測定値と、適
当な初期値を与えてモデル式によって計算されたモデル
特性値とをもとに、数学的な最適化アルゴリズムを適用
して、数値解析手法によって測定値とモデル特性値とが
合う様にパラメータを決定する方法が使われており、た
とえば、特開平３−１５２４８３号公報、特開昭６１−
７０６５６号公報などに記述されている。
方法に関しては、従来は、ドレイン電流の測定値と、適
当な初期値を与えてモデル式によって計算されたモデル
特性値とをもとに、数学的な最適化アルゴリズムを適用
して、数値解析手法によって測定値とモデル特性値とが
合う様にパラメータを決定する方法が使われており、た
とえば、特開平３−１５２４８３号公報、特開昭６１−
７０６５６号公報などに記述されている。
【００１７】
【発明が解決しようとする課題】この従来のＭＯＳＦＥ
Ｔのドレイン電流モデル及びパラメータ抽出方法では、
最近の特にＬＤＤ構造をもつ様なＭＯＳＦＥＴに関して
は、広いバイアス領域，広い範囲の形状に対して高精度
に実際の特性を表現することは難かしい。その理由は、
従来のＭＯＳＦＥＴのドレイン電流モデルでは、最近の
ＭＯＳＦＥＴの特徴であるドレイン，ソース拡散層の構
造に起因する電気的特性が、移動度のゲート電圧依存
性、形状依存性のみにモデル化されているためである。
Ｔのドレイン電流モデル及びパラメータ抽出方法では、
最近の特にＬＤＤ構造をもつ様なＭＯＳＦＥＴに関して
は、広いバイアス領域，広い範囲の形状に対して高精度
に実際の特性を表現することは難かしい。その理由は、
従来のＭＯＳＦＥＴのドレイン電流モデルでは、最近の
ＭＯＳＦＥＴの特徴であるドレイン，ソース拡散層の構
造に起因する電気的特性が、移動度のゲート電圧依存
性、形状依存性のみにモデル化されているためである。
【００１８】実際のＬＤＤ構造をもつＭＯＳＦＥＴで
は、ドレイン、ソース領域の低濃度拡散層から基板にの
びる空之層の境界がゲートバイアスによって変化するこ
とは、良く知られた事実である。このことは、ＭＯＳＦ
ＥＴの実効的ゲート長、あるいはチャンネル長がゲート
バイアスで変化することを意味する。
は、ドレイン、ソース領域の低濃度拡散層から基板にの
びる空之層の境界がゲートバイアスによって変化するこ
とは、良く知られた事実である。このことは、ＭＯＳＦ
ＥＴの実効的ゲート長、あるいはチャンネル長がゲート
バイアスで変化することを意味する。
【００１９】また、一方、ＭＯＳＦＥＴのゲート酸化膜
と基板表面との間に流れる可動キャリアの移動度は、そ
れ自体でゲートバイアス依存性をもつことも良く知られ
ている。
と基板表面との間に流れる可動キャリアの移動度は、そ
れ自体でゲートバイアス依存性をもつことも良く知られ
ている。
【００２０】ドレイン、ソース拡散層がＬＤＤ構造の様
なＭＯＳＦＥＴでは、これら実効チャンネル長や実効移
動度のバイアス依存性、形状依存性がお互いに影響し合
っており、それぞれを独立にモデル化することは難かし
かった。
なＭＯＳＦＥＴでは、これら実効チャンネル長や実効移
動度のバイアス依存性、形状依存性がお互いに影響し合
っており、それぞれを独立にモデル化することは難かし
かった。
【００２１】従って、従来のＭＯＳＦＥＴのドレイン電
流モデルでは、モデル式を構成する要素であるゲート
長、移動度の物理的な役割りを無視して、実効移動度の
解析式にのみ経験的なパラメータを導入してモデル式を
複雑化することにより、ＬＤＤ構造を含むＭＯＳＦＥＴ
の特性をモデル化していた。
流モデルでは、モデル式を構成する要素であるゲート
長、移動度の物理的な役割りを無視して、実効移動度の
解析式にのみ経験的なパラメータを導入してモデル式を
複雑化することにより、ＬＤＤ構造を含むＭＯＳＦＥＴ
の特性をモデル化していた。
【００２２】この様な従来のＭＯＳＦＥＴのドレイン電
流モデルでは、モデル式を構成する要素の物理的意味が
明確でないので、モデルの精度が、モデルパラメータを
抽出する手順やその作業者の経験によって大きく異なっ
てしまうという問題があった。
流モデルでは、モデル式を構成する要素の物理的意味が
明確でないので、モデルの精度が、モデルパラメータを
抽出する手順やその作業者の経験によって大きく異なっ
てしまうという問題があった。
【００２３】又、モデルパラメータ自体も、ドレイン電
流特性の測定値と、モデル式で計算されたモデル特性値
とが合う様にきめられるため求められたパラメータの値
が物理的に妥当であるとは限らないという問題点があっ
た。
流特性の測定値と、モデル式で計算されたモデル特性値
とが合う様にきめられるため求められたパラメータの値
が物理的に妥当であるとは限らないという問題点があっ
た。
【００２４】さらに、ドレイン電流特性の形状依存性に
関しては、ゲート長が一定でバイアス依存性だけを考慮
したモデル式（例えば、（３）式）のもつパラメータを
複数のゲート長のトランジスタに関して抽出したとき、
それらパラメータ値が任意のゲート長の範囲に対して簡
単な指数関数で表わされる物理的根拠はないという問題
がある。従来の技術では、モデル式のもつパラメータの
ゲート長に関する適用可能領域は、それらのパラメータ
値のゲート長依存性が簡単な指数関数で表わせる領域に
限られる。この適用可能領域以外のゲート長に関して
は、モデルパラメータセットを変えるか、モデルパラメ
ータの形状依存性モデルを新たに別の解析式でおきかえ
る必要が生ずる。モデルパラメータセットをゲート長の
範囲に分ける場合には、回路シミュレーション時にトラ
ンジスタの形状を変更したシミュレーションをくり返し
て回路性能を最適化する際、ゲート長を変更するたびに
モデルパラメータセットを変更する必要が生じ、回路設
計工数の増大をまねく。一方、モデルパラメータの形状
依存性を別の解析式でおきかえる場合には、新たな解析
式のもつパラメータを抽出するための工数がかかるだけ
でなく、パラメータ数の増加により、回路シミュレーシ
ョン時間の増大をまねく。
関しては、ゲート長が一定でバイアス依存性だけを考慮
したモデル式（例えば、（３）式）のもつパラメータを
複数のゲート長のトランジスタに関して抽出したとき、
それらパラメータ値が任意のゲート長の範囲に対して簡
単な指数関数で表わされる物理的根拠はないという問題
がある。従来の技術では、モデル式のもつパラメータの
ゲート長に関する適用可能領域は、それらのパラメータ
値のゲート長依存性が簡単な指数関数で表わせる領域に
限られる。この適用可能領域以外のゲート長に関して
は、モデルパラメータセットを変えるか、モデルパラメ
ータの形状依存性モデルを新たに別の解析式でおきかえ
る必要が生ずる。モデルパラメータセットをゲート長の
範囲に分ける場合には、回路シミュレーション時にトラ
ンジスタの形状を変更したシミュレーションをくり返し
て回路性能を最適化する際、ゲート長を変更するたびに
モデルパラメータセットを変更する必要が生じ、回路設
計工数の増大をまねく。一方、モデルパラメータの形状
依存性を別の解析式でおきかえる場合には、新たな解析
式のもつパラメータを抽出するための工数がかかるだけ
でなく、パラメータ数の増加により、回路シミュレーシ
ョン時間の増大をまねく。
【００２５】
【課題を解決するための手段】本発明のＭＯＳＦＥＴの
デバイスモデルは、ドレイン電流をしきい値電圧，拡散
層抵抗率，ゲートバイアス電圧に依存する実効移動度，
及びゲートバイアスに依存するゲート拡散層オーバラッ
プ長を構成要素にもつ解析式モデルで表わしている。
デバイスモデルは、ドレイン電流をしきい値電圧，拡散
層抵抗率，ゲートバイアス電圧に依存する実効移動度，
及びゲートバイアスに依存するゲート拡散層オーバラッ
プ長を構成要素にもつ解析式モデルで表わしている。
【００２６】また、ドレイン電流モデル式のこれら構成
要素のもつパラメータを決定するための方法として、Ｍ
ＯＳＦＥＴのドレイン電流を、ドレイン・ソース端子間
電圧をゼロボルト近傍に保ち、ゲート・ソース端子間電
圧を変化させて、複数のゲート長のトランジスタに対し
て測定する手段と、測定されたドレイン電流特性からし
きい値電圧と、チャンネル抵抗Ｒｄとを測定する手段
と、これら測定データより、複数の実効ゲートバイアス
に対するチャンネル抵抗のゲート長依存性データを計算
する手段と、計算されたチャンネル抵抗のゲート長に関
する傾きρ，及びゲート長がゼロになるときのチャンネ
ル抵抗γをそれぞれ実効ゲート電圧Ｖｇｅに対するデー
タとして抽出する手段を持ち、得られたρ，γのＶｇｅ
依存性データより、ρがゼロになるときのγとして拡散
層抵抗γo を決定し、ρの逆数１／ρのＶｇｅ依存性を
もって、実効移動度の解析式モデルのもつパラメータを
決定し、（γ−γo ）Ｖｇｅ／ρの表式で表わされる量
のＶｇｅ依存性をもって、ゲート拡散層オーバラップ長
の解析式モデルのもつパラメータを決定することを特徴
とするパラメータ抽出方法を有している。
要素のもつパラメータを決定するための方法として、Ｍ
ＯＳＦＥＴのドレイン電流を、ドレイン・ソース端子間
電圧をゼロボルト近傍に保ち、ゲート・ソース端子間電
圧を変化させて、複数のゲート長のトランジスタに対し
て測定する手段と、測定されたドレイン電流特性からし
きい値電圧と、チャンネル抵抗Ｒｄとを測定する手段
と、これら測定データより、複数の実効ゲートバイアス
に対するチャンネル抵抗のゲート長依存性データを計算
する手段と、計算されたチャンネル抵抗のゲート長に関
する傾きρ，及びゲート長がゼロになるときのチャンネ
ル抵抗γをそれぞれ実効ゲート電圧Ｖｇｅに対するデー
タとして抽出する手段を持ち、得られたρ，γのＶｇｅ
依存性データより、ρがゼロになるときのγとして拡散
層抵抗γo を決定し、ρの逆数１／ρのＶｇｅ依存性を
もって、実効移動度の解析式モデルのもつパラメータを
決定し、（γ−γo ）Ｖｇｅ／ρの表式で表わされる量
のＶｇｅ依存性をもって、ゲート拡散層オーバラップ長
の解析式モデルのもつパラメータを決定することを特徴
とするパラメータ抽出方法を有している。
【００２７】
【作用】この様な、本発明のＭＯＳＦＥＴのデバイスモ
デルとパラメータ抽出方法を用いることにより、チャン
ネル抵抗がゲート長に関して直線的に変化するすべての
ゲート長のＭＯＳＦＥＴに対して、ドレイン電流モデル
式の構成要素である拡散層抵抗率，実効移動度のゲート
バイアス依存性，実効チャンネル長のゲートバイアス依
存性を物理的意味を失うことなく完全にモデル化するこ
とが可能となる。
デルとパラメータ抽出方法を用いることにより、チャン
ネル抵抗がゲート長に関して直線的に変化するすべての
ゲート長のＭＯＳＦＥＴに対して、ドレイン電流モデル
式の構成要素である拡散層抵抗率，実効移動度のゲート
バイアス依存性，実効チャンネル長のゲートバイアス依
存性を物理的意味を失うことなく完全にモデル化するこ
とが可能となる。
【００２８】通常、ＭＯＳＦＥＴのチャンネル抵抗が、
広いゲート長の範囲においてゲート長に対して直線的な
関係を示すことは、公知の事実である。従って、本モデ
ルにより従来より広い範囲のゲート長の範囲内で高精度
なドレイン電流特性のモデル化が可能になる。
広いゲート長の範囲においてゲート長に対して直線的な
関係を示すことは、公知の事実である。従って、本モデ
ルにより従来より広い範囲のゲート長の範囲内で高精度
なドレイン電流特性のモデル化が可能になる。
【００２９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００３０】図１は、本発明の一実施例のブロック図で
ある。まず、電流測定器１によりモデル化しようとする
複数のゲート長をもつＭＯＳＦＥＴに対しそれぞれドレ
インソース間電圧Ｖｄｓをゼロボルト近くに保ち、ゲー
トソース間電圧Ｖｇｓを変化させてドレイン電流Ｉｄを
測定し、Ｉｄ−Ｖｇｓ特性２を得る。このＩｄ−Ｖｇｓ
特性２からしきい値電圧測定部３により、各ゲート長Ｌ
G に対するしきい値電圧ＶｔｈのデータＶｔｈ−ＬG 特
性４を求め、又、チャンネル抵抗測定部５により、各ゲ
ート長のサンプルごとにＶｇｓに対するチャンネル抵抗
データＲｄ−Ｖｇｓ特性６を測定する。ここで、しきい
値電圧とは、例えば、一定のドレイン電流が流れるとき
のゲートソース間電圧として定義される。また、チャン
ネル抵抗は、ＩｄｓのＶｄｓに関する微分量の逆数とし
て以下の様に定義される。
ある。まず、電流測定器１によりモデル化しようとする
複数のゲート長をもつＭＯＳＦＥＴに対しそれぞれドレ
インソース間電圧Ｖｄｓをゼロボルト近くに保ち、ゲー
トソース間電圧Ｖｇｓを変化させてドレイン電流Ｉｄを
測定し、Ｉｄ−Ｖｇｓ特性２を得る。このＩｄ−Ｖｇｓ
特性２からしきい値電圧測定部３により、各ゲート長Ｌ
G に対するしきい値電圧ＶｔｈのデータＶｔｈ−ＬG 特
性４を求め、又、チャンネル抵抗測定部５により、各ゲ
ート長のサンプルごとにＶｇｓに対するチャンネル抵抗
データＲｄ−Ｖｇｓ特性６を測定する。ここで、しきい
値電圧とは、例えば、一定のドレイン電流が流れるとき
のゲートソース間電圧として定義される。また、チャン
ネル抵抗は、ＩｄｓのＶｄｓに関する微分量の逆数とし
て以下の様に定義される。
【００３１】
【００３２】次に、Ｖｔｈ−ＬG 特性４とＲｄ−Ｖｇｓ
特性６とから、Ｒｄ−ＬG 特性計算部７により、実効ゲ
ート電圧Ｖｇｅ（Ｖｇｅ＝Ｖｇｓ−Ｖｔｈ）ごとにゲー
ト長ＬG に対するチャンネル抵抗ＲｄのデータＲｄ−Ｌ
G 特性８を計算する。最後に、Ｒｄ−ＬG 特性８は、チ
ャンネル抵抗モデルパラメータ抽出部９に送られ、拡散
層抵抗パラメータ抽出処理１１により拡散抵抗値を決定
し、拡散層オーバラップ長パラメータ抽出処理１２によ
り、実効チャンネル長のゲートバイアス依存パラメータ
を決定し、実効移動度パラメータ抽出処理１３により、
移動度のゲートバイアス依存パラメータを決定すること
により、モデルパラメータ１０が求められる。
特性６とから、Ｒｄ−ＬG 特性計算部７により、実効ゲ
ート電圧Ｖｇｅ（Ｖｇｅ＝Ｖｇｓ−Ｖｔｈ）ごとにゲー
ト長ＬG に対するチャンネル抵抗ＲｄのデータＲｄ−Ｌ
G 特性８を計算する。最後に、Ｒｄ−ＬG 特性８は、チ
ャンネル抵抗モデルパラメータ抽出部９に送られ、拡散
層抵抗パラメータ抽出処理１１により拡散抵抗値を決定
し、拡散層オーバラップ長パラメータ抽出処理１２によ
り、実効チャンネル長のゲートバイアス依存パラメータ
を決定し、実効移動度パラメータ抽出処理１３により、
移動度のゲートバイアス依存パラメータを決定すること
により、モデルパラメータ１０が求められる。
【００３３】チャンネル抵抗モデルパラメータ抽出部９
は、本発明の最も重要な部分であるため、以下これにつ
いて詳しく説明する。
は、本発明の最も重要な部分であるため、以下これにつ
いて詳しく説明する。
【００３４】まず、本発明によってＭＯＳＦＥＴのドレ
イン電流特性をモデル化することの物理的裏づけを行な
う。
イン電流特性をモデル化することの物理的裏づけを行な
う。
【００３５】本発明のモデル化方法では、実効ゲート電
圧Ｖｇｅが一定で、かつＶｄｓ θのときのチャンネル
抵抗Ｒｄが、ゲート長ＬG に関して、直線的に変化する
というＭＯＳＦＥＴの基本的特性を積極的に利用する。
このことは、次式で書ける。
圧Ｖｇｅが一定で、かつＶｄｓ θのときのチャンネル
抵抗Ｒｄが、ゲート長ＬG に関して、直線的に変化する
というＭＯＳＦＥＴの基本的特性を積極的に利用する。
このことは、次式で書ける。
【００３６】
【００３７】
【００３８】ここで、ρはＲｄのＬG に関する直線の傾
き、γはＬG がゼロになるときのＲｄをそれぞれ示す。
き、γはＬG がゼロになるときのＲｄをそれぞれ示す。
【００３９】一方、ＬＤＤ構造等最近のＭＯＳＦＥＴの
ドレイン電流モデル式は、図４に模式的に示す様な低濃
度拡散層ｎ- とゲート電極とのオーバラップ長ｌo を考
慮し、低濃度拡散層の拡散抵抗を図３の様にソース、ド
レイン両端にγo ／２だけの抵抗がつくことを考慮する
ことにより（１）〜（２）式より、次式で表わすことが
出来る。
ドレイン電流モデル式は、図４に模式的に示す様な低濃
度拡散層ｎ- とゲート電極とのオーバラップ長ｌo を考
慮し、低濃度拡散層の拡散抵抗を図３の様にソース、ド
レイン両端にγo ／２だけの抵抗がつくことを考慮する
ことにより（１）〜（２）式より、次式で表わすことが
出来る。
【００４０】
【００４１】ここで、（８）式では以下の説明を簡単に
するため、ドレイン電流への基板電荷（ＱB ）の効果
を、しきい値電圧Ｖｔｈによって近似的に表わしてい
る。すなわち、
するため、ドレイン電流への基板電荷（ＱB ）の効果
を、しきい値電圧Ｖｔｈによって近似的に表わしてい
る。すなわち、
【００４２】
【００４３】の関係を利用している。
【００４４】Ｖｄｓがほぼ０のときのチャンネル抵抗Ｒ
ｄは、ドレイン電流モデル式（８）をＶｄｓに関して微
分することにより次式で表わせる。
ｄは、ドレイン電流モデル式（８）をＶｄｓに関して微
分することにより次式で表わせる。
【００４５】
【数１０】
【００４６】実測の実験式である（７）式と、ドレイン
電流モデルから導かれた（１０）式とを対応ずけること
により、ρ，γは、次の様に表わすことが出来る。
電流モデルから導かれた（１０）式とを対応ずけること
により、ρ，γは、次の様に表わすことが出来る。
【００４７】
【００４８】
【００４９】
【００５０】式（１１）〜（１３）により、ドレイン電
流モデル式（８）を構成している拡散層抵抗γo ，ゲー
ト拡散層オーバラップ長ｌo ，実効移動度μe ，及びそ
れらの実効ゲートバイアス依存性と、実測のＲｄ−ＬG
特性から得られるρ，γとが関係ずけられている。これ
ら関係式より、γo ，ｌo ，μe のそれぞれを独立に測
定データρ，γによって表わす方法を以下に述べる。
流モデル式（８）を構成している拡散層抵抗γo ，ゲー
ト拡散層オーバラップ長ｌo ，実効移動度μe ，及びそ
れらの実効ゲートバイアス依存性と、実測のＲｄ−ＬG
特性から得られるρ，γとが関係ずけられている。これ
ら関係式より、γo ，ｌo ，μe のそれぞれを独立に測
定データρ，γによって表わす方法を以下に述べる。
【００５１】拡散層抵抗γo は、（１３）式よりρがゼ
ロになるときのγの極限値として次の様に表わせる。
ロになるときのγの極限値として次の様に表わせる。
【００５２】
【００５３】ゲート拡散層オーバラップ長ｌo は、（１
３）式と（１４）式のγo より、
３）式と（１４）式のγo より、
【００５４】
【００５５】と表わせる。実効移動度μo は、（１１）
式より
式より
【００５６】
【００５７】と表わせる。
【００５８】この様に、本発明によるＭＯＳＦＥＴのデ
バイスモデルでは、ドレイン電流モデル式（８）を構成
する、γo ，ｌo ，μe 及びそれらの実効ゲートバイア
ス依存性を、チャンネル抵抗ＲｄのＬG 依存性の測定デ
ータと、きわめて自然に関係ずけることが出来ている。
さらに、従来、独立にモデル化することの難かしかった
ｌo とμとを物理的に無理なく分離する手段を与えてい
る。
バイスモデルでは、ドレイン電流モデル式（８）を構成
する、γo ，ｌo ，μe 及びそれらの実効ゲートバイア
ス依存性を、チャンネル抵抗ＲｄのＬG 依存性の測定デ
ータと、きわめて自然に関係ずけることが出来ている。
さらに、従来、独立にモデル化することの難かしかった
ｌo とμとを物理的に無理なく分離する手段を与えてい
る。
【００５９】次に、上述の物理的裏づけのもとにドレイ
ン電流モデル式（８）の構成要素をモデル化する方法に
ついて述べる。
ン電流モデル式（８）の構成要素をモデル化する方法に
ついて述べる。
【００６０】図２は、図１のブロック図においてＲｄ−
ＬG 特性８より、チャンネル抵抗モデルパラメータ抽出
部９によって、モデルパラメータ１０を求めるためのフ
ローチャートを示す。
ＬG 特性８より、チャンネル抵抗モデルパラメータ抽出
部９によって、モデルパラメータ１０を求めるためのフ
ローチャートを示す。
【００６１】実効ゲート電圧Ｖｇｅ＝Ｖｇｓ−Ｖｔｈご
とに測定されたＲｄ−ＬG 特性８は、ρ，γ決定処理１
４により、ＲｄのＬG に関する傾きρ及び、ＬG がゼロ
になるときのγを、例えば最小２乗法による直線近似計
算によって計算し、ρ−Ｖｇｅ特性１５とγ−Ｖｇｅ特
性１６とを求める。これらのデータより、ρ−γ特性発
生処理１７で対応するＶｇｅに対するγ−ρ特性１８を
求めることにより、γo パラメータ決定処理１９で、ρ
がゼロになる極限（これは、Ｖｇｅが最も大きくなる状
況に等しい）でのγにより拡散層抵抗γo を決定する。
次にｌo −Ｖｇｅ特性発生処理２０で、γo とρ−Ｖｇ
ｅ特性１５、γ−Ｖｇｅ特性１６により（１５）式でｌ
o −Ｖｇｅ特性２１を求めることにより、ｌo パラメー
タ決定処理２２で、あらかじめ定義されているｌo のＶ
ｇｅ依存性を表わす解析式のモデルパラメータを決定す
る。また、μe −Ｖｇｅ特性発生処理２３で、ρ−Ｖｇ
ｅ特性１５により（１６）式でμe −Ｖｇｅ特性２４を
求めることにより、μe パラメータ決定処理２５であら
かじめ定義されているμe のＶｇｅ依存性を表わす解析
式のモデルパラメータを決定する。
とに測定されたＲｄ−ＬG 特性８は、ρ，γ決定処理１
４により、ＲｄのＬG に関する傾きρ及び、ＬG がゼロ
になるときのγを、例えば最小２乗法による直線近似計
算によって計算し、ρ−Ｖｇｅ特性１５とγ−Ｖｇｅ特
性１６とを求める。これらのデータより、ρ−γ特性発
生処理１７で対応するＶｇｅに対するγ−ρ特性１８を
求めることにより、γo パラメータ決定処理１９で、ρ
がゼロになる極限（これは、Ｖｇｅが最も大きくなる状
況に等しい）でのγにより拡散層抵抗γo を決定する。
次にｌo −Ｖｇｅ特性発生処理２０で、γo とρ−Ｖｇ
ｅ特性１５、γ−Ｖｇｅ特性１６により（１５）式でｌ
o −Ｖｇｅ特性２１を求めることにより、ｌo パラメー
タ決定処理２２で、あらかじめ定義されているｌo のＶ
ｇｅ依存性を表わす解析式のモデルパラメータを決定す
る。また、μe −Ｖｇｅ特性発生処理２３で、ρ−Ｖｇ
ｅ特性１５により（１６）式でμe −Ｖｇｅ特性２４を
求めることにより、μe パラメータ決定処理２５であら
かじめ定義されているμe のＶｇｅ依存性を表わす解析
式のモデルパラメータを決定する。
【００６２】以上の様にして限定されたモデルパラメー
タ１０を用いれば、測定サンプルとして与えられた全て
のゲート長の範囲にわたってすべての実効ゲート電圧の
範囲で、ＭＯＳＦＥＴのチャンネル抵抗（（１０）式）
ドレイン電流（（１８）式）が完全にモデル化出来る。
タ１０を用いれば、測定サンプルとして与えられた全て
のゲート長の範囲にわたってすべての実効ゲート電圧の
範囲で、ＭＯＳＦＥＴのチャンネル抵抗（（１０）式）
ドレイン電流（（１８）式）が完全にモデル化出来る。
【００６３】次に、本発明を実際のＭＯＳＦＥＴに適用
した例を記述する。
した例を記述する。
【００６４】図５は、酸化膜厚１５０ｎｍ，ゲート幅５
０μｍ，ゲート長０．４μｍ〜２．２μｍでＬＤＤ構造
をもつＮ型トランジスタのチャンネル抵抗Ｒｄ特性の例
である。測定時のバイアス条件は、ドレイン・ソース電
圧Ｖｄｓ＝０．１ボルト，ドルクソース電圧ＶBS＝０．
０ボルトで、実効ゲート電圧Ｖｇｅは０．４ボルト，
１．０ボルト，２．０ボルト，４．０ボルトの計４種類
についてのみ抽いてある。
０μｍ，ゲート長０．４μｍ〜２．２μｍでＬＤＤ構造
をもつＮ型トランジスタのチャンネル抵抗Ｒｄ特性の例
である。測定時のバイアス条件は、ドレイン・ソース電
圧Ｖｄｓ＝０．１ボルト，ドルクソース電圧ＶBS＝０．
０ボルトで、実効ゲート電圧Ｖｇｅは０．４ボルト，
１．０ボルト，２．０ボルト，４．０ボルトの計４種類
についてのみ抽いてある。
【００６５】図６は、図２のρ，γ決定処理１４で求め
られたρ−Ｖｇｅ特性の例，図７は、γ−Ｖｇｅ特性の
例を示す。
られたρ−Ｖｇｅ特性の例，図７は、γ−Ｖｇｅ特性の
例を示す。
【００６６】図８は、図２のρ−γ特性発生処理１７で
求められたρ−γ特性の例を示す。図８には、同時に、
γo パラメータ決定処理１１で拡散抵抗値γo を求める
様子も示している。拡散層抵抗γo は、ゲート幅Ｗに反
比例する特性をもつのでγoパラメータ決定処理では、
図８のρ−γ特性より求められたγo とゲート幅Ｗとの
積として定義される拡散層抵抗率ＲＬＤ
求められたρ−γ特性の例を示す。図８には、同時に、
γo パラメータ決定処理１１で拡散抵抗値γo を求める
様子も示している。拡散層抵抗γo は、ゲート幅Ｗに反
比例する特性をもつのでγoパラメータ決定処理では、
図８のρ−γ特性より求められたγo とゲート幅Ｗとの
積として定義される拡散層抵抗率ＲＬＤ
【００６７】
【００６８】をモデルパラメータ１０として、算出す
る。これにより、回路シミュレーション時に使用する任
意のゲート幅Ｗｘをもつトランジスタの拡散層抵抗γox
は、
る。これにより、回路シミュレーション時に使用する任
意のゲート幅Ｗｘをもつトランジスタの拡散層抵抗γox
は、
【００６９】
【００７０】として計算出来るためである。
【００７１】図９は、図２のｌo −Ｖｇｅ特性発生処理
２０で求められたｌo −Ｖｇｅ特性の例を示す。図中の
実線は、この特性を以下の解析式で近似した例である。
２０で求められたｌo −Ｖｇｅ特性の例を示す。図中の
実線は、この特性を以下の解析式で近似した例である。
【００７２】
【００７３】ここで、ＬＯ，ＬＡ，ＬＢはモデルパラメ
ータを表わし、図９の例では、ＬＯ＝０．０ｍ，ＬＡ＝
１．４５×１０-7ｍ，ＬＢ＝３．１ボルトの各値が使用
されている。
ータを表わし、図９の例では、ＬＯ＝０．０ｍ，ＬＡ＝
１．４５×１０-7ｍ，ＬＢ＝３．１ボルトの各値が使用
されている。
【００７４】図１０は、図２のμe −Ｖｇｅ特性発生処
理２３で求められたμe −Ｖｇｅ特性の例を示す。図中
の実線は、この特性を以下の解析式で近似した例であ
る。
理２３で求められたμe −Ｖｇｅ特性の例を示す。図中
の実線は、この特性を以下の解析式で近似した例であ
る。
【００７５】
【００７６】ここで、ＵＯ，ＵＡ，ＵＢ，ＵＣは、モデ
ルパラメータを表わし、図１０では、ＵＯ＝３８０ｃｍ
2 ／ボルト・秒，ＵＡ＝８．５ １／ボルト，ＵＢ＝
１．３５ボルト，ＵＣ＝−０．４５ボルトの各値が使用
されている。
ルパラメータを表わし、図１０では、ＵＯ＝３８０ｃｍ
2 ／ボルト・秒，ＵＡ＝８．５ １／ボルト，ＵＢ＝
１．３５ボルト，ＵＣ＝−０．４５ボルトの各値が使用
されている。
【００７７】図１１は、図８〜図１０の各特性から求め
られたモデルパラメータ及びモデル式（１７）〜（２
１）を用いたドレイン電流モデルの特性と実測値との比
較の例である。
られたモデルパラメータ及びモデル式（１７）〜（２
１）を用いたドレイン電流モデルの特性と実測値との比
較の例である。
【００７８】同図からわかる様に、ゲート長ＬG ＝０．
４〜２．２μｍのすべての範囲及びゲートバイアス１〜
５Ｖのすべての範囲で本発明によるモデル特性値を実測
値とは良く一致している。
４〜２．２μｍのすべての範囲及びゲートバイアス１〜
５Ｖのすべての範囲で本発明によるモデル特性値を実測
値とは良く一致している。
【００７９】
【発明の効果】以上説明したように本発明は、チャンネ
ル抵抗がゲート長に関して直線的に変化するすべてのゲ
ート長のＭＯＳＦＥＴに対してドレイン電流モデル式の
構成要素である拡散層抵抗率，実効移動度，実効チャン
ネル長を物理的意味を失なうことなく完全にモデル化す
ることが出来るので、モデルパラメータを抽出する手順
の標準化が容易となり抽出にかかる手間を減らすことが
可能である。同時に、ＬＤＤ構造をもつゲート長ＬG ＝
０．４〜２．２μｍの広い形状範囲にわたるＭＯＳＦＥ
Ｔに対して、実用上のすべてのゲートバイアス（Ｖｇｓ
がほぼ１〜４ボルト）領域で高精度なドレイン電流モデ
ルが得られるので、これを用いた回路シミュレーション
精度の向上が出来る。
ル抵抗がゲート長に関して直線的に変化するすべてのゲ
ート長のＭＯＳＦＥＴに対してドレイン電流モデル式の
構成要素である拡散層抵抗率，実効移動度，実効チャン
ネル長を物理的意味を失なうことなく完全にモデル化す
ることが出来るので、モデルパラメータを抽出する手順
の標準化が容易となり抽出にかかる手間を減らすことが
可能である。同時に、ＬＤＤ構造をもつゲート長ＬG ＝
０．４〜２．２μｍの広い形状範囲にわたるＭＯＳＦＥ
Ｔに対して、実用上のすべてのゲートバイアス（Ｖｇｓ
がほぼ１〜４ボルト）領域で高精度なドレイン電流モデ
ルが得られるので、これを用いた回路シミュレーション
精度の向上が出来る。
【図１】本発明の１実施例を示すブロック図。
【図２】図１の主要部のフローチャート。
【図３】ＬＤＤ構造ＭＯＳＦＥＴの等価回路の例
【図４】ＬＤＤ構造ＭＯＳＦＥＴの断面図の例。
【図５】チャンネル抵抗Ｒｄ対ゲート長ＬG 特性の例。
【図６】チャンネル抵抗の傾きρ対実効ゲート電圧Ｖｇ
ｅ特性の例。
ｅ特性の例。
【図７】ＬG ＝Ｏでのチャンネル抵抗γ対実効ゲート電
圧Ｖｇｅ特性の例。
圧Ｖｇｅ特性の例。
【図８】ＬG ＝Ｏでのチャンネル抵抗γ対チャンネル抵
抗の傾きρ特性の例。
抗の傾きρ特性の例。
【図９】ゲート・拡散層オーバラップ長ｌo 対実効ゲー
ト電圧Ｖｇｅ特性の例。
ト電圧Ｖｇｅ特性の例。
【図１０】実効移動度μe 対実効ゲート電圧Ｖｇｅ特性
の例。
の例。
【図１１】ドレイン電流Ｉｄ対ゲート長ＬG 特性の例。
１ 電流測定器 ２ Ｉｄ−Ｖｇｓ特性データ ３ しきい値電圧測定部 ４ Ｖｔｈ−ＬG 特性データ ５ チャンネル抵抗測定部 ６ Ｒｄ−Ｖｇｓ特性データ ７ Ｒｄ−ＬG 特性データ ９ チャンネル抵抗モデルパラメータ抽出部 １０ モデルパラメータデータ １１ 拡散層抵抗パラメータ抽出処理 １２ 拡散層オーバラップ長パラメータ抽出処理 １３ 実効移動度パラメータ抽出処理 １４ ρ，γ決定処理 １５ ρ−Ｖｇｅ特性データ １６ γ−Ｖｇｅ特性データ １７ ρ−γ特性発生処理 １８ ρ−γ特性データ １９ γo パラメータ決定処理 ２０ ｌo −Ｖｇｅ特性発生処理 ２１ ｌo −Ｖｇｅ特性データ ２２ ｌo パラメータ決定処理 ２３ μe −Ｖｇｅ特性発生処理 ２４ μe −Ｖｇｅ特性データ ２５ μe パラメータ決定処理 Ｉｄ ドレイン電流 Ｖｇｓ ゲート・ソース間電圧 Ｖｔｈ しきい値電圧 ＬG ゲート長 Ｒｄ チャンネル抵抗 ρ チャンネル抵抗のゲート長に対する傾き γ ゲート長がゼロのときのチャンネル抵抗 Ｖｇｅ 実効ゲート電圧（＝Ｖｇｓ−Ｖｔｈ） γo 拡散層抵抗 ｌo ゲート・拡散層オーバラップ長 μe 実効移動度
Claims (2)
- 【請求項１】ＭＯＳＦＥＴに直流バイアスをかけたとき
にドレイン端子に流れ込むドレイン電流を、しきい値電
圧，拡散層抵抗率，ゲートバイアス電圧に依存する実行
移動度，及びゲートバイアスに依存するゲート拡散層オ
ーバラップ長を構成要素にもつ解析式モデルで表すこと
を特徴とするＭＯＳＦＥＴのデバイスモデル。 - 【請求項２】ＭＯＳＦＥＴのドレイン・ソース端子間電
圧Ｖｄｓをゼロボルト近傍に保ち、ゲート・ソース端子
間電圧Ｖｇｓを変化させて、複数のゲート長のトランジ
スタに対してドレイン電流特性を測定する手段と、測定
されたドレイン電流特性からしきい値電圧Ｖｔｈ及びチ
ャンネル抵抗Ｒｄを測定する手段と、これら測定データ
より、複数の実効ゲート電圧Ｖｇｅ（ここでＶｇｅ＝Ｖ
ｇｓ−Ｖｔｈ）に対するチャンネル抵抗Ｒｄのゲート長
依存性データを計算する手段と、計算されたチャンネル
抵抗Ｒｄのゲート長に関する傾きρ及びゲート長がゼロ
になるときのチャンネル抵抗γをそれぞれ前記実効ゲー
ト電圧Ｖｇｅに対するデータとして抽出する手段とを用
い、得られた前記傾きρ及び前記チャンネル抵抗γの実
行ゲート電圧Ｖｇｅ依存データより前記傾きρがゼロに
なるときの前記チャンネル抵抗γである拡散層抵抗値γ
0を決定し、前記傾きρの逆数の実行ゲート電圧Ｖｇｅ
依存性をもって実効移動度の解析式モデルのもつパラメ
ータを決定し、（γ−γ0）Ｖｇｅ／ρの表式で表わさ
れる量の実行ゲート電圧Ｖｇｅ依存性をもってゲート拡
散層オーバラップ長の解析式モデルのもつパラメータを
決定することを特徴とするＭＯＳＦＥＴのデバイスモデ
ルのパラメータ抽出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5322519A JP2699844B2 (ja) | 1993-12-21 | 1993-12-21 | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5322519A JP2699844B2 (ja) | 1993-12-21 | 1993-12-21 | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176740A JPH07176740A (ja) | 1995-07-14 |
| JP2699844B2 true JP2699844B2 (ja) | 1998-01-19 |
Family
ID=18144568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5322519A Expired - Fee Related JP2699844B2 (ja) | 1993-12-21 | 1993-12-21 | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699844B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7711526B2 (en) | 2003-07-16 | 2010-05-04 | Sharp Kabushiki Kaisha | Simulator and parameter extraction device for transistor, simulation and parameter extraction method for transistor, and associated computer program and storage medium |
| US8745569B2 (en) | 2011-06-23 | 2014-06-03 | Panasonic Corporation | Equivalent circuit of bidirectional switch, simulation method for bidirectional switch, and simulation device for bidirectional switch |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3269459B2 (ja) | 1998-07-28 | 2002-03-25 | 日本電気株式会社 | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 |
| JP4798866B2 (ja) * | 2001-04-05 | 2011-10-19 | Ｏｋｉセミコンダクタ株式会社 | 回路シミュレーション用パラメータ抽出方法 |
| JP4896380B2 (ja) * | 2003-05-16 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 |
| JP2005235820A (ja) * | 2004-02-17 | 2005-09-02 | System Mori Kk | 回路シュミレーションのモデル式算出方法 |
| JP7381568B2 (ja) * | 2019-04-08 | 2023-11-15 | ローム株式会社 | デバイスパラメータの測定方法 |
| CN112052637A (zh) * | 2020-08-31 | 2020-12-08 | 中国科学院微电子研究所 | 基于bsimimg的fdsoi mosfet模型生成方法及装置 |
-
1993
- 1993-12-21 JP JP5322519A patent/JP2699844B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7711526B2 (en) | 2003-07-16 | 2010-05-04 | Sharp Kabushiki Kaisha | Simulator and parameter extraction device for transistor, simulation and parameter extraction method for transistor, and associated computer program and storage medium |
| US8745569B2 (en) | 2011-06-23 | 2014-06-03 | Panasonic Corporation | Equivalent circuit of bidirectional switch, simulation method for bidirectional switch, and simulation device for bidirectional switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176740A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Roy et al. | Simulation study of individual and combined sources of intrinsic parameter fluctuations in conventional nano-MOSFETs | |
| US7263477B2 (en) | Method and apparatus for modeling devices having different geometries | |
| Kim et al. | Extraction of virtual-source injection velocity in sub-100 nm III–V HFETs | |
| JP2699844B2 (ja) | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 | |
| JPH07175852A (ja) | 集積回路の製造方法 | |
| US7983889B2 (en) | Simulation method and simulation apparatus for LDMOSFET | |
| EP1145281B1 (en) | Modelling electrical characteristics of thin film transistors | |
| JP2000049339A (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル | |
| US7514940B1 (en) | System and method for determining effective channel dimensions of metal oxide semiconductor devices | |
| Moon et al. | New short-channel n-MOSFET current-voltage model in strong inversion and unified parameter extraction method | |
| Chatterjee et al. | A submicron DC MOSFET model for simulation of analog circuits | |
| Chung et al. | An efficient semi-empirical model of the IV characteristics for LDD MOSFETS | |
| JP3431610B2 (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
| Antognetti et al. | Use of process and 2-D MOS simulation in the study of doping profile influence on S/D resistance in short channel MOSFET's | |
| Yodprasit et al. | Efficient low-power designs using MOSFETs in the weak inversion region | |
| US6800496B1 (en) | Characterization methodology for the thin gate oxide device | |
| Pourgholam et al. | Modelling of drain current of MOSFET transistor in terms of gate oxide thickness | |
| Wright | A simple and continuous MOSFET model | |
| JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
| Chiang et al. | Inverse modeling of two-dimensional MOSFET dopant profile via capacitance of the source/drain gated diode | |
| US6548420B2 (en) | Measurement and analysis of mercury-based pseudo-field effect transistors | |
| US12061849B1 (en) | Modeling method of flicker noise of small-sized semiconductor device | |
| Wright | Simple and continuous MOSFET models for the computer-aided design of VLSI | |
| Hu | Compact modeling for the changing transistor | |
| JPH0629528A (ja) | Ｍｏｓ型トランジスタのモデル化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |
|
| LAPS | Cancellation because of no payment of annual fees |