JP7381568B2 - デバイスパラメータの測定方法 - Google Patents

デバイスパラメータの測定方法 Download PDF

Info

Publication number
JP7381568B2
JP7381568B2 JP2021513572A JP2021513572A JP7381568B2 JP 7381568 B2 JP7381568 B2 JP 7381568B2 JP 2021513572 A JP2021513572 A JP 2021513572A JP 2021513572 A JP2021513572 A JP 2021513572A JP 7381568 B2 JP7381568 B2 JP 7381568B2
Authority
JP
Japan
Prior art keywords
gate
voltage
vgs
source
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021513572A
Other languages
English (en)
Other versions
JPWO2020209110A1 (ja
Inventor
達也 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020209110A1 publication Critical patent/JPWO2020209110A1/ja
Application granted granted Critical
Publication of JP7381568B2 publication Critical patent/JP7381568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本明細書中に開示されている発明は、デバイスパラメータの測定方法に関する。
ＳＰＩＣＥ［simulation program with integrated circuit emphasis］等のコンピュータシミュレーションで用いられるスイッチ素子（例えば、ＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］）のデバイスモデルを作成する際には、種々のデバイスパラメータを測定することが必要不可欠である。
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
特開２０１７－１８１１７８号公報
ところで、ワイドバンドギャップ半導体（ＳｉＣやＧａＮなど）ベースのスイッチ素子（以下、ＷＢＧデバイスと呼ぶ）では、シリコンベースのスイッチ素子（以下、Ｓｉデバイスと呼ぶ）と比べて小さい外部ゲート抵抗を用いることが多い。例えば、Ｓｉデバイスでは、ターンオン時に５０～１００Ω程度、ターンオフ時に数百Ω～１ｋΩ程度の外部ゲート抵抗が用いられる。これに対して、ＷＢＧデバイスでは、ターンオン時／ターンオフ時の区別なく、１０Ω程度の小さい外部ゲート抵抗が用いられる。
一方、ＷＢＧデバイスは、Ｓｉデバイスと比べてチップ面積が小さく、内部ゲート抵抗（＝ゲートフィンガーの配線抵抗成分など）が大きくなる傾向がある。例えば、Ｓｉデバイスの内部ゲート抵抗は１Ω程度であるが、同オン抵抗を持つＷＢＧデバイスの内部ゲート抵抗は１０Ω程度である。言い換えると、ＷＢＧデバイスの内部ゲート抵抗は、同オン抵抗を持つＳｉデバイスの内部ゲート抵抗の１０倍程度である。
その結果、ＷＢＧデバイスでは、外部ゲート抵抗と内部ゲート抵抗それぞれの値が近くなる。そのため、例えば、ＷＢＧデバイスのデバイスモデルを作成する際には、その精度を高めるために内部ゲート抵抗の値を正確に知る必要がある。
なお、内部ゲート抵抗の測定方法としては、所定の測定周波数（例えば１ＭＨｚ）におけるインピーダンス測定を行い、等価回路を用いて内部ゲート抵抗を導出する手法が一般的である。しかしながら、この従来手法では、測定周波数や等価回路の設定次第で、得られる結果が大きく変化してしまう。
例えば、スイッチング動作時のゲート波形を単一の周波数で表すことはできないので、測定周波数が一義的に決まらず、正しい内部ゲート抵抗を測定することが難しい。また、ＷＢＧデバイスの集積化が進むにつれて、ゲートフィンガー間に浮遊容量が現れるので、等価回路を正確に定義することも困難である。
本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、精度の高いデバイスパラメータの測定方法を提供することを目的とする。
例えば、本明細書中に開示されているデバイスパラメータの測定方法は、スイッチ素子の外部ゲート抵抗をｍ通り（ただしｍは３以上の整数）に切り替えながらスイッチング過渡状態におけるゲート・ソース間電圧（又はゲート・エミッタ間電圧）の測定を繰り返すステップと；前記スイッチ素子の内部ゲート抵抗及びプラトー電圧をそれぞれＲｇｉｎ及びＶｐとし、ｍ通りの前記外部ゲート抵抗及び前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）をそれぞれＲｇ（ｋ）及びＶｇｓ（ｋ）（ただしｋ＝１、２、…、ｍ）として、数式Ｖｇｓ（ｋ）＝Ｒｇ（ｋ）／（Ｒｇ（ｋ）＋Ｒｇｉｎ）×Ｖｐのフィッティング処理を行うことにより、前記内部ゲート抵抗または前記プラトー電圧を導出するステップと；を有する構成（第１の構成）とされている。
また、本明細書中に開示されているデバイスパラメータの測定方法は、スイッチ素子の外部ゲート抵抗をｍ通り（ただしｍは３以上の整数）に切り替えながらスイッチング過渡状態におけるゲート・ソース間電圧（又はゲート・エミッタ間電圧）の測定を繰り返すステップと；前記スイッチ素子の内部ゲート抵抗とプラトー電圧をそれぞれＲｇｉｎ及びＶｐとし、ｍ通りの前記外部ゲート抵抗及び前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）をそれぞれＲｇ（ｋ）及びＶｇｓ（ｋ）（ただしｋ＝１、２、…、ｍ）として、数式１／Ｖｇｓ（ｋ）＝（Ｒｇｉｎ／Ｖｐ）×（１／Ｒｇ（ｋ））＋（１／Ｖｐ）のフィッティング処理を行うことにより、１／Ｖｇｓ（ｋ）を１／Ｒｇ（ｋ）の一次関数として表現するステップと；前記一次関数の切片から前記プラトー電圧を導出するステップと；前記一次関数の傾きと先に導出された前記プラトー電圧から前記内部ゲート抵抗を導出するステップと；を有する構成（第２の構成）とされている。
また、本明細書中に開示されているデバイスパラメータの測定方法は、スイッチ素子の外部ゲート抵抗を第１設定値としてスイッチング過渡状態におけるゲート・ソース間電圧（又はゲート・エミッタ間電圧）を測定することにより第１測定値を得るステップと；前記外部ゲート抵抗を前記第１設定値とは異なる第２設定値として前記スイッチング過渡状態における前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）を測定することにより第２測定値を得るステップと；前記スイッチ素子の内部ゲート抵抗とプラトー電圧をそれぞれＲｇｉｎ及びＶｐとし、前記外部ゲート抵抗の前記第１設定値及び前記第２設定値をそれぞれＲｇ１及びＲｇ２とし、前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）の前記第１測定値及び前記第２測定値をそれぞれＶｇｓ１及びＶｇｓ２として、数式Ｒｇｉｎ＝（Ｖｇｓ１－Ｖｇｓ２）×Ｒｇ１×Ｒｇ２／（Ｒｇ１×Ｖｇｓ２－Ｒｇ２×Ｖｇｓ１）、または、数式Ｖｐ＝（Ｒｇ１－Ｒｇ２）×Ｖｇｓ１×Ｖｇｓ２／（Ｒｇ１×Ｖｇｓ２－Ｒｇ２×Ｖｇｓ１）を解くことにより、前記内部ゲート抵抗または前記プラトー電圧を導出するステップと；を有する構成（第３の構成）とされている。
或いは、例えば、本明細書中に開示されているデバイスパラメータの測定方法は、前記スイッチ素子のプラトー電圧を導出するステップと；前記スイッチ素子の外部ゲート抵抗を設定するステップと；前記スイッチ素子のスイッチング過渡状態におけるゲート・ソース間電圧（又はゲート・エミッタ間電圧）を測定するステップと；前記スイッチ素子の内部ゲート抵抗、前記外部ゲート抵抗、前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）、及び、前記プラトー電圧をそれぞれＲｇｉｎ、Ｒｇ、Ｖｇｓ、及び、Ｖｐとして、数式Ｒｇｉｎ＝Ｒｇ×（Ｖｐ－Ｖｇｓ）／Ｖｇｓを解くことにより、前記内部ゲート抵抗を導出するステップと；を有する構成（第４の構成）とされている。
また、上記第１～第４いずれかの構成から成る測定方法において、前記スイッチング過渡状態は、前記スイッチ素子のターンオフ時にドレイン・ソース間電圧が変化している途中の状態である構成（第５の構成）にするとよい。
また、上記第１～第５いずれかの構成から成る測定方法は、ゲート端子、ドレイン端子（又はコレクタ端子）、第１ソース端子（又は第１エミッタ端子）、及び、第２ソース端子（又は第２エミッタ端子）を備えたスイッチ素子を測定対象とする構成（第６の構成）にするとよい。
また、上記第１～第５いずれかの構成から成る測定方法は、ゲート端子、ドレイン端子（又はコレクタ端子）、及び、ソース端子（又はエミッタ端子）を備えたスイッチ素子を測定対象とする構成（第７の構成）にしてもよい。
なお、上記第７の構成から成る測定方法は、前記スイッチ素子のドレイン電流（又はコレクタ電流）を測定し、その結果に応じて前記ソース端子（又はエミッタ端子）に付随するインダクタンス成分の影響をキャンセルするステップを更に有する構成（第８の構成）にすることが望ましい。
また、上記第１～第８いずれかの構成から成る測定方法は、ワイドバンドギャップ半導体のスイッチ素子を測定対象とする構成（第９の構成）にするとよい。
また、本明細書中に開示されている測定装置は、上記第１～第９いずれかの構成から成る測定方法を用いて、前記スイッチ素子のデバイスパラメータを測定する構成（第１０の構成）とされている。
また、本明細書中に開示されているデバイスモデル作成方法は、上記第１～第９いずれかの構成から成る測定方法で測定された前記スイッチ素子のデバイスパラメータを用いて前記スイッチ素子のデバイスモデルを作成する構成（第１１の構成）とされている。
本明細書中に開示されている発明によれば、精度の高いデバイスパラメータの測定方法を提供することが可能となる。
測定装置の一構成例を示す図 ゲート・ソース間電圧のターンオフ過渡特性を示す図 デバイスパラメータの第１導出例を示す図 フィッティング処理の一例を示す図 デバイスパラメータの第２導出例を示す図 １／Ｒｇと１／Ｖｇｓとの関係を示す図 デバイスパラメータの第３導出例を示す図 デバイスパラメータの第４導出例を示す図 電流電圧特性とプラトー電圧との関係を示す図 電圧変化領域で電流変動が生じる様子を示す図 ４ピンデバイスの接続例を示す図 ３ピンデバイスの接続例を示す図
＜測定装置＞
図１は、測定装置の一構成例を示す等価回路図である。本構成例の測定装置１０は、スイッチ素子２０のデバイスパラメータ（内部ゲート抵抗Ｒｇｉｎないしはプラトー電圧Ｖｐなど）を測定するための装置であり、電圧源１１と、電流源１２と、制御部１３と、を有する。また、測定装置１０は、スイッチ素子２０のゲートに外付けされる外部ゲート抵抗Ｒｇを有している。
スイッチ素子２０は、測定装置１０の測定対象（ＤＵＴ［device under test］）となる半導体スイッチングデバイスであり、本図では、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ１が用いられている。特に、今回提案する測定装置１０を用いてデバイスパラメータを測定することが望ましいスイッチ素子２０としては、外部ゲート抵抗Ｒｇと内部ゲート抵抗Ｒｇｉｎそれぞれの値が近いＷＢＧデバイス（ＳｉＣパワートランジスタやＧａＮパワートランジスタなど）を挙げることができる。
本図で等価的に示したように、トランジスタＭ１のゲート・ソース間、ゲート・ドレイン間、及び、ドレイン・ソース間には、それぞれ、ゲート・ソース間寄生容量Ｃｇｓ、ゲート・ドレイン間寄生容量Ｃｇｄ、及び、ドレイン・ソース間寄生容量Ｃｄｓが付随している。なお、トランジスタＭ１の入力容量Ｃｉｓｓは、ゲート・ソース間寄生容量Ｃｇｓとゲート・ドレイン間寄生容量Ｃｇｄとの和（＝Ｃｇｓ＋Ｃｇｄ）で表すことができる。また、トランジスタＭ１の出力容量Ｃｏｓｓは、ドレイン・ソース間寄生容量Ｃｄｓとゲート・ドレイン間寄生容量Ｃｇｄとの和（＝Ｃｄｓ＋Ｃｇｄ）で表すことができる。
また、トランジスタＭ１のゲートには、内部ゲート抵抗Ｒｇｉｎ（＝ゲートフィンガーの配線抵抗成分など）が付随している。なお、トランジスタＭ１には、寄生ダイオードや寄生インダクタンスも付随するが、図示の便宜上、それらの描写及び説明を割愛する。
スイッチ素子２０各部の電圧や電流について、Ｖｇｓはゲート・ソース間電圧、Ｖｇｓ（ｒｅａｌ）はゲート酸化膜に印加される電圧（実ゲート・ソース間電圧）、Ｖｄｓはドレイン・ソース間電圧、Ｉｄはドレイン電流、Ｉｇはゲート電流をそれぞれ示している。
なお、ゲート電流Ｉｇが流れているときには、内部ゲート抵抗Ｒｇｉｎの両端間に降下電圧Ｖｄｒｏｐ（＝－Ｉｇ×Ｒｇｉｎ）が生じるので、Ｖｇｓ≠Ｖｇｓ（ｒｅａｌ）となる。一方、ゲート電流Ｉｇが流れていないときには、上記の降下電圧Ｖｄｒｏｐがゼロとなるので、寄生インダクタンスを無視すると、Ｖｇｓ＝Ｖｇｓ（ｒｅａｌ）となる。
電圧源１１は、トランジスタＭ１に印加されるドレイン・ソース間電圧Ｖｄｓを設定するための手段である。その接続関係について具体的に述べる。電圧源１１の正極端（＝設定電圧ＶＳＥＴの印加端）は、電流源１２の第１端に接続されている。電流源１２の第２端は、トランジスタＭ１のドレイン端子Ｄに接続されている。トランジスタＭ１のソース端子Ｓは、電圧源１１の負極端（＝接地端ＧＮＤ）に接続されている。このように、電圧源１１と電流源１２は、スイッチ素子２０に対して直列に接続されている。すなわち、本図の測定系では、電圧源１１、電流源１２、及び、スイッチ素子２０（＝トランジスタＭ１）による閉回路が形成されている。
電流源１２は、トランジスタＭ１のオン期間に流れるドレイン電流Ｉｄの電流値を設定するための手段である。電流源１２としては、コイルなどの誘導性負荷を用いるとよい。その場合、電流源１２には、フライホイールダイオードを並列接続することが望ましい。
制御部１３は、外部ゲート抵抗Ｒｇを介してトランジスタＭ１のゲート端子Ｇにパルス状の制御電圧ＶＣＴＲＬを印加することにより、トランジスタＭ１をオン／オフさせる。
また、本図には明記されていないが、測定装置１０は、トランジスタＭ１のゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、ゲート電流Ｉｇを測定するための電圧計及び電流計を備えており、トランジスタＭ１のターンオン時及びターンオフ時の少なくとも一方について、そのスイッチング過渡状態を観測することにより、トランジスタＭ１のデバイスパラメータ（内部ゲート抵抗Ｒｇｉｎないしはプラトー電圧Ｖｐなど）を測定する。
なお、トランジスタＭ１のスイッチング過渡状態とは、ドレイン・ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄの少なくとも一方が変化している途中の状態と理解してもよいし、若しくは、ゲート電流Ｉｇが流れている状態と理解してもよい。
以下では、測定装置１０を用いたデバイスパラメータの測定方法（＝実際のスイッチング挙動から内部ゲート抵抗Ｒｇｉｎやプラトー電圧Ｖｐなどのデバイスパラメータを導出する手法）について詳細に説明する。
＜スイッチング過渡特性＞
図２は、ゲート・ソース間電圧Ｖｇｓのターンオフ過渡特性（実線：Ｒｇ＝ＲｇＬの場合、破線：Ｒｇ＝ＲｇＭの場合、一点鎖線：Ｒｇ＝ＲｇＨの場合、ただし、ＲｇＬ＜ＲｇＭ＜ＲｇＨ）を示すスイッチング波形図である。
トランジスタＭ１のターンオフ時において、ドレイン電流Ｉｄの変化が完了して、ドレイン・ソース間電圧Ｖｄｓ（不図示）がローレベル（≒０Ｖ）からハイレベル（≒ＶＳＥＴ）に変化している途中の状態では、本図で示したように、ゲート・ソース間電圧Ｖｇｓが一定値（またはほぼ一定値）となる領域、いわゆるプラトー領域（＝実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）がプラトー電圧Ｖｐと一致している期間）が存在する。すなわち、プラトー領域では、ゲート・ソース間電圧Ｖｇｓ及びゲート電流Ｉｇが一定値に保持されつつ、ドレイン・ソース間電圧Ｖｄｓのみが変化していく。
このように、プラトー領域では、基本的に、ゲート電流Ｉｇ及びドレイン電流Ｉｄがそれぞれ一定値となる。従って、トランジスタＭ１のゲート及びソースにそれぞれ付随するインダクタンス成分は無視することができる。
ところで、測定装置１０で測定することのできるゲート・ソース間電圧Ｖｇｓは、トランジスタＭ１のゲート酸化膜に印加される実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）そのものではなく、内部ゲート抵抗Ｒｇｉｎの両端間に生じる降下電圧Ｖｄｒｏｐ（＝Ｉｇ×Ｒｇｉｎ）を加味した電圧値（Ｖｇｓ＝Ｖｇｓ（ｒｅａｌ）＋Ｖｄｒｏｐ）となる。
なお、トランジスタＭ１のプラトー電圧Ｖｐと内部ゲート抵抗Ｒｇｉｎが共に固定値であることから、プラトー領域におけるゲート電流Ｉｇ（＝－Ｖｐ／（Ｒｇ＋Ｒｇｉｎ））は、外部ゲート抵抗Ｒｇ（延いてはトランジスタＭ１のスイッチング速度）に応じて一義的に決まる。また、内部ゲート抵抗Ｒｇｉｎの両端間に生じる降下電圧Ｖｄｒｏｐは、プラトー領域におけるゲート電流Ｉｇに依存する。従って、プラトー領域におけるゲート・ソース間電圧Ｖｇｓ（＝Ｖｐ＋Ｖｄｒｏｐ）は、外部ゲート抵抗Ｒｇに応じて変化する。
具体的に述べると、外部ゲート抵抗Ｒｇが小さい（＝トランジスタＭ１のスイッチング速度が速い）ほど、ゲート電流Ｉｇが増大して、降下電圧Ｖｄｒｏｐの絶対値が大きくなるので、プラトー領域におけるゲート・ソース間電圧Ｖｇｓが低下する。逆に、外部ゲート抵抗Ｒｇが大きい（＝トランジスタＭ１のスイッチング速度が遅い）ほど、ゲート電流Ｉｇが減少して、降下電圧Ｖｄｒｏｐが小さくなるので、プラトー領域におけるゲート・ソース間電圧Ｖｇｓが上昇する。
また、外部ゲート抵抗Ｒｇ（延いてはゲート電流Ｉｇ）を一定値とした場合、上記の降下電圧Ｖｄｒｏｐ（＝Ｉｇ×Ｒｇｉｎ）の絶対値は、トランジスタＭ１の内部ゲート抵抗Ｒｇｉｎに応じて決定される。従って、プラトー領域におけるゲート・ソース間電圧Ｖｇｓ（延いては降下電圧Ｖｄｒｏｐ）を測定することにより、内部ゲート抵抗Ｒｇｉｎを導出することができる。
なお、ここでは、トランジスタＭ１のターンオフ時にゲート・ソース間電圧Ｖｇｓの測定を行う旨の説明を行ったが、例えば、トランジスタＭ１のターンオン時にゲート・ソース間電圧Ｖｇｓの測定を行うこともできる。ただし、トランジスタＭ１のターンオン時には、ターンオフ時と比べて、スイッチング過渡状態（プラトー領域）におけるゲート・ソース間電圧Ｖｇｓのノイズが大きくなり易いので、測定精度的に不利となる場合がある。
以下では、上記の知見に基づくデバイスパラメータ（内部ゲート抵抗Ｒｇｉｎやプラトー電圧Ｖｐ）の新規な導出手法について、種々の具体例を挙げながら、詳細に説明する。
＜デバイスパラメータの導出手法（第１導出例）＞
図３は、デバイスパラメータの第１導出例を示すフローチャートである。まず、ステップＳ１１では、測定回数を表す変数ｋが初期値（例えばｋ＝１）に設定される。
次に、ステップＳ１２では、外部ゲート抵抗Ｒｇが設定値Ｒｇ（ｋ）に設定される。
続いて、ステップＳ１３では、トランジスタＭ１のスイッチング過渡状態（例えば、ターンオフ時のプラトー領域）におけるゲート・ソース間電圧Ｖｇｓが測定され、測定値Ｖｇｓ（ｋ）が取得される。なお、内部ゲート抵抗Ｒｇｉｎの測定精度を高めるためには、例えば、プラトー領域におけるゲート・ソース間電圧Ｖｇｓを複数回測定し、その平均値を算出して最終的な測定値とすることが望ましい。
次に、ステップＳ１４では、変数ｋが所定値ｍ（ただしｍは３以上の整数）であるか否かの判定が行われる。なお、ステップＳ１４において、イエス判定が下された場合には、フローがステップＳ１５に進められる。一方、ステップＳ１４において、ノー判定が下された場合には、変数ｋを１つインクリメントして、フローがステップＳ１２に戻される。
すなわち、ステップＳ１１～Ｓ１４では、トランジスタＭ１の外部ゲート抵抗Ｒｇをｍ通りの設定値Ｒｇ（１）～Ｒｇ（ｍ）（ただしＲｇ（１）≠Ｒｇ（２）≠…Ｒｇ（ｍ））に切り替えながら、スイッチング過渡状態におけるゲート・ソース間電圧Ｖｇｓの測定を繰り返すことにより、ｍ通りの測定値Ｖｇｓ（１）～Ｖｇｓ（ｍ）を順次取得するステップに相当する。
ステップＳ１４でイエス判定が下された場合、ステップＳ１５では、ｍ組の外部ゲート抵抗Ｒｇ（１）～Ｒｇ（ｍ）及びゲート・ソース間電圧Ｖｇｓ（１）～Ｖｇｓ（ｍ）を用いて、数式Ｘ：Ｖｇｓ（ｋ）＝Ｒｇ（ｋ）／（Ｒｇ（ｋ）＋Ｒｇｉｎ）×Ｖｐのフィッティング処理を行うことにより内部ゲート抵抗Ｒｇｉｎとプラトー電圧Ｖｐが導出される。
なお、数式Ｘは、Ｖｄｒｏｐ＝Ｖｇｓ－Ｖｐ＝－Ｉｇ×Ｒｇｉｎという関係式に、Ｉｇ＝Ｖｐ／（Ｒｇ＋Ｒｇｉｎ）を代入することで得られる。
図４は、ステップＳ１５におけるフィッティング処理の一例を示す図（Ｒｇ－Ｖｇｓ相関図）である。なお、図中の黒丸は、ｍ点の測定データＤ１～Ｄｍ（本図では、Ｄ１（Ｒｇ（１），Ｖｇｓ（１））、Ｄ２（Ｒｇ（２），Ｖｇｓ（２））、Ｄ３（Ｒｇ（３），Ｖｇｓ（３））、Ｄ４（Ｒｇ（４），Ｖｇｓ（４））、Ｄ５（Ｒｇ（５），Ｖｇｓ（５））及びＤ６（Ｒｇ（６），Ｖｇｓ（６））の計６点）を示している。一方、図中の破線は、フィッティング処理された数式Ｘの曲線を示している。
なお、ステップＳ１５におけるフィッティング処理では、例えば、ｍ点の測定データＤ１～Ｄｍと数式Ｘとの誤差が最小となるように、数式Ｘに含まれる内部ゲート抵抗Ｒｇｉｎ及びプラトー電圧Ｖｐの最適解をそれぞれ算出すればよい。
このように、数式Ｘのフィッティング処理により内部ゲート抵抗Ｒｇｉｎ及びプラトー電圧Ｖｐを導出する手法であれば、少なくとも３点以上の測定データに基づいて内部ゲート抵抗Ｒｇｉｎ及びプラトー電圧Ｖｐが導出される。従って、内部ゲート抵抗Ｒｇｉｎ及びプラトー電圧Ｖｐを精度良く導出することが可能となる。
＜デバイスパラメータの導出手法（第２導出例）＞
図５は、デバイスパラメータの第２導出例を示すフローチャートである。本導出例のステップＳ１１～Ｓ１４では、第１導出例（図３）と同じく、トランジスタＭ１の外部ゲート抵抗Ｒｇをｍ通りの設定値Ｒｇ（１）～Ｒｇ（ｍ）（ただしＲｇ（１）≠Ｒｇ（２）≠…Ｒｇ（ｍ））に切り替えながら、スイッチング過渡状態におけるゲート・ソース間電圧Ｖｇｓの測定を繰り返すことにより、ｍ通りの測定値Ｖｇｓ（１）～Ｖｇｓ（ｍ）が順次取得される。
ステップＳ１４でイエス判定が下された場合、ステップＳ１６では、ｍ組の外部ゲート抵抗Ｒｇ（１）～Ｒｇ（ｍ）及びゲート・ソース間電圧Ｖｇｓ（１）～Ｖｇｓ（ｍ）を用いて、数式Ｘ’：１／Ｖｇｓ（ｋ）＝（Ｒｇｉｎ／Ｖｐ）×（１／Ｒｇ（ｋ））＋（１／Ｖｐ）のフィッティング処理を行うことにより、１／Ｖｇｓ（ｋ）が１／Ｒｇ（ｋ）の一次関数（１／Ｖｇｓ（ｋ）＝α×（１／Ｒｇ（ｋ））＋β）として表現される（ただし、傾きα＝Ｒｇｉｎ／Ｖｐ、切片β＝１／Ｖｐ）。
なお、数式Ｘ’は、先出の数式Ｘを変形することで得られる。
続くステップＳ１７では、上記一次関数の切片β（＝１／Ｖｐ）から、プラトー電圧Ｖｐが導出される。
また、ステップＳ１８では、上記一次関数の傾きα（＝Ｒｇｉｎ／Ｖｐ）と、ステップＳ１７で導出されたプラトー電圧Ｖｐから、内部ゲート抵抗Ｒｇｉｎが導出される。
図６は、１／Ｒｇと１／Ｖｇｓとの関係を示す図（１／Ｒｇ－１／Ｖｇｓ相関図）である。なお、丸印及び三角印は、それぞれ、Ｉｄ＝１０Ａ及び２０Ａにおけるｍ点の測定データＤ１～Ｄｍ（例えばｍ＝６）を示している。また、一点鎖線及び破線は、それぞれ、フィッティング処理された数式Ｘ’（一次関数）の直線を示している。
なお、ステップＳ１６におけるフィッティング処理では、例えば、ｍ点の測定データＤ１～Ｄｍと数式Ｘ’との誤差が最小となるように、一次関数の傾きα及び切片βの最適解をそれぞれ算出すればよい。
このように、数式Ｘ’のフィッティング処理を行うことにより、１／Ｖｇｓ（ｋ）を１／Ｒｇ（ｋ）の一次関数（１／Ｖｇｓ（ｋ）＝α×（１／Ｒｇ（ｋ））＋β）として表現し、その傾きαと切片βから内部ゲート抵抗Ｒｇｉｎ及びプラトー電圧Ｖｐを導出する手法であれば、先出の第１導出例と同じく、少なくとも３点以上の測定データに基づいて内部ゲート抵抗Ｒｇｉｎ及びプラトー電圧Ｖｐが導出される。従って、内部ゲート抵抗Ｒｇｉｎ及びプラトー電圧Ｖｐを精度良く導出することが可能となる。
＜デバイスパラメータの導出手法（第３導出例）＞
図７は、デバイスパラメータの第３導出例を示すフローチャートである。まず、ステップＳ２１では、外部ゲート抵抗Ｒｇが第１設定値Ｒｇ１に設定される。
続いて、ステップＳ２２では、トランジスタＭ１のスイッチング過渡状態（例えば、ターンオフ時のプラトー領域）におけるゲート・ソース間電圧Ｖｇｓが測定され、第１測定値Ｖｇｓ１が取得される。
次に、ステップＳ２３では、外部ゲート抵抗Ｒｇが第２設定値Ｒｇ２（≠Ｒｇ１）に設定される。
続いて、ステップＳ２４では、先のステップＳ２２と同様に、トランジスタＭ１のスイッチング過渡状態（例えば、ターンオフ時のプラトー領域）におけるゲート・ソース間電圧Ｖｇｓが測定され、第２測定値Ｖｇｓ２が取得される。
最後に、ステップＳ２５では、数式Ｙ１：Ｒｇｉｎ＝（Ｖｇｓ１－Ｖｇｓ２）×Ｒｇ１×Ｒｇ２／（Ｒｇ１×Ｖｇｓ２－Ｒｇ２×Ｖｇｓ１）を解くことにより、内部ゲート抵抗Ｒｇｉｎが導出される。
なお、数式Ｙ１は、先出の数式Ｘに（Ｒｇ１，Ｖｇｓ１）及び（Ｒｇ２，Ｖｇｓ２）をそれぞれ代入し、プラトー電圧Ｖｐの項を打ち消すことで得られる。
また、上記とは逆に、先出の数式Ｘから内部ゲート抵抗Ｒｇｉｎの項を打ち消せば、数式Ｙ２：Ｖｐ＝（Ｒｇ１－Ｒｇ２）×Ｖｇｓ１×Ｖｇｓ２／（Ｒｇ１×Ｖｇｓ２－Ｒｇ２×Ｖｇｓ１）を得ることができるので、プラトー電圧Ｖｐを導出することも可能である。
先出の図２で示したように、外部ゲート抵抗Ｒｇが大きいほど、スイッチング過渡状態におけるゲート・ソース間電圧Ｖｇｓの一定値保持期間が長くなる。従って、ゲート・ソース間電圧Ｖｇｓの測定容易性を鑑みると、第１設定値Ｒｇ１及び第２設定値Ｒｇ２は、大きい方が望ましい。ただし、第１設定値Ｒｇ１及び第２設定値Ｒｇ２の双方を大きくすると、第１測定値Ｖｇｓ１と第２測定値Ｖｇｓ２との差が小さくなるので、測定ばらつきの影響を受けやすくなる。このように、２点測定による第３導出例では、外部ゲート抵抗Ｒｇの設定値を適切に選定することが重要となる。
＜デバイスパラメータの導出手法（第４導出例）＞
図８は、デバイスパラメータの第４導出例を示すフローチャートである。まず、ステップＳ３１では、トランジスタＭ１のプラトー電圧Ｖｐが導出される。
なお、プラトー電圧Ｖｐの導出手法としては、公知技術を適用すれば足りるので、詳細な説明は割愛するが、例えば、トランジスタＭ１のターンオン時及びターンオフ時の双方で測定されたゲート・ソース間電圧Ｖｇｓ，ｏｎ及びＶｇｓ，ｏｆｆと、同じくトランジスタＭ１のターンオン時及びターンオフ時の双方で測定されたゲート電流Ｉｇ，ｏｎ及びＩｇ，ｏｆｆの比を用いて、Ｖｐ＝｛（Ｖｇｓ，ｏｆｆ×Ｉｇ，ｏｎ）－（Ｖｇｓ，ｏｎ×Ｉｇ，ｏｆｆ）｝／（Ｉｇ，ｏｎ－Ｉｇ，ｏｆｆ）から、プラトー電圧Ｖｐを導出することができる。
図９は、トランジスタＭ１のＩｄ－Ｖｇｓ特性（丸：Ｖｄｓ＝Ｖｄｓ１の場合、三角：Ｖｄｓ＝Ｖｄｓ２の場合、四角：Ｖｄｓ＝Ｖｄｓ３の場合、ただし、Ｖｄｓ１＜Ｖｄｓ２＜Ｖｄｓ３）とプラトー電圧Ｖｐとの関係を示す図である。トランジスタＭ１のＩｄ－Ｖｇｓ特性は、Ｖｇｓ＜Ｖｐにおいて、ドレイン・ソース間電圧Ｖｄｓに依らず一致する。
図８に戻ってフローの説明を続ける。ステップＳ３２では、外部ゲート抵抗Ｒｇが設定され、ステップＳ３３では、トランジスタＭ１のスイッチング過渡状態（例えば、ターンオフ時のプラトー領域）におけるゲート・ソース間電圧Ｖｇｓが測定される。
最後に、ステップＳ３４では、数式Ｚ：Ｒｇｉｎ＝Ｒｇ×（Ｖｐ－Ｖｇｓ）／Ｖｇｓを解くことにより、内部ゲート抵抗Ｒｇｉｎが導出される。なお、数式Ｚは、先出の数式Ｘを変形することで得られる。
＜電圧変化領域での電流変動＞
図１０は、ドレイン・ソース間電圧Ｖｄｓの変化領域でドレイン電流Ｉｄの変動が生じる様子（ここではターンオン過渡特性）を示す図である。なお、本図中において、実線はドレイン・ソース間電圧Ｖｄｓ、破線はドレイン電流Ｉｄ、一点鎖線はゲート・ソース間電圧Ｖｇｓをそれぞれ示している。
本来、トランジスタＭ１のスイッチング過渡状態では、ドレイン電流Ｉｄの変化が完了した後に、ドレイン・ソース間電圧Ｖｄｓが変化し始める。すなわち、ドレイン・ソース間電圧Ｖｄｓの変化領域でゲート・ソース間電圧Ｖｇｓを測定する際には、ドレイン電流Ｉｄが一定値となっているはずである。
しかし、実際には、ドレイン・ソース間電圧Ｖｄｓの変化領域において、出力容量Ｃｏｓｓの充放電電流が流れるので、これに起因するドレイン電流Ｉｄの変動が発生する。
なお、本図では、トランジスタＭ１のターンオン過渡特性を示したが、トランジスタＭ１のターンオフ時においても、ドレイン・ソース間電圧Ｖｄｓの変化領域でドレイン電流Ｉｄの変動が生じ得る。
このようなドレイン電流Ｉｄの変動は、ゲート・ソース間電圧Ｖｇｓの測定に悪影響を及ぼし、延いては、デバイスパラメータ（内部ゲート抵抗Ｒｇｉｎないしプラトー電圧Ｖｐなど）の導出精度を低下させる要因となり得る。以下、この問題点について考察する。
＜スイッチ素子（４ピンデバイス）＞
図１１は、４ピンデバイスの接続例を示す図である。本図では、測定装置１０の測定対象として、４ピンパッケージ（本図の吹き出し枠を参照）のスイッチ素子２０ａが接続されている。すなわち、スイッチ素子２０ａは、一般的なゲート端子Ｇ、ドレイン端子Ｄ、及び、ソース端子Ｓのほかに、ゲート駆動用の第２ソース端子ＳＳ（＝電圧源１１の負極端に接続されることなく制御部１３にのみ接続されるソースセンス端子）を備えている。
このような４ピンデバイスを測定対象とする場合には、ソース端子Ｓに付随するインダクタンス成分の影響を受けない。従って、ドレイン・ソース間電圧Ｖｄｓの変化領域において、仮にドレイン電流Ｉｄが変動したとしても、ゲート・ソース間電圧Ｖｇｓの測定結果には影響がないので、先述の導出手法により、トランジスタＭ１のデバイスパラメータを正確に導出することができる。
＜スイッチ素子（３ピンデバイス）＞
図１２は、３ピンデバイスの接続例を示す図である。本図では、測定装置１０の相定対象として、一般的な３ピンパッケージ（本図の吹き出し枠を参照）のスイッチ素子２０ｂが接続されている。すなわち、スイッチ素子２０ｂは、一般的なゲート端子Ｇ、ドレイン端子Ｄ、及び、ソース端子Ｓのみを備えており、先出の第２ソース端子ＳＳ（図１１）は備えていない。
このような３ピンデバイスを測定対象とする場合には、ソース端子Ｓに付随するインダクタンス成分の影響を受ける。具体的に述べると、ドレイン・ソース間電圧Ｖｄｓの変化領域でドレイン電流Ｉｄが変動すると、ソース端子Ｓに付随するインダクタンス成分Ｌに起電圧（Ｌ×ｄＩｄ／ｄｔ）が発生する。その結果、ゲート・ソース間電圧Ｖｇｓの測定結果に影響が及ぶので、トランジスタＭ１のデバイスパラメータを正確に導出することができなくなる。
そこで、３ピンデバイスを測定対象とする場合には、トランジスタＭ１のドレイン電流Ｉｄを測定し、その測定結果に基づいてソース端子Ｓに付随するインダクタンス成分Ｌの影響をキャンセルするステップを追加することが望ましい。具体的に述べると、ドレイン電流Ｉｄの変化量とソース端子Ｓに付随するインダクタンス成分Ｌからキャンセル量を算出すればよい。
また、上記問題を回避する手法としては、外部ゲート抵抗Ｒｇを大きい値に設定して測定を行うことにより、寄生容量の充放電電流を極力抑えることも可能である。ただし、その場合、外部ゲート抵抗Ｒｇの変化に伴うゲート電流Ｉｇの変化が鈍くなるので、測定精度が犠牲となり得る点に留意が必要である。
＜デバイスモデル作成方法＞
なお、トランジスタＭ１のデバイスモデル作成に際しては、本測定方法を用いて測定された内部ゲート抵抗Ｒｇｉｎないしはプラトー電圧Ｖｐをパラメータ化して、デバイスモデルの等価回路記述に含めるとよい。これにより、トランジスタＭ１の挙動をシミュレーション上で忠実に再現することが可能となり、延いては、シミュレーションの精度を高めることが可能となる。
＜ＩＧＢＴ［insulated gate bipolar transistor］への適用＞
なお、上記の実施形態では、ＭＯＳＦＥＴを測定対象とした例を挙げて説明を行ってきたが、デバイスパラメータの測定対象は何らこれに限定されるものではなく、例えば、ＩＧＢＴを測定対象とする際にも適用することができる。
その場合には、上記説明中のトランジスタＭ１に関する端子、電圧、及び、電流の名称について、「ソース」を「エミッタ」と読み替えると共に、「ドレイン」を「コレクタ」と読み替えればよい。
ただし、ＩＧＢＴは、ＭＯＳＦＥＴと比べてチップ面積が大きく、内部ゲート抵抗Ｒｇｉｎも小さいので、測定はより困難となる。また、ＩＧＢＴでは、出力容量Ｃｏｓｓへの充放電電流も大きくなるので、３ピンデバイスでの測定は難しくなると考えられる。
＜その他の変形例＞
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本明細書中に開示されているデバイスパラメータの測定方法は、例えばワイドバンドギャップ半導体のスイッチ素子（ＳｉＣパワートランジスタやＧａＮパワートランジスタ）のデバイスモデルを作成する際に利用することが可能である。
１０ 測定装置
１１ 電圧源
１２ 電流源
１３ 制御部
２０、２０ａ、２０ｂ スイッチ素子
Ｃｄｓ ドレイン・ソース間寄生容量
Ｃｇｓ ゲート・ソース間寄生容量
Ｃｇｄ ゲート・ドレイン間寄生容量
Ｄ ドレイン端子
Ｇ ゲート端子
Ｍ１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｒｇ 外部ゲート抵抗
Ｒｇｉｎ 内部ゲート抵抗
Ｓ ソース端子（第１ソース端子）
ＳＳ ソースセンス端子（第２ソース端子）

Claims (11)

  1. スイッチ素子の外部ゲート抵抗をｍ通り（ただしｍは３以上の整数）に切り替えながらスイッチング過渡状態におけるゲート・ソース間電圧（又はゲート・エミッタ間電圧）の測定を繰り返すステップと；
    前記スイッチ素子の内部ゲート抵抗とプラトー電圧をそれぞれＲｇｉｎ及びＶｐとし、ｍ通りの前記外部ゲート抵抗及び前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）をそれぞれＲｇ（ｋ）及びＶｇｓ（ｋ）（ただしｋ＝１、２、…、ｍ）として、数式Ｖｇｓ（ｋ）＝Ｒｇ（ｋ）／（Ｒｇ（ｋ）＋Ｒｇｉｎ）×Ｖｐのフィッティング処理を行うことにより、前記内部ゲート抵抗または前記プラトー電圧を導出するステップと；
    を有する、デバイスパラメータの測定方法。
  2. スイッチ素子の外部ゲート抵抗をｍ通り（ただしｍは３以上の整数）に切り替えながらスイッチング過渡状態におけるゲート・ソース間電圧（又はゲート・エミッタ間電圧）の測定を繰り返すステップと；
    前記スイッチ素子の内部ゲート抵抗とプラトー電圧をそれぞれＲｇｉｎ及びＶｐとし、ｍ通りの前記外部ゲート抵抗及び前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）をそれぞれＲｇ（ｋ）及びＶｇｓ（ｋ）（ただしｋ＝１、２、…、ｍ）として、数式１／Ｖｇｓ（ｋ）＝（Ｒｇｉｎ／Ｖｐ）×（１／Ｒｇ（ｋ））＋（１／Ｖｐ）のフィッティング処理を行うことにより、１／Ｖｇｓ（ｋ）を１／Ｒｇ（ｋ）の一次関数として表現するステップと；
    前記一次関数の切片から前記プラトー電圧を導出するステップと；
    前記一次関数の傾きと先に導出された前記プラトー電圧から前記内部ゲート抵抗を導出するステップと；
    を有する、デバイスパラメータの測定方法。
  3. スイッチ素子の外部ゲート抵抗を第１設定値としてスイッチング過渡状態におけるゲート・ソース間電圧（又はゲート・エミッタ間電圧）を測定することにより第１測定値を得るステップと；
    前記外部ゲート抵抗を前記第１設定値とは異なる第２設定値として前記スイッチング過渡状態における前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）を測定することにより第２測定値を得るステップと；
    前記スイッチ素子の内部ゲート抵抗とプラトー電圧をそれぞれＲｇｉｎ及びＶｐとし、前記外部ゲート抵抗の前記第１設定値及び前記第２設定値をそれぞれＲｇ１及びＲｇ２とし、前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）の前記第１測定値及び前記第２測定値をそれぞれＶｇｓ１及びＶｇｓ２として、数式Ｒｇｉｎ＝（Ｖｇｓ１－Ｖｇｓ２）×Ｒｇ１×Ｒｇ２／（Ｒｇ１×Ｖｇｓ２－Ｒｇ２×Ｖｇｓ１）から前記内部ゲート抵抗を導出し、数式Ｖｐ＝（Ｒｇ１－Ｒｇ２）×Ｖｇｓ１×Ｖｇｓ２／（Ｒｇ１×Ｖｇｓ２－Ｒｇ２×Ｖｇｓ１）から前記プラトー電圧を導出するステップと；
    を有する、デバイスパラメータの測定方法。
  4. スイッチ素子のプラトー電圧を導出するステップと；
    前記スイッチ素子の外部ゲート抵抗を設定するステップと；
    前記スイッチ素子のスイッチング過渡状態におけるゲート・ソース間電圧（又はゲート・エミッタ間電圧）を測定するステップと；
    前記スイッチ素子の内部ゲート抵抗、前記外部ゲート抵抗、前記ゲート・ソース間電圧（又はゲート・エミッタ間電圧）、及び、前記プラトー電圧をそれぞれＲｇｉｎ、Ｒｇ、Ｖｇｓ、及び、Ｖｐとして、数式Ｒｇｉｎ＝Ｒｇ×（Ｖｐ－Ｖｇｓ）／Ｖｇｓを解くことにより、前記内部ゲート抵抗を導出するステップと；
    を有する、デバイスパラメータの測定方法。
  5. 前記スイッチング過渡状態は、前記スイッチ素子のターンオフ時にドレイン・ソース間電圧が変化している途中の状態である、請求項１～請求項４のいずれか一項に記載の測定方法。
  6. ゲート端子、ドレイン端子（又はコレクタ端子）、第１ソース端子（又は第１エミッタ端子）、及び、第２ソース端子（又は第２エミッタ端子）を備えたスイッチ素子を測定対象とする、請求項１～請求項５のいずれか一項に記載の測定方法。
  7. ゲート端子、ドレイン端子（又はコレクタ端子）、及び、ソース端子（又はエミッタ端子）を備えたスイッチ素子を測定対象とする、請求項１～請求項５のいずれか一項に記載の測定方法。
  8. 前記スイッチ素子のドレイン電流（又はコレクタ電流）を測定し、その結果に応じて前記ソース端子（又はエミッタ端子）に付随するインダクタンス成分の影響をキャンセルするステップをさらに有する、請求項７に記載の測定方法。
  9. ワイドバンドギャップ半導体のスイッチ素子を測定対象とする、請求項１～請求項８のいずれか一項に記載の測定方法。
  10. 請求項１～請求項９に記載の測定方法を用いて前記スイッチ素子のデバイスパラメータを測定する、測定装置。
  11. 請求項１～請求項９に記載の測定方法で測定された前記スイッチ素子のデバイスパラメータを用いて前記スイッチ素子のデバイスモデルを作成する、デバイスモデル作成方法。
JP2021513572A 2019-04-08 2020-03-27 デバイスパラメータの測定方法 Active JP7381568B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019073403 2019-04-08
JP2019073403 2019-04-08
JP2019170180 2019-09-19
JP2019170180 2019-09-19
PCT/JP2020/014245 WO2020209110A1 (ja) 2019-04-08 2020-03-27 デバイスパラメータの測定方法

Publications (2)

Publication Number Publication Date
JPWO2020209110A1 JPWO2020209110A1 (ja) 2020-10-15
JP7381568B2 true JP7381568B2 (ja) 2023-11-15

Family

ID=72750823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021513572A Active JP7381568B2 (ja) 2019-04-08 2020-03-27 デバイスパラメータの測定方法

Country Status (5)

Country Link
US (1) US11933836B2 (ja)
JP (1) JP7381568B2 (ja)
CN (1) CN113678241B (ja)
DE (1) DE112020001798T5 (ja)
WO (1) WO2020209110A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023085244A1 (ja) * 2021-11-10 2023-05-19 ニデックアドバンステクノロジー株式会社 スイッチモジュール検査装置、及びスイッチング素子検査方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101097A (ja) 1998-09-18 2000-04-07 Fujitsu Ltd 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル
US20070040571A1 (en) 2005-08-22 2007-02-22 Dolian Krikor M Method and apparatus for testing power MOSFET devices
JP2010211387A (ja) 2009-03-09 2010-09-24 Mitsubishi Electric Corp Ｍｏｓｆｅｔモデル及びそのパラメータ抽出方法
JP2013142704A (ja) 2012-01-11 2013-07-22 Abb Research Ltd Ｉｇｂｔデバイスの動作状態を実時間で監視するシステムと方法
JP2015161627A (ja) 2014-02-28 2015-09-07 キーサイト テクノロジーズ， インク． パワーデバイスのゲート電荷測定方法及びパワーデバイスの特性測定装置
CN106991221A (zh) 2017-03-24 2017-07-28 清华大学 一种基于igbt器件瞬态物理过程的分段折线模型
JP2017181178A (ja) 2016-03-29 2017-10-05 ローム株式会社 電流電圧特性の測定方法
JP7176740B2 (ja) 2019-01-11 2022-11-22 株式会社寺岡精工 計量装置、商品データ処理システム、及びその方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699844B2 (ja) * 1993-12-21 1998-01-19 日本電気株式会社 Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法
JP2000058613A (ja) * 1998-08-11 2000-02-25 Mitsubishi Electric Corp 拡散抵抗を求める方法、記録媒体及び半導体ウェハ
JP2003149286A (ja) * 2001-11-08 2003-05-21 Asahi Kasei Microsystems Kk Ｍｏｓ型電界効果トランジスタの特性測定方法
JP5288399B2 (ja) * 2008-06-18 2013-09-11 独立行政法人産業技術総合研究所 パラメータ抽出方法及び装置
CN105051876B (zh) * 2012-11-26 2018-03-27 D3半导体有限公司 用于垂直半导体器件的精度提高的器件体系结构和方法
JP6842837B2 (ja) * 2016-03-30 2021-03-17 ローム株式会社 ゲート駆動回路
JP6936341B2 (ja) * 2018-01-25 2021-09-15 ローム株式会社 電流電圧特性の測定方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101097A (ja) 1998-09-18 2000-04-07 Fujitsu Ltd 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル
US20070040571A1 (en) 2005-08-22 2007-02-22 Dolian Krikor M Method and apparatus for testing power MOSFET devices
JP2010211387A (ja) 2009-03-09 2010-09-24 Mitsubishi Electric Corp Ｍｏｓｆｅｔモデル及びそのパラメータ抽出方法
JP2013142704A (ja) 2012-01-11 2013-07-22 Abb Research Ltd Ｉｇｂｔデバイスの動作状態を実時間で監視するシステムと方法
JP2015161627A (ja) 2014-02-28 2015-09-07 キーサイト テクノロジーズ， インク． パワーデバイスのゲート電荷測定方法及びパワーデバイスの特性測定装置
JP2017181178A (ja) 2016-03-29 2017-10-05 ローム株式会社 電流電圧特性の測定方法
CN106991221A (zh) 2017-03-24 2017-07-28 清华大学 一种基于igbt器件瞬态物理过程的分段折线模型
JP7176740B2 (ja) 2019-01-11 2022-11-22 株式会社寺岡精工 計量装置、商品データ処理システム、及びその方法

Also Published As

Publication number Publication date
US11933836B2 (en) 2024-03-19
JPWO2020209110A1 (ja) 2020-10-15
US20220146566A1 (en) 2022-05-12
WO2020209110A1 (ja) 2020-10-15
CN113678241B (zh) 2023-10-03
CN113678241A (zh) 2021-11-19
DE112020001798T5 (de) 2022-01-20

Similar Documents

Publication Publication Date Title
JP6251310B2 (ja) 電流電圧特性の測定方法
TWI509263B (zh) 電壓檢測電路及用於測量電晶體特性之方法
US10866272B2 (en) Simulation circuit and simulation method
Sochor et al. A fast and accurate SiC MOSFET compact model for virtual prototyping of power electronic circuits
JP7381568B2 (ja) デバイスパラメータの測定方法
JP6936341B2 (ja) 電流電圧特性の測定方法
Bazzano et al. A new analog behavioral SPICE macro model with thermal and self-heating effects for silicon carbide power MOSFETs
JP5069711B2 (ja) Ｍｏｓｆｅｔモデルのパラメータ抽出方法
Palazzo et al. A behavioral model for short-circuit operation of a GaN-based half bridge
Xie et al. Modeling the gate driver IC for GaN transistor: A black-box approach
Lefdal Hove et al. Improved SiC MOSFET SPICE model to avoid convergence errors
JP2009251862A (ja) Ｍｏｓトランジスタの模擬回路
Chen et al. System co-design of a 600V GaN FET power stage with integrated driver in a QFN system-in-package (QFN-SiP)
Fang et al. MVSG GaN-HEMT model: Approach to simulate fringing field capacitances, gate current de-biasing, and charge trapping effects
Stark et al. Analysis of parameters determining nominal dynamic performance of 1.2 kV SiC power MOSFETs
Huerner et al. Method for extracting internal gate resistance of SiC MOSFETs from double-pulse measurements
CN105160141B (zh) 超高压场效应管子电路模型建模方法
Masuhara et al. Development of an Accurate SPICE Model for a new 1.2-kV SiC-MOSFET device
Fuchs et al. A new method for measuring parasitics of super junction power MOSFETs
CN114002572B (zh) 一种用于测试功率器件的共源电感的测试电路及测试方法
Gerstner et al. SiC power module loss reduction by PWM gate drive patterns and impedance-optimized gate drive voltages
Stark et al. Estimation of Switching Losses using Simplified Compact Models for SiC Power MOSFETs
Alhoussein et al. Parametric Optimisation of New SiC Power MOSFET Model Using Experimental Performance Data
Schnitzler et al. Gate-Source-Dependent Soft-and Hard-Switching Losses of 1200V SiC MOSFETs Utilizing Heatsinkless Calorimetric Measurements Based on Optical Sensors
Bodake et al. VERIFICATION OF SPICE MODEL OF MOSFET

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231102

R150 Certificate of patent or registration of utility model

Ref document number: 7381568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150