JP2003149286A - Ｍｏｓ型電界効果トランジスタの特性測定方法 - Google Patents
Ｍｏｓ型電界効果トランジスタの特性測定方法Info
- Publication number
- JP2003149286A JP2003149286A JP2001343184A JP2001343184A JP2003149286A JP 2003149286 A JP2003149286 A JP 2003149286A JP 2001343184 A JP2001343184 A JP 2001343184A JP 2001343184 A JP2001343184 A JP 2001343184A JP 2003149286 A JP2003149286 A JP 2003149286A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- field effect
- effect transistor
- noise
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 さまざまなゲートバイアス，ドレインバイア
スにおけるＭＯＳＦＥＴの特性を簡便かつ正確に測定す
る。 【解決手段】 ゲート電圧Ｖｇについては乾電池電源Ｂ
ＡＴの出力電圧を抵抗分割して与え、ドレイン電圧Ｖｄ
については、直流安定化電源４を含む可変直流電圧供給
装置１０から与える。ＭＯＳＦＥＴのゲートはその他の
端子から絶縁されているため、Ｖｇは所望の値に固定す
ることが容易である。Ｖｄに関しては、可変直流電圧供
給装置１０を用いているので、その値を所望の値に固定
することが容易である。直流安定化電源４等から発生す
るノイズはゲート端子には入力されないので、ＭＯＳＦ
ＥＴ自身の増幅能力に起因して直流安定化電源４等から
のノイズ成分が増幅されてしまい、測定が困難になると
いう問題も生じない。ドレイン電圧に重畳された交流ノ
イズレベルは、ノイズ測定器ＮＡによって測定すること
ができる。
スにおけるＭＯＳＦＥＴの特性を簡便かつ正確に測定す
る。 【解決手段】 ゲート電圧Ｖｇについては乾電池電源Ｂ
ＡＴの出力電圧を抵抗分割して与え、ドレイン電圧Ｖｄ
については、直流安定化電源４を含む可変直流電圧供給
装置１０から与える。ＭＯＳＦＥＴのゲートはその他の
端子から絶縁されているため、Ｖｇは所望の値に固定す
ることが容易である。Ｖｄに関しては、可変直流電圧供
給装置１０を用いているので、その値を所望の値に固定
することが容易である。直流安定化電源４等から発生す
るノイズはゲート端子には入力されないので、ＭＯＳＦ
ＥＴ自身の増幅能力に起因して直流安定化電源４等から
のノイズ成分が増幅されてしまい、測定が困難になると
いう問題も生じない。ドレイン電圧に重畳された交流ノ
イズレベルは、ノイズ測定器ＮＡによって測定すること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ型電界効果
トランジスタの特性測定方法に関する。
トランジスタの特性測定方法に関する。
【０００２】さらに詳述すると、本発明は、ＭＯＳ型電
界効果トランジスタにおける１／ｆノイズなど微小な信
号を評価するのに好適な、ＭＯＳ型電界効果トランジス
タの特性測定方法に関する。
界効果トランジスタにおける１／ｆノイズなど微小な信
号を評価するのに好適な、ＭＯＳ型電界効果トランジス
タの特性測定方法に関する。
【０００３】
【従来の技術】電子回路の集積化が進むにつれて、ＭＯ
Ｓ型電界効果トランジスタ等の半導体装置から発生する
低周波ノイズ、殊に１／ｆノイズと呼ばれるノイズ成分
を測定することがより重要になっている。
Ｓ型電界効果トランジスタ等の半導体装置から発生する
低周波ノイズ、殊に１／ｆノイズと呼ばれるノイズ成分
を測定することがより重要になっている。
【０００４】図１は、従来から知られているＭＯＳ型電
界効果トランジスタの１／ｆノイズ評価系統図を示して
いる。本図において、ＤＵＴは被測定デバイス（Device
Under Test)となるＭＯＳ型電界効果トランジスタ、Ｂ
１はゲート電圧Ｖｇを発生させる基となる直流電圧を供
給する第１の乾電池群、Ｂ２はドレイン電圧Ｖｄを発生
させる基となる直流電圧を供給する第２の乾電池群、Ｒ
Ｌはドレイン端子に接続されている負荷抵抗、ＮＡはド
レイン端子に接続されているノイズ測定器である。
界効果トランジスタの１／ｆノイズ評価系統図を示して
いる。本図において、ＤＵＴは被測定デバイス（Device
Under Test)となるＭＯＳ型電界効果トランジスタ、Ｂ
１はゲート電圧Ｖｇを発生させる基となる直流電圧を供
給する第１の乾電池群、Ｂ２はドレイン電圧Ｖｄを発生
させる基となる直流電圧を供給する第２の乾電池群、Ｒ
Ｌはドレイン端子に接続されている負荷抵抗、ＮＡはド
レイン端子に接続されているノイズ測定器である。
【０００５】図１に示した１／ｆノイズ評価系統図のよ
うに、従来の技術では、所望のゲート電圧Ｖｇおよびド
レイン電圧Ｖｄを取り出すために、乾電池の出力電圧を
複数の抵抗器によって分割する、いわゆる抵抗分割法が
用いられている。
うに、従来の技術では、所望のゲート電圧Ｖｇおよびド
レイン電圧Ｖｄを取り出すために、乾電池の出力電圧を
複数の抵抗器によって分割する、いわゆる抵抗分割法が
用いられている。
【０００６】そして、与えられたゲート電圧Ｖｇ，ドレ
イン電圧ＶｄによりＭＯＳ型電界効果トランジスタＤＵ
Ｔから発生するノイズは、ドレイン端子接続されたノイ
ズ測定器ＮＡにより測定される。具体的には、ノイズ測
定器ＮＡとしてシグナルアナライザまたはスペクトラム
アナライザが用いられ、これら測定器によって、発生す
るノイズ電力（すなわち、周波数ｖｓ．ノイズ電力）が
測定される。
イン電圧ＶｄによりＭＯＳ型電界効果トランジスタＤＵ
Ｔから発生するノイズは、ドレイン端子接続されたノイ
ズ測定器ＮＡにより測定される。具体的には、ノイズ測
定器ＮＡとしてシグナルアナライザまたはスペクトラム
アナライザが用いられ、これら測定器によって、発生す
るノイズ電力（すなわち、周波数ｖｓ．ノイズ電力）が
測定される。
【０００７】
【発明が解決しようとする課題】図１に示した従来技術
においては、ＭＯＳ型電界効果トランジスタＤＵＴのド
レイン端子に直列に接続されている負荷抵抗ＲＬと、Ｍ
ＯＳ型電界効果トランジスタＤＵＴの内部抵抗とのバラ
ンスによって、ドレイン電圧Ｖｄが決定される。
においては、ＭＯＳ型電界効果トランジスタＤＵＴのド
レイン端子に直列に接続されている負荷抵抗ＲＬと、Ｍ
ＯＳ型電界効果トランジスタＤＵＴの内部抵抗とのバラ
ンスによって、ドレイン電圧Ｖｄが決定される。
【０００８】ところで、ＭＯＳ型電界効果トランジスタ
の内部抵抗はゲートバイアスに対してきわめて敏感に反
応し、ごく微小なゲートバイアスの変化によってもＭＯ
Ｓ型電界効果トランジスタの内部抵抗は大きく変化す
る。また、ＭＯＳ型電界効果トランジスタ間での閾値の
微妙なばらつきによっても、ゲートバイアスを一定にし
た場合のＭＯＳ型電界効果トランジスタの内部抵抗は大
きくばらつく結果となっている。
の内部抵抗はゲートバイアスに対してきわめて敏感に反
応し、ごく微小なゲートバイアスの変化によってもＭＯ
Ｓ型電界効果トランジスタの内部抵抗は大きく変化す
る。また、ＭＯＳ型電界効果トランジスタ間での閾値の
微妙なばらつきによっても、ゲートバイアスを一定にし
た場合のＭＯＳ型電界効果トランジスタの内部抵抗は大
きくばらつく結果となっている。
【０００９】従って、ある所望のドレイン電圧Ｖｄを得
ようとすると、ゲート電圧ＶｇあるいはＭＯＳ型電界効
果トランジスタの閾値等のばらつきがあることから、ド
レイン電圧Ｖｄを与える側の乾電池電圧・抵抗の設定を
大きく変えてやる必要があり、そのために抵抗器や乾電
池の接続を最適化させるための作業がきわめて煩雑にな
るという問題があった。
ようとすると、ゲート電圧ＶｇあるいはＭＯＳ型電界効
果トランジスタの閾値等のばらつきがあることから、ド
レイン電圧Ｖｄを与える側の乾電池電圧・抵抗の設定を
大きく変えてやる必要があり、そのために抵抗器や乾電
池の接続を最適化させるための作業がきわめて煩雑にな
るという問題があった。
【００１０】一方、一般に半導体装置等の電気的測定に
多く用いられている、電灯線などの交流電源を入力とす
る直流安定化電源装置では、その制御部への数値入力を
設定したりコンピュータ制御等によって、容易に直流出
力電圧を変化させることができるので、上述した乾電池
と抵抗器による電源の場合のように、頻繁に接続を変え
てやる必要はない。
多く用いられている、電灯線などの交流電源を入力とす
る直流安定化電源装置では、その制御部への数値入力を
設定したりコンピュータ制御等によって、容易に直流出
力電圧を変化させることができるので、上述した乾電池
と抵抗器による電源の場合のように、頻繁に接続を変え
てやる必要はない。
【００１１】しかしながら、この直流安定化電源装置か
ら出力される電圧には、純粋な直流成分のほかに、様々
な周波数の交流ノイズ成分が含まれている。従って、Ｍ
ＯＳ型電界効果トランジスタから発生する微小ノイズ、
特にいわゆる１／ｆノイズを測定する場合において、上
記直流安定化電源等の交流駆動電源をゲート電圧源とし
て用いた場合、その直流出力に含まれているノイズ成分
が被測定デバイスであるＭＯＳＦＥＴ自身によって増幅
されてしまい、評価すべきＭＯＳＦＥＴ自身のノイズ以
上の強度で出力される結果となるため、ＭＯＳＦＥＴか
ら発生するノイズの強度を評価することが不可能であっ
た。
ら出力される電圧には、純粋な直流成分のほかに、様々
な周波数の交流ノイズ成分が含まれている。従って、Ｍ
ＯＳ型電界効果トランジスタから発生する微小ノイズ、
特にいわゆる１／ｆノイズを測定する場合において、上
記直流安定化電源等の交流駆動電源をゲート電圧源とし
て用いた場合、その直流出力に含まれているノイズ成分
が被測定デバイスであるＭＯＳＦＥＴ自身によって増幅
されてしまい、評価すべきＭＯＳＦＥＴ自身のノイズ以
上の強度で出力される結果となるため、ＭＯＳＦＥＴか
ら発生するノイズの強度を評価することが不可能であっ
た。
【００１２】よって、本発明の目的は上述の点に鑑み、
さまざまなゲートバイアス，ドレインバイアスにおける
特性をきわめて簡便かつ正確に測定できる、ＭＯＳ型電
界効果トランジスタの特性測定方法を提供することにあ
る。
さまざまなゲートバイアス，ドレインバイアスにおける
特性をきわめて簡便かつ正確に測定できる、ＭＯＳ型電
界効果トランジスタの特性測定方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項1に係る本発明は、ＭＯＳ型電界効果トラ
ンジスタの特性を測定するに際して、直流電圧源として
乾電池を用い、該乾電池の出力電圧を抵抗分圧して前記
ＭＯＳ型電界効果トランジスタのゲート電圧を発生さ
せ、さらに、交流電力により駆動される直流安定化電源
から出力される直流電圧を、前記ＭＯＳ型電界効果トラ
ンジスタのドレイン電圧として印加するものである。
めに、請求項1に係る本発明は、ＭＯＳ型電界効果トラ
ンジスタの特性を測定するに際して、直流電圧源として
乾電池を用い、該乾電池の出力電圧を抵抗分圧して前記
ＭＯＳ型電界効果トランジスタのゲート電圧を発生さ
せ、さらに、交流電力により駆動される直流安定化電源
から出力される直流電圧を、前記ＭＯＳ型電界効果トラ
ンジスタのドレイン電圧として印加するものである。
【００１４】また、請求項２に係るＭＯＳ型電界効果ト
ランジスタの特性測定方法では、前記ＭＯＳ型電界効果
トランジスタのドレイン端子にノイズ測定手段を接続す
ることにより、前記ＭＯＳ型電界効果トランジスタの低
周波ノイズを評価する。
ランジスタの特性測定方法では、前記ＭＯＳ型電界効果
トランジスタのドレイン端子にノイズ測定手段を接続す
ることにより、前記ＭＯＳ型電界効果トランジスタの低
周波ノイズを評価する。
【００１５】
【発明の実施の形態】図２は、本発明を適用したＭＯＳ
型電界効果トランジスタの特性測定方法を示す。本図に
おいて、ＤＵＴは、被測定デバイスとなるＭＯＳ型電界
効果トランジスタである。ＢＡＴは、ＭＯＳ型電界効果
トランジスタＤＵＴのゲート電圧Ｖｇを発生させる基と
なる、直流電圧を供給する乾電池群である。この乾電池
群ＢＡＴの出力端子間には、直列接続された複数の抵抗
が接続されており、いわゆる抵抗分割法によりゲート電
圧Ｖｇが供給される。１０はドレイン電圧Ｖｄを発生さ
せるための可変直流電圧供給装置であって、交流電力源
２に接続された直流安定化電源４および安定化電源制御
部６を含んでいる。ＲＬは、ＭＯＳ型電界効果トランジ
スタＤＵＴのドレイン端子と可変直流電圧供給装置１０
の間に接続されている負荷抵抗である。ＮＡは、ＭＯＳ
型電界効果トランジスタＤＵＴのドレイン端子に接続さ
れている、シグナルアナライザまたはスペクトラムアナ
ライザ等のノイズ測定器である。
型電界効果トランジスタの特性測定方法を示す。本図に
おいて、ＤＵＴは、被測定デバイスとなるＭＯＳ型電界
効果トランジスタである。ＢＡＴは、ＭＯＳ型電界効果
トランジスタＤＵＴのゲート電圧Ｖｇを発生させる基と
なる、直流電圧を供給する乾電池群である。この乾電池
群ＢＡＴの出力端子間には、直列接続された複数の抵抗
が接続されており、いわゆる抵抗分割法によりゲート電
圧Ｖｇが供給される。１０はドレイン電圧Ｖｄを発生さ
せるための可変直流電圧供給装置であって、交流電力源
２に接続された直流安定化電源４および安定化電源制御
部６を含んでいる。ＲＬは、ＭＯＳ型電界効果トランジ
スタＤＵＴのドレイン端子と可変直流電圧供給装置１０
の間に接続されている負荷抵抗である。ＮＡは、ＭＯＳ
型電界効果トランジスタＤＵＴのドレイン端子に接続さ
れている、シグナルアナライザまたはスペクトラムアナ
ライザ等のノイズ測定器である。
【００１６】図２に示した通り、ＭＯＳ型電界効果トラ
ンジスタＤＵＴの特性を測定する場合、ゲート電圧Ｖｇ
のみは乾電池電源ＢＡＴの出力電圧を抵抗分割して与
え、ドレイン電圧Ｖｄについては、直流安定化電源等を
含む自動制御可能な可変直流電圧供給装置１０から与え
る。
ンジスタＤＵＴの特性を測定する場合、ゲート電圧Ｖｇ
のみは乾電池電源ＢＡＴの出力電圧を抵抗分割して与
え、ドレイン電圧Ｖｄについては、直流安定化電源等を
含む自動制御可能な可変直流電圧供給装置１０から与え
る。
【００１７】本実施の形態による測定方法において、Ｍ
ＯＳ型電界効果トランジスタＤＵＴのゲートはその他の
端子から絶縁されているため、ゲート電圧Ｖｇは所望の
値に固定することが容易である。一方、ドレイン電圧Ｖ
ｄに関しては、制御性の良い可変直流電圧供給装置１０
を用いているので、そのドレイン電圧Ｖｄを所望の値に
固定することが容易である。また、直流安定化電源４等
から発生するノイズはゲート端子には入力されないの
で、ＭＯＳ型電界効果トランジスタＤＵＴ自身の増幅能
力に起因して直流安定化電源４等からのノイズ成分が増
幅されてしまい、測定が困難になるという問題も生じな
い。
ＯＳ型電界効果トランジスタＤＵＴのゲートはその他の
端子から絶縁されているため、ゲート電圧Ｖｇは所望の
値に固定することが容易である。一方、ドレイン電圧Ｖ
ｄに関しては、制御性の良い可変直流電圧供給装置１０
を用いているので、そのドレイン電圧Ｖｄを所望の値に
固定することが容易である。また、直流安定化電源４等
から発生するノイズはゲート端子には入力されないの
で、ＭＯＳ型電界効果トランジスタＤＵＴ自身の増幅能
力に起因して直流安定化電源４等からのノイズ成分が増
幅されてしまい、測定が困難になるという問題も生じな
い。
【００１８】従って、ドレイン電圧に重畳された交流ノ
イズレベルは、従来技術同様、シグナルアナライザまた
はスペクトラムアナライザ等のノイズ測定器ＮＡによっ
て測定することができる。
イズレベルは、従来技術同様、シグナルアナライザまた
はスペクトラムアナライザ等のノイズ測定器ＮＡによっ
て測定することができる。
【００１９】
【実施例】ここでは、ゲートバイアス＝１．４０Ｖ，ド
レインバイアス＝０．４Ｖの動作状態下における、ゲー
ト長０．３５ミクロン，ゲート幅１５ミクロンのＮＭＯ
Ｓ型電界効果トランジスタ（以下、ＮＭＯＳ ＦＥＴと
いう）から発生された１／ｆノイズの測定例について説
明する。
レインバイアス＝０．４Ｖの動作状態下における、ゲー
ト長０．３５ミクロン，ゲート幅１５ミクロンのＮＭＯ
Ｓ型電界効果トランジスタ（以下、ＮＭＯＳ ＦＥＴと
いう）から発生された１／ｆノイズの測定例について説
明する。
【００２０】まず、このＮＭＯＳ ＦＥＴにゲート電圧
Ｖｇ＝１．４０Ｖのゲートバイアスを与える方法を説明
する。本実施例では、ゲート電圧Ｖｇを発生するため
に、図３に示したゲートバイアス印加回路を用いた。す
なわち、単１型アルカリ乾電池２本の直列接続による３
Ｖの電圧を、総合計３２キロオームの金属皮膜抵抗器１
７本にて抵抗分割し、０．６３８Ｖから３．０００Ｖま
で、１７段階の異なるゲートバイアスを選択できるよう
に構成した。本実施例では、ゲートバイアス＝１．４０
Ｖを実現するため、もっとも所望の１．４０Ｖに近い
１．４０３Ｖの端子にＭＯＳ ＦＥＴのゲートを接続し
た。この１．４０３Ｖの直流電源を被測定デバイスであ
るＮＭＯＳ ＦＥＴのゲートに接続しても、ＮＭＯＳ
ＦＥＴのゲートからはきわめて微小なリーク電流が流れ
るのみであるため、電圧の変化は生じない。
Ｖｇ＝１．４０Ｖのゲートバイアスを与える方法を説明
する。本実施例では、ゲート電圧Ｖｇを発生するため
に、図３に示したゲートバイアス印加回路を用いた。す
なわち、単１型アルカリ乾電池２本の直列接続による３
Ｖの電圧を、総合計３２キロオームの金属皮膜抵抗器１
７本にて抵抗分割し、０．６３８Ｖから３．０００Ｖま
で、１７段階の異なるゲートバイアスを選択できるよう
に構成した。本実施例では、ゲートバイアス＝１．４０
Ｖを実現するため、もっとも所望の１．４０Ｖに近い
１．４０３Ｖの端子にＭＯＳ ＦＥＴのゲートを接続し
た。この１．４０３Ｖの直流電源を被測定デバイスであ
るＮＭＯＳ ＦＥＴのゲートに接続しても、ＮＭＯＳ
ＦＥＴのゲートからはきわめて微小なリーク電流が流れ
るのみであるため、電圧の変化は生じない。
【００２１】すなわち、乾電池ＢＡＴと複数の抵抗器に
より作り出される各端子の電圧を、予め高入力インピー
ダンスの電圧計にて確認しておくことにより、どのよう
なＭＯＳ型電界効果トランジスタのゲート電極にこの電
圧源を接続しても電圧値の変化はなく、所望のゲートバ
イアスを印加することができる。
より作り出される各端子の電圧を、予め高入力インピー
ダンスの電圧計にて確認しておくことにより、どのよう
なＭＯＳ型電界効果トランジスタのゲート電極にこの電
圧源を接続しても電圧値の変化はなく、所望のゲートバ
イアスを印加することができる。
【００２２】次に、ドレインバイアス印加の方法につい
て、図４に従って説明する。この図４に示すように本実
施例では、可変直流電圧供給装置１０として、交流電灯
線電源に接続された半導体パラメータアナライザ８を用
いた。また、ＮＭＯＳ ＦＥＴの負荷抵抗ＲＬとして、
ドレイン端子に直列に接続した１０キロオームの固定抵
抗を用いた。したがって、このとき印加する電圧は、１
０キロオームの固定抵抗ＲＬとＮＭＯＳ ＦＥＴの内部
抵抗との比率により変化することになるが、本実施例に
よる測定方法では、半導体パラメータアナライザ８によ
り所望の値に設定することができるため、容易に設定可
能である。
て、図４に従って説明する。この図４に示すように本実
施例では、可変直流電圧供給装置１０として、交流電灯
線電源に接続された半導体パラメータアナライザ８を用
いた。また、ＮＭＯＳ ＦＥＴの負荷抵抗ＲＬとして、
ドレイン端子に直列に接続した１０キロオームの固定抵
抗を用いた。したがって、このとき印加する電圧は、１
０キロオームの固定抵抗ＲＬとＮＭＯＳ ＦＥＴの内部
抵抗との比率により変化することになるが、本実施例に
よる測定方法では、半導体パラメータアナライザ８によ
り所望の値に設定することができるため、容易に設定可
能である。
【００２３】本実施例の場合、半導体パラメータアナラ
イザ８からの出力電圧を１１．２Ｖに設定することによ
って、所望のドレイン電圧Ｖｄ＝０．４Ｖが得られた。
イザ８からの出力電圧を１１．２Ｖに設定することによ
って、所望のドレイン電圧Ｖｄ＝０．４Ｖが得られた。
【００２４】ドレイン端子はノイズ測定器ＮＡであるシ
グナルアナライザに接続されており、このシグナルアナ
ライザによって、所望の周波数領域におけるノイズ強度
を測定した。
グナルアナライザに接続されており、このシグナルアナ
ライザによって、所望の周波数領域におけるノイズ強度
を測定した。
【００２５】本実施例において、半導体パラメータアナ
ライザ８から出力される低周波ノイズ成分は充分小さ
く、ＮＭＯＳ ＦＥＴ自身から発生する低周波ノイズ強
度の１／１０以下であるため、ＮＭＯＳ ＦＥＴのノイ
ズ測定に影響は生じなかった。また、パラメータアナラ
イザから発生する電圧はＮＭＯＳ ＦＥＴのゲートには
入力されないため、ＮＭＯＳ ＦＥＴ自身によって増幅
されてしまうという問題も生じなかった。
ライザ８から出力される低周波ノイズ成分は充分小さ
く、ＮＭＯＳ ＦＥＴ自身から発生する低周波ノイズ強
度の１／１０以下であるため、ＮＭＯＳ ＦＥＴのノイ
ズ測定に影響は生じなかった。また、パラメータアナラ
イザから発生する電圧はＮＭＯＳ ＦＥＴのゲートには
入力されないため、ＮＭＯＳ ＦＥＴ自身によって増幅
されてしまうという問題も生じなかった。
【００２６】このようにして測定された前記ゲート長
０．３５ミクロン，ゲート幅１５ミクロンのＮＭＯＳ
ＦＥＴのノイズは、周波数１０Ｈｚでは−１１２．８ｄ
Ｂ Ｖｒｍｓ／√Ｈｚ、周波数１００Ｈｚでは−１２
３．８ｄＢ Ｖｒｍｓ／√Ｈｚであった。
０．３５ミクロン，ゲート幅１５ミクロンのＮＭＯＳ
ＦＥＴのノイズは、周波数１０Ｈｚでは−１１２．８ｄ
Ｂ Ｖｒｍｓ／√Ｈｚ、周波数１００Ｈｚでは−１２
３．８ｄＢ Ｖｒｍｓ／√Ｈｚであった。
【００２７】すなわち、観測周波数を１０倍増大させる
ことでノイズ電圧は約１０ｄＢ減少、すなわち１／１０
の強度に変化していることから、本測定方法によってＮ
ＭＯＳ ＦＥＴの低周波１／ｆノイズが測定できている
ことがわかった。
ことでノイズ電圧は約１０ｄＢ減少、すなわち１／１０
の強度に変化していることから、本測定方法によってＮ
ＭＯＳ ＦＥＴの低周波１／ｆノイズが測定できている
ことがわかった。
【００２８】
【発明の効果】以上説明した通り、本発明によれば、さ
まざまなゲートバイアス，ドレインバイアスにおける特
性をきわめて簡便かつ正確に測定できる、ＭＯＳ型電界
効果トランジスタの特性測定方法を実現することができ
る。
まざまなゲートバイアス，ドレインバイアスにおける特
性をきわめて簡便かつ正確に測定できる、ＭＯＳ型電界
効果トランジスタの特性測定方法を実現することができ
る。
【００２９】より具体的に述べると、本発明によれば、
あらゆるゲートバイアス・ドレインバイアスにおけるＭ
ＯＳ型電界効果トランジスタの低周波微小ノイズをきわ
めて簡便に測定することが可能であり、超低ノイズＭＯ
Ｓ型電界効果トランジスタの研究・開発や１／ｆノイズ
発生メカニズムの研究などに応用可能である。
あらゆるゲートバイアス・ドレインバイアスにおけるＭ
ＯＳ型電界効果トランジスタの低周波微小ノイズをきわ
めて簡便に測定することが可能であり、超低ノイズＭＯ
Ｓ型電界効果トランジスタの研究・開発や１／ｆノイズ
発生メカニズムの研究などに応用可能である。
【図１】従来から知られているＭＯＳ型電界効果トラン
ジスタの１／ｆノイズ評価系統を示す図である。
ジスタの１／ｆノイズ評価系統を示す図である。
【図２】本発明を適用したＭＯＳ型電界効果トランジス
タの特性測定方法を示す図である。
タの特性測定方法を示す図である。
【図３】本発明の一実施例によるゲートバイアス印加回
路を示す図である。
路を示す図である。
【図４】本発明の一実施例によるドレインバイアス印加
回路を示す図である。
回路を示す図である。
２ 交流電力源（交流電灯線電源）
４ 直流安定化電源
６ 安定化電源制御部
８ 半導体パラメータアナライザ
１０ 可変直流電圧供給装置
Ｂ１，Ｂ２，ＢＡＴ 乾電池群
ＤＵＴ 被測定デバイス
ＮＡ ノイズ測定器
ＲＬ 負荷抵抗
Ｖｇ ゲート電圧
Ｖｄ ドレイン電圧
Claims (2)
- 【請求項１】 ＭＯＳ型電界効果トランジスタの特性を
測定するに際して、 直流電圧源として乾電池を用い、該乾電池の出力電圧を
抵抗分圧して前記ＭＯＳ型電界効果トランジスタのゲー
ト電圧を発生させ、 交流電力により駆動される直流安定化電源から出力され
る直流電圧を、前記ＭＯＳ型電界効果トランジスタのド
レイン電圧として印加する、ことを特徴とするＭＯＳ型
電界効果トランジスタの特性測定方法。 - 【請求項２】 請求項２に記載の方法において、 前記ＭＯＳ型電界効果トランジスタのドレイン端子にノ
イズ測定手段を接続することにより、前記ＭＯＳ型電界
効果トランジスタの低周波ノイズを評価する、ことを特
徴とするＭＯＳ型電界効果トランジスタの特性測定方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001343184A JP2003149286A (ja) | 2001-11-08 | 2001-11-08 | Ｍｏｓ型電界効果トランジスタの特性測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001343184A JP2003149286A (ja) | 2001-11-08 | 2001-11-08 | Ｍｏｓ型電界効果トランジスタの特性測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003149286A true JP2003149286A (ja) | 2003-05-21 |
Family
ID=19156920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001343184A Withdrawn JP2003149286A (ja) | 2001-11-08 | 2001-11-08 | Ｍｏｓ型電界効果トランジスタの特性測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003149286A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277377A (ja) * | 2004-02-24 | 2005-10-06 | Seiko Instruments Inc | 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧回路 |
| JP2005277378A (ja) * | 2004-02-24 | 2005-10-06 | Seiko Instruments Inc | 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧回路 |
| JP2012004581A (ja) * | 2004-02-24 | 2012-01-05 | Seiko Instruments Inc | 電界効果トランジスタの高電圧動作方法とそのバイアス回路 |
| CN113678241A (zh) * | 2019-04-08 | 2021-11-19 | 罗姆股份有限公司 | 器件参数的测量方法 |
-
2001
- 2001-11-08 JP JP2001343184A patent/JP2003149286A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277377A (ja) * | 2004-02-24 | 2005-10-06 | Seiko Instruments Inc | 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧回路 |
| JP2005277378A (ja) * | 2004-02-24 | 2005-10-06 | Seiko Instruments Inc | 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧回路 |
| JP2012004581A (ja) * | 2004-02-24 | 2012-01-05 | Seiko Instruments Inc | 電界効果トランジスタの高電圧動作方法とそのバイアス回路 |
| CN113678241A (zh) * | 2019-04-08 | 2021-11-19 | 罗姆股份有限公司 | 器件参数的测量方法 |
| CN113678241B (zh) * | 2019-04-08 | 2023-10-03 | 罗姆股份有限公司 | 器件参数的测量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004205301A (ja) | 評価装置及びそれに用いる回路設計方法 | |
| US7868640B2 (en) | Array-based early threshold voltage recovery characterization measurement | |
| JP5423953B2 (ja) | 電池模擬装置 | |
| KR20050065222A (ko) | 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 | |
| Giusi et al. | Automatic measurement system for the DC and low-f noise characterization of FETs at wafer level | |
| JPH0664122B2 (ja) | オンチップトランジスタしきい値電圧モニタおよびその使用方法 | |
| JP2003149286A (ja) | Ｍｏｓ型電界効果トランジスタの特性測定方法 | |
| US20090093987A1 (en) | Method for accurate measuring stray capacitance of automatic test equipment and system thereof | |
| US20050104614A1 (en) | Inspection device for inspecting TFT | |
| US20070030013A1 (en) | Noise measurement semiconductor apparatus | |
| JPH10504394A (ja) | Ｍｏｓｆｅｔを持つ容量の測定回路 | |
| US6696845B2 (en) | Noise evaluation circuit for IC tester | |
| JP2010286388A (ja) | 電池特性模擬装置 | |
| US20080204036A1 (en) | Pulse-generating apparatus and a method for adjusting levels of pulses outputted from pulse-generating apparatus | |
| Giusi et al. | Instrumentation design for gate and drain low frequency noise measurements | |
| Bratt et al. | Aspects of current reference generation and distribution for IDDx pass/fail current threshold determination | |
| JPH06276039A (ja) | 高周波回路の設計方法 | |
| KR0140949B1 (ko) | 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치 | |
| CN216926991U (zh) | 一种mosfet测试电路 | |
| JP2004228104A (ja) | 半導体集積回路 | |
| US7362122B2 (en) | Method and circuit for extracting current-voltage characteristics of device | |
| SU697937A1 (ru) | Устройство дл измерени пороговых напр жений моп-транзисторов | |
| JPS583101Y2 (ja) | Ｍｏｓ ｆｅｔの特性測定回路 | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| SU1084709A1 (ru) | Устройство дл измерени параметров рассе ни транзисторов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |