JP2000101097A - 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル - Google Patents
電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデルInfo
- Publication number
- JP2000101097A JP2000101097A JP10264492A JP26449298A JP2000101097A JP 2000101097 A JP2000101097 A JP 2000101097A JP 10264492 A JP10264492 A JP 10264492A JP 26449298 A JP26449298 A JP 26449298A JP 2000101097 A JP2000101097 A JP 2000101097A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- gate electrode
- field
- circuit
- circuit simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 電界効果トランジスタの周波数特性を等価回
路を用いて算出する電界効果トランジスタの回路シミュ
レーションに関し、高周波領域においても高精度に電界
効果トランジスタの特性を表現しうる電界効果トランジ
スタの回路シミュレーション方法及び装置並びに回路シ
ミュレーションモデルを提供する。 【解決手段】 電界効果トランジスタの周波数特性を等
価回路を用いて算出する電界効果トランジスタの回路シ
ミュレーション方法において、高周波領域における表皮
効果によるゲート電極の実効的な断面積の減少を考慮し
てゲート電極の抵抗値を算出し、このゲート電極の抵抗
値を用いて電界効果トランジスタの周波数特性を計算す
る。
路を用いて算出する電界効果トランジスタの回路シミュ
レーションに関し、高周波領域においても高精度に電界
効果トランジスタの特性を表現しうる電界効果トランジ
スタの回路シミュレーション方法及び装置並びに回路シ
ミュレーションモデルを提供する。 【解決手段】 電界効果トランジスタの周波数特性を等
価回路を用いて算出する電界効果トランジスタの回路シ
ミュレーション方法において、高周波領域における表皮
効果によるゲート電極の実効的な断面積の減少を考慮し
てゲート電極の抵抗値を算出し、このゲート電極の抵抗
値を用いて電界効果トランジスタの周波数特性を計算す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタの周波数特性を等価回路を用いて算出する電界効果
トランジスタの回路シミュレーションに係り、特に、高
周波領域においても高精度に電界効果トランジスタの特
性を表現しうる電界効果トランジスタの回路シミュレー
ション方法及び装置並びに回路シミュレーションモデル
に関する。
スタの周波数特性を等価回路を用いて算出する電界効果
トランジスタの回路シミュレーションに係り、特に、高
周波領域においても高精度に電界効果トランジスタの特
性を表現しうる電界効果トランジスタの回路シミュレー
ション方法及び装置並びに回路シミュレーションモデル
に関する。
【０００２】
【従来の技術】化合物半導体により構成される半導体素
子は、化合物半導体の有する高い電子移動度を利用し
て、主として高周波動作、高速動作が必要とされる製品
に広く用いられている。化合物半導体素子としては、従
来よりＭＥＳＦＥＴやＨＥＭＴなどの電界効果型のトラ
ンジスタが広く知られており、近年、これら電界効果ト
ランジスタを用いて大規模高集積回路や高周波回路を構
成することが検討されている。
子は、化合物半導体の有する高い電子移動度を利用し
て、主として高周波動作、高速動作が必要とされる製品
に広く用いられている。化合物半導体素子としては、従
来よりＭＥＳＦＥＴやＨＥＭＴなどの電界効果型のトラ
ンジスタが広く知られており、近年、これら電界効果ト
ランジスタを用いて大規模高集積回路や高周波回路を構
成することが検討されている。
【０００３】このような電界効果トランジスタを含む大
規模高集積回路や高周波回路を設計する場合、電界効果
トランジスタの周波数特性（例えばＳパラメータ）の測
定値を表現するためのシミュレーションモデルを用いて
回路全体の設計をすることが行われている。このため、
電界効果トランジスタの周波数特性を忠実に再現するシ
ミュレーションモデルを如何にして構築するかが大規模
高集積回路や高周波回路を設計するうえで極めて重要で
ある。
規模高集積回路や高周波回路を設計する場合、電界効果
トランジスタの周波数特性（例えばＳパラメータ）の測
定値を表現するためのシミュレーションモデルを用いて
回路全体の設計をすることが行われている。このため、
電界効果トランジスタの周波数特性を忠実に再現するシ
ミュレーションモデルを如何にして構築するかが大規模
高集積回路や高周波回路を設計するうえで極めて重要で
ある。
【０００４】従来より、電界効果トランジスタの周波数
特性を表現するために、集中定数型等価回路や、電極の
長さを考慮した分布定数型等価回路が広く利用されてい
る。集中定数型等価回路では、例えば図５に示すよう
に、ゲート抵抗Ｒg、ドレイン抵抗Ｒd、ソース抵抗Ｒ
s、ゲートインダクタンスＬg、ドレインインダクタンス
Ｌd、ソースインダクタンスＬs、ゲート−ドレイン間容
量Ｃgd、ゲート−ソース間容量Ｃgs、ソース−ドレイン
間容量Ｃds、ドレインコンダクタンスＧd、相互コンダ
クタンスＧm、チャネル抵抗Ｒisによりモデル回路を構
成し、電界効果効果トランジスタの実測値に合わせこむ
ようにしてこれら変数値を決定し、これらから電界効果
トランジスタのＳパラメータを算出する。
特性を表現するために、集中定数型等価回路や、電極の
長さを考慮した分布定数型等価回路が広く利用されてい
る。集中定数型等価回路では、例えば図５に示すよう
に、ゲート抵抗Ｒg、ドレイン抵抗Ｒd、ソース抵抗Ｒ
s、ゲートインダクタンスＬg、ドレインインダクタンス
Ｌd、ソースインダクタンスＬs、ゲート−ドレイン間容
量Ｃgd、ゲート−ソース間容量Ｃgs、ソース−ドレイン
間容量Ｃds、ドレインコンダクタンスＧd、相互コンダ
クタンスＧm、チャネル抵抗Ｒisによりモデル回路を構
成し、電界効果効果トランジスタの実測値に合わせこむ
ようにしてこれら変数値を決定し、これらから電界効果
トランジスタのＳパラメータを算出する。
【０００５】分布定数型等価回路では、例えば図６に示
すように、単位長さ当たりのゲート抵抗Ｒg0、単位長さ
当たりのドレイン抵抗Ｒd0、ソース抵抗Ｒs、単位長さ
当たりのゲートインダクタンスＬg0、単位当たりの長さ
のドレインインダクタンスＬd0、ソースインダクタンス
Ｌs、単位長さ当たりの真性領域のＹパラメータＹ、単
位長さ当たりのゲート−ドレイン間容量Ｃgd0、単位長
さ当たりのゲート−ソース間容量Ｃgs0、単位長さ当た
りのソース−ドレイン間容量Ｃds0、単位長さ当たりの
ドレインコンダクタンスｇd0、単位長さ当たりの相互コ
ンダクタンスｇm0、単位長さ当たりのチャネル抵抗Ｒis
0により、分布定数を含むモデル回路を構成し、電界効
果効果トランジスタの実測値に合わせこむようにしてこ
れら変数値を決定し、これらから電界効果トランジスタ
のＳパラメータを算出する（分布定数等型価回路につい
ては、例えば、S.J.Nash, A.Platzker, and W.Struble,
“Distributed small signal model for multifingered
GaAs PHEMT/MESFET devices”,IEEE Microware and Mi
llimeter-Wave Monolithic Circuits Symposium, 199
6、を参照）。
すように、単位長さ当たりのゲート抵抗Ｒg0、単位長さ
当たりのドレイン抵抗Ｒd0、ソース抵抗Ｒs、単位長さ
当たりのゲートインダクタンスＬg0、単位当たりの長さ
のドレインインダクタンスＬd0、ソースインダクタンス
Ｌs、単位長さ当たりの真性領域のＹパラメータＹ、単
位長さ当たりのゲート−ドレイン間容量Ｃgd0、単位長
さ当たりのゲート−ソース間容量Ｃgs0、単位長さ当た
りのソース−ドレイン間容量Ｃds0、単位長さ当たりの
ドレインコンダクタンスｇd0、単位長さ当たりの相互コ
ンダクタンスｇm0、単位長さ当たりのチャネル抵抗Ｒis
0により、分布定数を含むモデル回路を構成し、電界効
果効果トランジスタの実測値に合わせこむようにしてこ
れら変数値を決定し、これらから電界効果トランジスタ
のＳパラメータを算出する（分布定数等型価回路につい
ては、例えば、S.J.Nash, A.Platzker, and W.Struble,
“Distributed small signal model for multifingered
GaAs PHEMT/MESFET devices”,IEEE Microware and Mi
llimeter-Wave Monolithic Circuits Symposium, 199
6、を参照）。
【０００６】また、上記集中定数型等価回路あるいは上
記分布定数等型価回路のゲート抵抗Ｒgに周波数依存性
のある経験的な関数を適用し、電界効果トランジスタの
周波数特性をより正確に表現しうる回路シミュレーショ
ンモデルも提案されている。ゲート抵抗Ｒgに周波数依
存をもたせた経験的な関数としては、例えば、Ｒ0、Ｒs
eを定数、ｆを周波数として、 Ｒg＝Ｒ0×ｃｏｓｈ（Ｒse×ｆ） により表される関数が適用されている。
記分布定数等型価回路のゲート抵抗Ｒgに周波数依存性
のある経験的な関数を適用し、電界効果トランジスタの
周波数特性をより正確に表現しうる回路シミュレーショ
ンモデルも提案されている。ゲート抵抗Ｒgに周波数依
存をもたせた経験的な関数としては、例えば、Ｒ0、Ｒs
eを定数、ｆを周波数として、 Ｒg＝Ｒ0×ｃｏｓｈ（Ｒse×ｆ） により表される関数が適用されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の集中定数型等価回路や分布定数等型価回路を用いた
シミュレーションモデルは高周波における影響に関して
考慮されておらず、高周波領域における精度に欠けるも
のであった。また、ゲート抵抗Ｒgに周波数依存性をも
たせたシミュレーションモデルでは、ある程度の周波数
領域までは電界効果トランジスタの特性を再現できる
が、上記関数は物理学的背景を有しない経験的なもので
あり、５０ＧＨｚ以上の周波数では実際のトランジスタ
に対して誤差を生じ、精度が悪くなっていた。
来の集中定数型等価回路や分布定数等型価回路を用いた
シミュレーションモデルは高周波における影響に関して
考慮されておらず、高周波領域における精度に欠けるも
のであった。また、ゲート抵抗Ｒgに周波数依存性をも
たせたシミュレーションモデルでは、ある程度の周波数
領域までは電界効果トランジスタの特性を再現できる
が、上記関数は物理学的背景を有しない経験的なもので
あり、５０ＧＨｚ以上の周波数では実際のトランジスタ
に対して誤差を生じ、精度が悪くなっていた。
【０００８】本発明の目的は、電界効果トランジスタの
特性を５０ＧＨｚ以上の周波数領域においても精度よく
近似しうる電界効果トランジスタの回路シミュレーショ
ン方法及び装置並びに回路シミュレーションモデルを提
供することにある。
特性を５０ＧＨｚ以上の周波数領域においても精度よく
近似しうる電界効果トランジスタの回路シミュレーショ
ン方法及び装置並びに回路シミュレーションモデルを提
供することにある。
【０００９】
【課題を解決するための手段】上記目的は、電界効果ト
ランジスタの周波数特性を等価回路を用いて算出する電
界効果トランジスタの回路シミュレーション方法であっ
て、高周波領域における表皮効果によるゲート電極の実
効的な断面積の減少を考慮して前記ゲート電極の抵抗値
を算出し、前記ゲート電極の抵抗値を用いて前記電界効
果トランジスタの周波数特性を計算することを特徴とす
る電界効果トランジスタの回路シミュレーション方法に
よって達成される。このように算出したゲート電極の抵
抗値は、高周波領域における表皮効果という物理的な効
果を考慮しているので、経験的な成分によってゲート電
極の抵抗値の合わせこみを行う従来の方法と比較して、
より精度よく電界効果トランジスタの周波数特性を近似
することができる。
ランジスタの周波数特性を等価回路を用いて算出する電
界効果トランジスタの回路シミュレーション方法であっ
て、高周波領域における表皮効果によるゲート電極の実
効的な断面積の減少を考慮して前記ゲート電極の抵抗値
を算出し、前記ゲート電極の抵抗値を用いて前記電界効
果トランジスタの周波数特性を計算することを特徴とす
る電界効果トランジスタの回路シミュレーション方法に
よって達成される。このように算出したゲート電極の抵
抗値は、高周波領域における表皮効果という物理的な効
果を考慮しているので、経験的な成分によってゲート電
極の抵抗値の合わせこみを行う従来の方法と比較して、
より精度よく電界効果トランジスタの周波数特性を近似
することができる。
【００１０】また、上記の電界効果トランジスタの回路
シミュレーション方法において、前記ゲート電極の抵抗
値は、前記ゲート電極を構成する材料の透磁率と、前記
ゲート電極を構成する材料の比抵抗と、前記ゲート電極
の厚さと、前記ゲート電極の幅を含む関数に基づいて算
出するようにしてもよい。また、上記の電界効果トラン
ジスタの回路シミュレーション方法において、前記関数
は、前記ゲート電極の抵抗値をＲg、前記ゲート電極を
構成する材料の透磁率をμ、前記ゲート電極を構成する
材料の比抵抗をρ、前記ゲート電極の厚さをｔ、前記ゲ
ート電極の幅をｗ、電流の流れる領域の厚さをδとし
て、Ｒg＝Ｒg 0ｗｔ／（２（ｔ＋ｗ））×（１／δ＋２
／（ｔ＋ｗ−２δ））により表すようにしてもよい。
シミュレーション方法において、前記ゲート電極の抵抗
値は、前記ゲート電極を構成する材料の透磁率と、前記
ゲート電極を構成する材料の比抵抗と、前記ゲート電極
の厚さと、前記ゲート電極の幅を含む関数に基づいて算
出するようにしてもよい。また、上記の電界効果トラン
ジスタの回路シミュレーション方法において、前記関数
は、前記ゲート電極の抵抗値をＲg、前記ゲート電極を
構成する材料の透磁率をμ、前記ゲート電極を構成する
材料の比抵抗をρ、前記ゲート電極の厚さをｔ、前記ゲ
ート電極の幅をｗ、電流の流れる領域の厚さをδとし
て、Ｒg＝Ｒg 0ｗｔ／（２（ｔ＋ｗ））×（１／δ＋２
／（ｔ＋ｗ−２δ））により表すようにしてもよい。
【００１１】また、上記の電界効果トランジスタの回路
シミュレーション方法において、前記等価回路は、集中
定数により記述された等価回路を適用することができ
る。また、上記の電界効果トランジスタの回路シミュレ
ーション方法において、前記等価回路は、ゲート電極、
ドレイン電極又はソース電極の少なくとも一つが分布定
数により記述された等価回路を適用することができる。
シミュレーション方法において、前記等価回路は、集中
定数により記述された等価回路を適用することができ
る。また、上記の電界効果トランジスタの回路シミュレ
ーション方法において、前記等価回路は、ゲート電極、
ドレイン電極又はソース電極の少なくとも一つが分布定
数により記述された等価回路を適用することができる。
【００１２】また、上記目的は、電界効果トランジスタ
の周波数特性を等価回路を用いて算出する電界効果トラ
ンジスタの回路シミュレーション装置であって、高周波
領域における表皮効果によるゲート電極の実効的な断面
積の減少を考慮して前記ゲート電極の抵抗値を算出する
プログラムを格納する手段と、前記プログラムを読み出
して実行し、前記ゲート電極のゲート電極を算出する手
段と、前記ゲート電極の抵抗値に基づいて前記電界効果
トランジスタの周波数特性を算出する手段とを有するこ
とを特徴とする電界効果トランジスタの回路シミュレー
ション装置によっても達成される。
の周波数特性を等価回路を用いて算出する電界効果トラ
ンジスタの回路シミュレーション装置であって、高周波
領域における表皮効果によるゲート電極の実効的な断面
積の減少を考慮して前記ゲート電極の抵抗値を算出する
プログラムを格納する手段と、前記プログラムを読み出
して実行し、前記ゲート電極のゲート電極を算出する手
段と、前記ゲート電極の抵抗値に基づいて前記電界効果
トランジスタの周波数特性を算出する手段とを有するこ
とを特徴とする電界効果トランジスタの回路シミュレー
ション装置によっても達成される。
【００１３】また、上記目的は、電界効果トランジスタ
の周波数特性を等価回路を用いて算出するための電界効
果トランジスタの回路シミュレーションモデルであっ
て、前記電界効果トランジスタのゲート電極の抵抗値と
して、高周波領域における表皮効果によるゲート電極の
実効的な断面積の減少を考慮した値を用いることを特徴
とする電界効果トランジスタの回路シミュレーションモ
デルによっても達成される。
の周波数特性を等価回路を用いて算出するための電界効
果トランジスタの回路シミュレーションモデルであっ
て、前記電界効果トランジスタのゲート電極の抵抗値と
して、高周波領域における表皮効果によるゲート電極の
実効的な断面積の減少を考慮した値を用いることを特徴
とする電界効果トランジスタの回路シミュレーションモ
デルによっても達成される。
【００１４】
【発明の実施の形態】本発明の一実施形態による電界効
果トランジスタの回路シミュレーション方法及び回路シ
ミュレーションモデルについて図１乃至図６を用いて説
明する。図１は電界効果トランジスタの構造及び表皮効
果を説明する概略断面図、図２は本実施形態による回路
シミュレーション方法を示すフローチャート、図３は電
界効果トランジスタのＳパラメータの周波数依存性を示
すグラフ、図４は本実施形態による回路シミュレーショ
ン装置を示すブロック図、図５は電界効果トランジスタ
の集中定数型等価回路を示す図、図６は電界効果トラン
ジスタの分布定数型等価回路を示す図である。
果トランジスタの回路シミュレーション方法及び回路シ
ミュレーションモデルについて図１乃至図６を用いて説
明する。図１は電界効果トランジスタの構造及び表皮効
果を説明する概略断面図、図２は本実施形態による回路
シミュレーション方法を示すフローチャート、図３は電
界効果トランジスタのＳパラメータの周波数依存性を示
すグラフ、図４は本実施形態による回路シミュレーショ
ン装置を示すブロック図、図５は電界効果トランジスタ
の集中定数型等価回路を示す図、図６は電界効果トラン
ジスタの分布定数型等価回路を示す図である。
【００１５】はじめに、本実施形態による回路シミュレ
ーションモデルについて図１を用いて説明する。回路シ
ミュレーションモデルの構築に当たり、ＭＥＳＦＥＴや
ＨＥＭＴなどの化合物半導体よりなる電界効果トランジ
スタの一般的な構造として、図１に示す構造を仮定す
る。すなわち、半導体基板１０にコンタクトするコンタ
クト領域１２と、コンタクト領域１２上に形成された配
線領域１４よりなるＴ型のゲート電極１６を有する電界
効果トランジスタを考える。
ーションモデルについて図１を用いて説明する。回路シ
ミュレーションモデルの構築に当たり、ＭＥＳＦＥＴや
ＨＥＭＴなどの化合物半導体よりなる電界効果トランジ
スタの一般的な構造として、図１に示す構造を仮定す
る。すなわち、半導体基板１０にコンタクトするコンタ
クト領域１２と、コンタクト領域１２上に形成された配
線領域１４よりなるＴ型のゲート電極１６を有する電界
効果トランジスタを考える。
【００１６】直流或いは低周波領域では、ゲート電極１
６を流れる電流はゲート電極１６の断面において均一に
流れる。また、ゲート抵抗は配線領域１４の抵抗により
決定される。したがって、配線領域の断面積をＳ、厚さ
をｔ、幅をｗ、ゲート電極材料の比抵抗をρとすると、
単位長さ当たりのゲート抵抗Ｒg0は、 Ｒg0＝ρ／Ｓ＝ρ／（ｔ×ｗ） …（１） として表される。
６を流れる電流はゲート電極１６の断面において均一に
流れる。また、ゲート抵抗は配線領域１４の抵抗により
決定される。したがって、配線領域の断面積をＳ、厚さ
をｔ、幅をｗ、ゲート電極材料の比抵抗をρとすると、
単位長さ当たりのゲート抵抗Ｒg0は、 Ｒg0＝ρ／Ｓ＝ρ／（ｔ×ｗ） …（１） として表される。
【００１７】一方、高周波領域では一般に表皮効果が現
れることが知られており、高周波領域ではゲート電極１
６の表面領域においてのみ電流が流れ、ゲート電極１６
の内部では電流が流れなくなる。電流が流れる領域の厚
さδは、μを透磁率、ρをゲート電極材料の比抵抗、周
波数をｆ、円周率をπとして、 δ＝（２πμｆ／２ρ）-1/2 ＝Ａ×ｆ-1/2 （但し、Ａ＝（ρ／πμ）1/2） …（２） として表される。
れることが知られており、高周波領域ではゲート電極１
６の表面領域においてのみ電流が流れ、ゲート電極１６
の内部では電流が流れなくなる。電流が流れる領域の厚
さδは、μを透磁率、ρをゲート電極材料の比抵抗、周
波数をｆ、円周率をπとして、 δ＝（２πμｆ／２ρ）-1/2 ＝Ａ×ｆ-1/2 （但し、Ａ＝（ρ／πμ）1/2） …（２） として表される。
【００１８】したがって、ｗ＞ｔとすると、δ≧０．５
×ｔのときは電流の流れない領域は発生せず、ゲート抵
抗Ｒgは直流抵抗Ｒg0と等価である。すなわち、 Ｒg＝Ｒg0 …（３） となる。一方、δ＜０．５×ｔとなると、図１（ｂ）に
示すように電流の流れない領域１８が形成され、ゲート
抵抗Ｒgは増加する。すなわち、電流の流れる領域の断
面積Ｓfは、 Ｓf＝ｗｔ−（ｔ−２δ）×（ｗ−２δ） …（４） によって与えられるので、ゲート抵抗Ｒgは、 Ｒg＝Ｒg0×Ｓ／Ｓf …（５） となる。式（４）の断面積Ｓ、Ｓfを、式（１）の電流
が流れる領域の厚さδ、ゲート電極１６の厚さｔ、幅ｗ
により表して書き直すと、 Ｒg＝Ｒg0ｗｔ／（２（ｔ＋ｗ）） ×（１／δ＋２／（ｔ＋ｗ−２δ）） …（６） となる。
×ｔのときは電流の流れない領域は発生せず、ゲート抵
抗Ｒgは直流抵抗Ｒg0と等価である。すなわち、 Ｒg＝Ｒg0 …（３） となる。一方、δ＜０．５×ｔとなると、図１（ｂ）に
示すように電流の流れない領域１８が形成され、ゲート
抵抗Ｒgは増加する。すなわち、電流の流れる領域の断
面積Ｓfは、 Ｓf＝ｗｔ−（ｔ−２δ）×（ｗ−２δ） …（４） によって与えられるので、ゲート抵抗Ｒgは、 Ｒg＝Ｒg0×Ｓ／Ｓf …（５） となる。式（４）の断面積Ｓ、Ｓfを、式（１）の電流
が流れる領域の厚さδ、ゲート電極１６の厚さｔ、幅ｗ
により表して書き直すと、 Ｒg＝Ｒg0ｗｔ／（２（ｔ＋ｗ）） ×（１／δ＋２／（ｔ＋ｗ−２δ）） …（６） となる。
【００１９】式（６）は、透磁率μ、ゲート材料の比抵
抗ρ、ゲート電極１６の厚さｔ、幅ｗ、周波数ｆを含
み、高周波領域における表皮効果という物理的な効果を
考慮したゲート抵抗Ｒgを与える。したがって、式
（６）で求めたゲート抵抗Ｒgを用いて集中定数型等価
回路或いは分布定数型等価回路により電界効果トランジ
スタのＳパラメータを求めることにより、経験的な成分
によってゲート抵抗の合わせこみを行う従来の方法と比
較して、より精度よく電界効果トランジスタのＳパラメ
ータを近似することができる。
抗ρ、ゲート電極１６の厚さｔ、幅ｗ、周波数ｆを含
み、高周波領域における表皮効果という物理的な効果を
考慮したゲート抵抗Ｒgを与える。したがって、式
（６）で求めたゲート抵抗Ｒgを用いて集中定数型等価
回路或いは分布定数型等価回路により電界効果トランジ
スタのＳパラメータを求めることにより、経験的な成分
によってゲート抵抗の合わせこみを行う従来の方法と比
較して、より精度よく電界効果トランジスタのＳパラメ
ータを近似することができる。
【００２０】なお、式（６）は、周波数の平方根を含む
関数であり、高周波領域における表皮効果を表すモデル
としては、ゲート抵抗を周波数の平方根の関数で表すこ
とが望ましいものと考えられる。次に、上記の回路シミ
ュレーションモデルを用いた回路シミュレーション方法
について図２を用いて説明する。
関数であり、高周波領域における表皮効果を表すモデル
としては、ゲート抵抗を周波数の平方根の関数で表すこ
とが望ましいものと考えられる。次に、上記の回路シミ
ュレーションモデルを用いた回路シミュレーション方法
について図２を用いて説明する。
【００２１】図２は、式（６）によって表される回路シ
ミュレーションモデルを用いてＣＰＵが実行する本実施
形態による回路シミュレーション方法を示すフローチャ
ートである。まず、ゲート抵抗Ｒgの演算に必要なパラ
メータとして、ゲート材料の比抵抗ρ、ゲート電極の厚
さｔ、幅ｗ、透磁率μを入力する。また、電界効果トラ
ンジスタのＳパラメータの計算に必要なゲート抵抗Ｒg
以外のパラメータも入力する（ステップＳ１１）。
ミュレーションモデルを用いてＣＰＵが実行する本実施
形態による回路シミュレーション方法を示すフローチャ
ートである。まず、ゲート抵抗Ｒgの演算に必要なパラ
メータとして、ゲート材料の比抵抗ρ、ゲート電極の厚
さｔ、幅ｗ、透磁率μを入力する。また、電界効果トラ
ンジスタのＳパラメータの計算に必要なゲート抵抗Ｒg
以外のパラメータも入力する（ステップＳ１１）。
【００２２】次に、上記入力パラメータに基づいて、表
皮効果が発生する周波数ｆ0を算出する。周波数ｆ0は、
式（２）においてδ＝０．５ｔとなる周波数として与え
られる。したがって、式（２）より、周波数ｆ0は、 ｆ0＝ρ／（πμδ2）＝ρ／（０．２５×πμｔ2） …（７） となる。
皮効果が発生する周波数ｆ0を算出する。周波数ｆ0は、
式（２）においてδ＝０．５ｔとなる周波数として与え
られる。したがって、式（２）より、周波数ｆ0は、 ｆ0＝ρ／（πμδ2）＝ρ／（０．２５×πμｔ2） …（７） となる。
【００２３】次に、計算する周波数ｆと周波数ｆ0との
大小を比較する（ステップＳ１２）。次に、周波数ｆと
周波数ｆ0との大小に基づいて、ゲート抵抗Ｒgの計算式
を選択する。周波数ｆがｆ＞ｆ0のとき、すなわち表皮
効果が発生しているときには、ゲート抵抗Ｒgは式
（６）によって算出する（ステップＳ１３）。周波数ｆ
がｆ≦ｆ0のとき、すなわち表皮効果が発生していない
ときには、ゲート抵抗Ｒgは式（１）によって算出する
（ステップＳ１４）。
大小を比較する（ステップＳ１２）。次に、周波数ｆと
周波数ｆ0との大小に基づいて、ゲート抵抗Ｒgの計算式
を選択する。周波数ｆがｆ＞ｆ0のとき、すなわち表皮
効果が発生しているときには、ゲート抵抗Ｒgは式
（６）によって算出する（ステップＳ１３）。周波数ｆ
がｆ≦ｆ0のとき、すなわち表皮効果が発生していない
ときには、ゲート抵抗Ｒgは式（１）によって算出する
（ステップＳ１４）。
【００２４】次に、ステップＳ１３又はステップＳ１４
により求められたゲート抵抗Ｒgを用い、電界効果トラ
ンジスタのＳパラメータを計算する（ステップＳ１
５）。Ｓパラメータの演算には、例えば、集中定数型等
価回路（図５）や分布定数型等価回路（図６）を用いる
ことができる。例えば、図６に示す分布定数型等価回路
によれば、ゲート電圧Ｖg及びドレイン電圧Ｖdは、次の
２階級微分方程式で与えられる。
により求められたゲート抵抗Ｒgを用い、電界効果トラ
ンジスタのＳパラメータを計算する（ステップＳ１
５）。Ｓパラメータの演算には、例えば、集中定数型等
価回路（図５）や分布定数型等価回路（図６）を用いる
ことができる。例えば、図６に示す分布定数型等価回路
によれば、ゲート電圧Ｖg及びドレイン電圧Ｖdは、次の
２階級微分方程式で与えられる。
【００２５】ｄ2Ｖg／ｄｘ2＝（Ｒg(f)＋ｊωＬg）（Ｙ
11Ｖg(x)＋Ｙ12Ｖd(ｘ)） ｄ2Ｖd／ｄｘ2＝（Ｒd＋ｊωＬd）（Ｙ21Ｖg(x)＋Ｙ22
Ｖd(ｘ)） ここで、Ｙijは単位ゲート幅あたりの真性領域のＹパラ
メータである。したがって、上記方程式と所定の境界条
件を用いて計算することにより、電界効果トランジスタ
のＳパラメータを算出することができる。
11Ｖg(x)＋Ｙ12Ｖd(ｘ)） ｄ2Ｖd／ｄｘ2＝（Ｒd＋ｊωＬd）（Ｙ21Ｖg(x)＋Ｙ22
Ｖd(ｘ)） ここで、Ｙijは単位ゲート幅あたりの真性領域のＹパラ
メータである。したがって、上記方程式と所定の境界条
件を用いて計算することにより、電界効果トランジスタ
のＳパラメータを算出することができる。
【００２６】次に、Ｓパラメータの演算を行った周波数
ｆが最終値以上であるか否かを判別する（ステップＳ１
６）。周波数ｆが最終値以上でなければ周波数ｆを所定
値だけ、例えば１ＧＨｚだけ増加してＳ１２に進み、上
記ステップＳ１２〜Ｓ１６を繰り返す（ステップＳ１
７）。周波数ｆが最終値以上の場合には、演算処理を終
了する（ステップＳ１８）。
ｆが最終値以上であるか否かを判別する（ステップＳ１
６）。周波数ｆが最終値以上でなければ周波数ｆを所定
値だけ、例えば１ＧＨｚだけ増加してＳ１２に進み、上
記ステップＳ１２〜Ｓ１６を繰り返す（ステップＳ１
７）。周波数ｆが最終値以上の場合には、演算処理を終
了する（ステップＳ１８）。
【００２７】このようにして電界効果トランジスタの高
周波領域における表皮効果を考慮したＳパラメータの周
波数依存性を算出することができる。図３は、電界効果
トランジスタのＳパラメータ（Ｓ11成分）の周波数依存
性を示すグラフである。図中、一点鎖線が本実施形態に
よる回路シミュレーションモデルを用いた場合の計算値
を、点線が経験的な関数を用いてゲート抵抗Ｒgを表す
従来の回路シミュレーションモデルを用いた場合の計算
値を、実線が実測値を示している。
周波領域における表皮効果を考慮したＳパラメータの周
波数依存性を算出することができる。図３は、電界効果
トランジスタのＳパラメータ（Ｓ11成分）の周波数依存
性を示すグラフである。図中、一点鎖線が本実施形態に
よる回路シミュレーションモデルを用いた場合の計算値
を、点線が経験的な関数を用いてゲート抵抗Ｒgを表す
従来の回路シミュレーションモデルを用いた場合の計算
値を、実線が実測値を示している。
【００２８】なお、実測値は、ゲート長が０．１５μ
ｍ、ゲート幅が８０μｍであり、供給層がＩｎＧａＰ
層、チャネル層がＩｎＧａＡｓ層により構成されたＨＥ
ＭＴを用いた。周波数特性の測定には７５ＧＨｚまで測
定可能なヒューレットパッカード社製ベクトルネットワ
ークアナライザを用いた。測定条件はＶｄｓ＝２Ｖ、Ｖ
ｇｓ＝−０．６Ｖとした。
ｍ、ゲート幅が８０μｍであり、供給層がＩｎＧａＰ
層、チャネル層がＩｎＧａＡｓ層により構成されたＨＥ
ＭＴを用いた。周波数特性の測定には７５ＧＨｚまで測
定可能なヒューレットパッカード社製ベクトルネットワ
ークアナライザを用いた。測定条件はＶｄｓ＝２Ｖ、Ｖ
ｇｓ＝−０．６Ｖとした。
【００２９】図示するように、従来の回路シミュレーシ
ョンモデルを用いた場合、約３０ＧＨｚまでは精度よく
近似できているが、約３０ＧＨｚ以上では誤差が大きく
なっている。これに対し、本実施形態による回路シミュ
レーション方法を用いた場合には、約６０ＧＨｚ以上の
周波数でも精度よく近似することができた。次に、本実
施形態による回路シミュレーション方法を実現するため
の回路シミュレーション装置の一例について図４を用い
て説明する。
ョンモデルを用いた場合、約３０ＧＨｚまでは精度よく
近似できているが、約３０ＧＨｚ以上では誤差が大きく
なっている。これに対し、本実施形態による回路シミュ
レーション方法を用いた場合には、約６０ＧＨｚ以上の
周波数でも精度よく近似することができた。次に、本実
施形態による回路シミュレーション方法を実現するため
の回路シミュレーション装置の一例について図４を用い
て説明する。
【００３０】図４は、本実施形態による回路シミュレー
ション装置を示すブロック図である。本実施形態による
回路シミュレーション装置では、共通のバスライン２０
に各装置が接続されている。バスライン２０には、ＣＰ
Ｕ２２と、制御プログラムを格納するためのＲＯＭ２４
と、回路シミュレーション方法を実行するためのプログ
ラムが格納されたＲＡＭ２６と、ディスプレイ装置２８
と、プリンタ３０と、ディスク装置３２とが接続されて
いる。
ション装置を示すブロック図である。本実施形態による
回路シミュレーション装置では、共通のバスライン２０
に各装置が接続されている。バスライン２０には、ＣＰ
Ｕ２２と、制御プログラムを格納するためのＲＯＭ２４
と、回路シミュレーション方法を実行するためのプログ
ラムが格納されたＲＡＭ２６と、ディスプレイ装置２８
と、プリンタ３０と、ディスク装置３２とが接続されて
いる。
【００３１】次に、本実施形態による回路シミュレーシ
ョン装置の動作について説明する。まず、ＣＰＵ２２に
より、ＲＯＭ２４に格納された制御プログラムを実行し
てシステム全体を制御し、例えばディスク装置３２に格
納された回路シミュレーションプログラムを読み出し、
ＲＡＭ２６に格納する。回路シミュレーションプログラ
ムは、例えば図２に示す本実施形態による回路シミュレ
ーション方法のフローチャートを実行するプログラムで
ある。
ョン装置の動作について説明する。まず、ＣＰＵ２２に
より、ＲＯＭ２４に格納された制御プログラムを実行し
てシステム全体を制御し、例えばディスク装置３２に格
納された回路シミュレーションプログラムを読み出し、
ＲＡＭ２６に格納する。回路シミュレーションプログラ
ムは、例えば図２に示す本実施形態による回路シミュレ
ーション方法のフローチャートを実行するプログラムで
ある。
【００３２】次に、ＣＰＵ２２により、ＲＯＭ２４に格
納された制御プログラムを実行してシステム全体を制御
し、ＲＡＭ２６に格納されている回路シミュレーション
プログラムを実行する。プログラムの実行に用いられる
変数は、例えば、図示しないキーボードから入力し、或
いは、ディスク装置３２から読み出すことにより得るこ
とができる。なお、ＲＡＭ２６は、作業領域としても使
用される。
納された制御プログラムを実行してシステム全体を制御
し、ＲＡＭ２６に格納されている回路シミュレーション
プログラムを実行する。プログラムの実行に用いられる
変数は、例えば、図示しないキーボードから入力し、或
いは、ディスク装置３２から読み出すことにより得るこ
とができる。なお、ＲＡＭ２６は、作業領域としても使
用される。
【００３３】次に、ＣＰＵ２２により、ＲＯＭ２４に格
納された制御プログラムを実行してシステム全体を制御
し、集中定数型等価回路や分布定数型等価回路に基づい
て電界効果トランジスタのＳパラメータを算出するプロ
グラムを、例えばディスク装置３２から読み出し、ＲＡ
Ｍ２６に格納する。次に、ＣＰＵ２２により、ＲＯＭ２
４に格納された制御プログラムを実行してシステム全体
を制御し、本実施形態による回路シミュレーション方法
のフローチャートを実行するプログラムにより与えられ
たゲート電極の抵抗値を参照しつつＲＡＭ２６に格納さ
れているＳパラメータを算出するためのプログラムを実
行し、電界効果トランジスタのＳパラメータを算出す
る。
納された制御プログラムを実行してシステム全体を制御
し、集中定数型等価回路や分布定数型等価回路に基づい
て電界効果トランジスタのＳパラメータを算出するプロ
グラムを、例えばディスク装置３２から読み出し、ＲＡ
Ｍ２６に格納する。次に、ＣＰＵ２２により、ＲＯＭ２
４に格納された制御プログラムを実行してシステム全体
を制御し、本実施形態による回路シミュレーション方法
のフローチャートを実行するプログラムにより与えられ
たゲート電極の抵抗値を参照しつつＲＡＭ２６に格納さ
れているＳパラメータを算出するためのプログラムを実
行し、電界効果トランジスタのＳパラメータを算出す
る。
【００３４】次に、回路シミュレーションプログラムに
より得られたシミュレーション結果をディスク装置３２
に格納する。シミュレーション終了後、シミュレーショ
ン結果をディスプレイ装置２８に表示し、必要に応じて
プリンタ３０より印刷出力する。こうすることにより、
本実施形態による回路シミュレーションモデルを用いた
回路シミュレーションを実行することができる。
より得られたシミュレーション結果をディスク装置３２
に格納する。シミュレーション終了後、シミュレーショ
ン結果をディスプレイ装置２８に表示し、必要に応じて
プリンタ３０より印刷出力する。こうすることにより、
本実施形態による回路シミュレーションモデルを用いた
回路シミュレーションを実行することができる。
【００３５】このように、本実施形態によれば、高周波
領域における表皮効果を考慮してゲート抵抗Ｒgの求
め、この値に基づいて電界効果トランジスタのＳパラメ
ータを求めるので、経験的な成分によってゲート抵抗の
合わせこみを行う従来の方法と比較して、より精度よく
電界効果トランジスタのＳパラメータを近似することが
できる。
領域における表皮効果を考慮してゲート抵抗Ｒgの求
め、この値に基づいて電界効果トランジスタのＳパラメ
ータを求めるので、経験的な成分によってゲート抵抗の
合わせこみを行う従来の方法と比較して、より精度よく
電界効果トランジスタのＳパラメータを近似することが
できる。
【００３６】本発明は上記実施形態に限らず種々の変形
が可能である。例えば、上記実施形態では、電界効果ト
ランジスタのＳパラメータを求める際に、図５に示す集
中定数型等価回路や図６に示す分布定数型等価回路を用
いる例を示したが、ゲート抵抗Ｒgを用いる等価回路で
あれば、他のいかなる等価回路にも適用することができ
る。
が可能である。例えば、上記実施形態では、電界効果ト
ランジスタのＳパラメータを求める際に、図５に示す集
中定数型等価回路や図６に示す分布定数型等価回路を用
いる例を示したが、ゲート抵抗Ｒgを用いる等価回路で
あれば、他のいかなる等価回路にも適用することができ
る。
【００３７】また、図６に示す分布定数型等価回路で
は、ゲート電極（ゲート抵抗Ｒg、ゲートインダクタン
スＬg）及びドレイン電極（ドレイン抵抗Ｒd、ドレイン
インダクタンスＬd）を分布定数により表しているが、
ソース電極（ソース抵抗Ｒs、ソースインダクタンスＬ
s）を分布定数により表してもよい。また、ゲート電
極、ドレイン電極、ソース電極のいずれか一つ或いは二
つを分布定数により表してもよい。
は、ゲート電極（ゲート抵抗Ｒg、ゲートインダクタン
スＬg）及びドレイン電極（ドレイン抵抗Ｒd、ドレイン
インダクタンスＬd）を分布定数により表しているが、
ソース電極（ソース抵抗Ｒs、ソースインダクタンスＬ
s）を分布定数により表してもよい。また、ゲート電
極、ドレイン電極、ソース電極のいずれか一つ或いは二
つを分布定数により表してもよい。
【００３８】また、上記実施形態では、Ｔ型のゲート電
極に本発明を適用した場合を示したが、他の構造のゲー
ト電極に適用することもできる。また、本発明は、高周
波領域における表皮効果をゲート抵抗Ｒgに反映させる
ことを基本概念とするものであり、図２に示すフローチ
ャートや図４に示す装置はこれらに限定されるものでは
ない。
極に本発明を適用した場合を示したが、他の構造のゲー
ト電極に適用することもできる。また、本発明は、高周
波領域における表皮効果をゲート抵抗Ｒgに反映させる
ことを基本概念とするものであり、図２に示すフローチ
ャートや図４に示す装置はこれらに限定されるものでは
ない。
【００３９】
【発明の効果】以上の通り、本発明によれば、電界効果
トランジスタの周波数特性を等価回路を用いて算出する
電界効果トランジスタの回路シミュレーション方法にお
いて、高周波領域における表皮効果によるゲート電極の
実効的な断面積の減少を考慮してゲート電極の抵抗値を
算出し、ゲート電極の抵抗値を用いて電界効果トランジ
スタの周波数特性を計算することにより、高周波領域に
おける表皮効果という物理的な効果を考慮しているの
で、経験的な成分によってゲート電極の抵抗値の合わせ
こみを行う従来の方法と比較して、より精度よく電界効
果トランジスタの周波数特性を近似することができる。
トランジスタの周波数特性を等価回路を用いて算出する
電界効果トランジスタの回路シミュレーション方法にお
いて、高周波領域における表皮効果によるゲート電極の
実効的な断面積の減少を考慮してゲート電極の抵抗値を
算出し、ゲート電極の抵抗値を用いて電界効果トランジ
スタの周波数特性を計算することにより、高周波領域に
おける表皮効果という物理的な効果を考慮しているの
で、経験的な成分によってゲート電極の抵抗値の合わせ
こみを行う従来の方法と比較して、より精度よく電界効
果トランジスタの周波数特性を近似することができる。
【図１】電界効果トランジスタの構造及び表皮効果を説
明する概略断面図である。
明する概略断面図である。
【図２】本発明の一実施形態による回路シミュレーショ
ン方法を示すフローチャートである。
ン方法を示すフローチャートである。
【図３】電界効果トランジスタのＳパラメータの周波数
依存性を示すグラフである。
依存性を示すグラフである。
【図４】本発明の一実施形態による回路シミュレーショ
ン装置を示すブロック図である。
ン装置を示すブロック図である。
【図５】電界効果トランジスタの集中定数型等価回路を
示す図である。
示す図である。
【図６】電界効果トランジスタの分布定数型等価回路を
示す図である。
示す図である。
Ｒg…ゲート抵抗 Ｒd…ドレイン抵抗 Ｒs…ソース抵抗 Ｌg…ゲートインダクタンス Ｌd…ドレインインダクタンス Ｌs…ソースインダクタンス Ｃgs…ゲート−ソース間容量 Ｃgd…ゲート−ドレイン間容量 Ｃds…ドレイン−ソース間容量 ｇd…ドレインコンダクタンス ｇm…相互コンダクタンス Ｒis…チャネル抵抗 １０…半導体基板 １２…コンタクト領域 １４…配線領域 １６…ゲート電極 １８…電流の流れない領域 ２０…バスライン ２２…ＣＰＵ ２４…ＲＯＭ ２６…ＲＡＭ ２８…ディスプレイ装置 ３０…プリンタ ３２…ディスク装置
Claims (7)
- 【請求項１】 電界効果トランジスタの周波数特性を等
価回路を用いて算出する電界効果トランジスタの回路シ
ミュレーション方法であって、 高周波領域における表皮効果によるゲート電極の実効的
な断面積の減少を考慮して前記ゲート電極の抵抗値を算
出し、 前記ゲート電極の抵抗値を用いて前記電界効果トランジ
スタの周波数特性を計算することを特徴とする電界効果
トランジスタの回路シミュレーション方法。 - 【請求項２】 請求項１記載の電界効果トランジスタの
回路シミュレーション方法において、 前記ゲート電極の抵抗値は、前記ゲート電極を構成する
材料の透磁率と、前記ゲート電極を構成する材料の比抵
抗と、前記ゲート電極の厚さと、前記ゲート電極の幅を
含む関数に基づいて算出することを特徴とする電界効果
トランジスタの回路シミュレーション方法。 - 【請求項３】 請求項２記載の電界効果トランジスタの
回路シミュレーション方法において、 前記関数は、前記ゲート電極の抵抗値をＲg、前記ゲー
ト電極を構成する材料の透磁率をμ、前記ゲート電極を
構成する材料の比抵抗をρ、前記ゲート電極の厚さを
ｔ、前記ゲート電極の幅をｗ、電流の流れる領域の厚さ
をδとして、 Ｒg＝Ｒg0ｗｔ／（２（ｔ＋ｗ））×（１／δ＋２／
（ｔ＋ｗ−２δ）） により表されることを特徴とする電界効果トランジスタ
の回路シミュレーション方法。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
電界効果トランジスタの回路シミュレーション方法にお
いて、 前記等価回路は、集中定数により記述された等価回路で
あることを特徴とする電界効果トランジスタの回路シミ
ュレーション方法。 - 【請求項５】 請求項１乃至３のいずれか１項に記載の
電界効果トランジスタの回路シミュレーション方法にお
いて、 前記等価回路は、ゲート電極、ドレイン電極又はソース
電極の少なくとも一つが分布定数により記述された等価
回路であることを特徴とする電界効果トランジスタの回
路シミュレーション方法。 - 【請求項６】 電界効果トランジスタの周波数特性を等
価回路を用いて算出する電界効果トランジスタの回路シ
ミュレーション装置であって、 高周波領域における表皮効果によるゲート電極の実効的
な断面積の減少を考慮して前記ゲート電極の抵抗値を算
出するプログラムを格納する手段と、 前記プログラムを読み出して実行し、前記ゲート電極の
ゲート電極を算出する手段と、 前記ゲート電極の抵抗値に基づいて前記電界効果トラン
ジスタの周波数特性を算出する手段とを有することを特
徴とする電界効果トランジスタの回路シミュレーション
装置。 - 【請求項７】 電界効果トランジスタの周波数特性を等
価回路を用いて算出するための電界効果トランジスタの
回路シミュレーションモデルであって、 前記電界効果トランジスタのゲート電極の抵抗値とし
て、高周波領域における表皮効果によるゲート電極の実
効的な断面積の減少を考慮した値を用いることを特徴と
する電界効果トランジスタの回路シミュレーションモデ
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10264492A JP2000101097A (ja) | 1998-09-18 | 1998-09-18 | 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10264492A JP2000101097A (ja) | 1998-09-18 | 1998-09-18 | 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000101097A true JP2000101097A (ja) | 2000-04-07 |
Family
ID=17403999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10264492A Pending JP2000101097A (ja) | 1998-09-18 | 1998-09-18 | 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000101097A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6851097B2 (en) * | 2000-09-14 | 2005-02-01 | Cadence Design Systems, Inc. | MOSFET modeling for IC design accurate for high frequencies |
| US7035783B2 (en) | 2001-10-29 | 2006-04-25 | Fujitsu Limited | Program and method calculating resistance of a conductor in consideration of a skin effect |
| US7103525B2 (en) | 2000-09-08 | 2006-09-05 | Fujitsu Limited | Method of and system for high-frequency-corresponding simulation, and computer product |
| US9043192B2 (en) | 2012-05-03 | 2015-05-26 | International Business Machines Corporation | Modeling gate resistance of a multi-fin multi-gate field effect transistor |
| JPWO2020209110A1 (ja) * | 2019-04-08 | 2020-10-15 |
-
1998
- 1998-09-18 JP JP10264492A patent/JP2000101097A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103525B2 (en) | 2000-09-08 | 2006-09-05 | Fujitsu Limited | Method of and system for high-frequency-corresponding simulation, and computer product |
| US6851097B2 (en) * | 2000-09-14 | 2005-02-01 | Cadence Design Systems, Inc. | MOSFET modeling for IC design accurate for high frequencies |
| US7035783B2 (en) | 2001-10-29 | 2006-04-25 | Fujitsu Limited | Program and method calculating resistance of a conductor in consideration of a skin effect |
| US9043192B2 (en) | 2012-05-03 | 2015-05-26 | International Business Machines Corporation | Modeling gate resistance of a multi-fin multi-gate field effect transistor |
| JPWO2020209110A1 (ja) * | 2019-04-08 | 2020-10-15 | ||
| JP7381568B2 (ja) | 2019-04-08 | 2023-11-15 | ローム株式会社 | デバイスパラメータの測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fernandez et al. | Extracting a bias-dependent large signal MESFET model from pulsed I/V measurements | |
| Angelov et al. | A new empirical nonlinear model for HEMT-devices | |
| Zhang et al. | Extraction method for parasitic capacitances and inductances of HEMT models | |
| JP2001318118A (ja) | Ｆｅｔ等価回路モデル・パラメータの決定方法 | |
| JP2000101097A (ja) | 電界効果トランジスタの回路シミュレーション方法及び装置並びに回路シミュレーションモデル | |
| Reynoso-Hernandez et al. | Output conductance frequency dispersion and low-frequency noise in HEMTs and MESFETs | |
| JP3068065B2 (ja) | 回路設計方法 | |
| Ferndahl et al. | A general statistical equivalent-circuit-based de-embedding procedure for high-frequency measurements | |
| Alim et al. | Experimental insight into the temperature effects on DC and microwave characteristics for a GaAs pHEMT in multilayer 3‐D MMIC technology | |
| Takatani et al. | Nonlinear steady-state III–V FET model for microwave antenna switch applications | |
| Fernández et al. | Accurately modeling the drain to source current in recessed gate P-HEMT devices | |
| Siligaris et al. | A new empirical nonlinear model for sub-250 nm channel MOSFET | |
| Osorio et al. | Analytical charge conservative large signal model for MODFETs validated up to MM-wave range | |
| US5528509A (en) | Method of designing a high-frequency circuit | |
| Das et al. | High-frequency limitations of abrupt-junction FET's | |
| Beleniotis et al. | Statistical modeling of GaN hemts by direct transfer of variations to model parameters | |
| Costa et al. | Modeling a new generation of RF devices: MOSFETs for L-band applications | |
| Curtice | Nonlinear transistor modeling for circuit simulation | |
| Shirakawa et al. | A new empirical large-signal HEMT model | |
| JP2003069037A (ja) | 砒化ガリウムを用いた電界効果トランジスタの大信号等価回路モデルのパラメータ作成方法およびこれを用いたシミュレーション方法並びにこれらの方法をコンピュータに実行させるためのプログラムおよびプログラムを記録した記録媒体 | |
| Narhi | Black-Box modelling of nonlinear devices for frequency-domain analysis | |
| Lee et al. | Determining non-quasi-static small-signal equivalent circuit of a RF silicon MOSFET | |
| Zhang et al. | Scalable small signal and noise modeling of InP HEMT for THz application | |
| Wenrui | Advanced Modelling of GaAs HBTs and GaN HEMTs for RF Applications | |
| Zhang et al. | A hybrid model of III-V FETs with accurate high-order derivatives |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |