JP6936341B2 - 電流電圧特性の測定方法 - Google Patents
電流電圧特性の測定方法 Download PDFInfo
- Publication number
- JP6936341B2 JP6936341B2 JP2019567014A JP2019567014A JP6936341B2 JP 6936341 B2 JP6936341 B2 JP 6936341B2 JP 2019567014 A JP2019567014 A JP 2019567014A JP 2019567014 A JP2019567014 A JP 2019567014A JP 6936341 B2 JP6936341 B2 JP 6936341B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- gate
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000691 measurement method Methods 0.000 title claims description 20
- 238000005259 measurement Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 36
- 230000001052 transient effect Effects 0.000 claims description 22
- 230000005279 excitation period Effects 0.000 claims description 19
- 230000001939 inductive effect Effects 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000700 radioactive tracer Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 230000020169 heat generation Effects 0.000 description 14
- 230000000875 corresponding effect Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241000252095 Congridae Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1は、スイッチ素子の電流電圧特性を測定するときに用いられる測定装置の第1実施形態(後出の第2実施形態(図10)と対比される比較例に相当)を示す等価回路図である。本実施形態の測定装置10は、電圧源11と、電流源12と、ダイオード13と、制御部14とを有し、スイッチ素子20について、その電流電圧特性(ここでは、スイッチ素子20のドレイン電流Idとドレイン・ソース間電圧Vdsとの関係を示すId−Vds特性)を測定する。また、測定装置10は、外付けのゲート抵抗15を有している。
図3と図4は、それぞれ、スイッチ素子20のターンオン過渡特性及びターンオフ過渡特性を示すスイッチング波形図である。各図中の実線はドレイン・ソース間電圧Vds、小破線はドレイン電流Id、一点鎖線はゲート・ソース間電圧Vgs(×20)、二点鎖線はゲート電流Ig(×100)をそれぞれ示している。横軸の一目盛は1μs/divである。また、左側縦軸の一目盛は200V/divであり、右側縦軸の一目盛は10A/divである。なお、図3は、図2の時刻t1、t3、t5、t7付近を拡大した図に相当し、図4は図2の時刻t2、t4、t6、t8付近を拡大した図に相当する。
トランジスタM1の内部ゲート抵抗値Rinを用いる場合には、トランジスタM1のターンオン時またはターンオフ時のいずれかで測定されたゲート・ソース間電圧Vgs及びゲート電流Igから実ゲート・ソース間電圧Vgs(real)を算出するとよい。
図5は、ドレイン電流Idと実ゲート・ソース間電圧Vgs(real)との関係を示すId−Vgs(real)特性図である。なお、本図では、ドレイン・ソース間電圧Vdsを200Vに固定したときのId−Vgs(real)特性が描写されている。
図8は、第1実施形態におけるスイッチング波形図であり、先出の図3及び図4と同じく、本図中の実線はドレイン・ソース間電圧Vds、小破線はドレイン電流Id、一点鎖線はゲート・ソース間電圧Vgsをそれぞれ示している。
図10は、スイッチ素子の電流電圧特性を測定する際に用いられる測定装置の第2実施形態を示す等価回路図である。本実施形態の測定装置10Aは、コイル12aに励磁電流を流すためのスイッチ素子として機能するNチャネル型MOS電界効果トランジスタ16(=第2トランジスタに相当)と、ゲート抵抗17を有する。そこで、既出の構成要素については、図1と同一の符号を付すことで重複した説明を割愛し、以下では、他の点について重点的な説明を行う。
図12は、第2実施形態における測定装置10の測定シーケンス(=ドレイン電流Idのステップ設定例)を示すタイミングチャートであり、上から順に、ゲート・ソース間電圧Vgs及びVgs_sw、ドレイン・ソース間電圧Vds、トランジスタM1及び16それぞれのオン/オフ状態、及び、ドレイン電流Id(実線)及びId_sw(破線)が描写されている。本実施形態では、ゲート・ソース間電圧として、制御電圧VCTRLが示されている。
なお、上記の第1及び第2実施形態では、MOSFETを測定対象とした例を挙げて説明を行ってきたが、電流電圧特性の測定対象はこれに限定されるものではなく、例えば、IGBTの電流電圧特性(=コレクタ電流Icとゲート・エミッタ間電圧Vgeとの関係を示したIc−Vge特性)を測定する際にも適用することができる。
また、第2実施形態(図10)では、新規な励磁電流分流機構(トランジスタ16等)を適用した例を挙げたが、励磁電流分流機構の適用対象は何らこれに限定されるものではない。誘導性負荷に励磁電流を流してDUTとなるトランジスタのドレイン電流(またはコレクタ電流)を設定する電流電圧特性の測定方法全般に好適に適用することが可能である。例えば、非特許文献1に開示されている方法に励磁電流分流機構を適用してもよい。対象となるトランジスタのスイッチング測定であって、ドレイン電流の立ち上がり時間を測定し、これにより対象のトランジスタ(例えばSiC−MOSFET)の電流電圧特性を取得する方法において、励磁電流分流機構を適用してもよい。
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
11 電圧源
12 電流源
12a コイル
13 ダイオード
14 制御部
15 ゲート抵抗
16 Nチャネル型MOS電界効果トランジスタ(第2トランジスタ)
17 ゲート抵抗
20 スイッチ素子
M1 Nチャネル型MOS電界効果トランジスタ(第1トランジスタ)
Rin 内部ゲート抵抗
Cgs ゲート・ソース間寄生容量
Cgd ゲート・ドレイン間寄生容量
D1 ボディダイオード
Claims (14)
- 測定対象となる第1トランジスタのドレイン電流(またはコレクタ電流)とドレイン・ソース間電圧(またはコレクタ・エミッタ間電圧)との関係を示す電流電圧特性の測定方法であって、
前記第1トランジスタに対して直列接続された電圧源及び電流源と、前記電流源となる誘導性負荷に対して逆向きに並列接続された整流素子とを用いて、前記ドレイン電流(または前記コレクタ電流)及び前記ドレイン・ソース間電圧(または前記コレクタ・エミッタ間電圧)を設定する第1ステップと、
前記第1トランジスタのスイッチング過渡状態におけるゲート・ソース間電圧(またはゲート・エミッタ間電圧)及びゲート電流を測定する第2ステップと、
前記ゲート・ソース間電圧(または前記ゲート・エミッタ間電圧)及び前記ゲート電流の測定結果を用いて前記第1トランジスタのゲート酸化膜に印加される電圧を算出し、その算出結果を用いて前記第1トランジスタの電流電圧特性を取得する第3ステップと、
を有し、
前記第1ステップにおいて、前記誘導性負荷に励磁電流を流す励磁期間中には、前記第1トランジスタを介さない経路に前記励磁電流を分流させることを特徴とする測定方法。 - 前記第1トランジスタをオフしたまま、前記第1トランジスタに並列接続された少なくとも一つの第2トランジスタをオンすることにより、前記第2トランジスタに前記励磁電流を分流させることを特徴とする請求項1に記載の測定方法。
- 前記第2トランジスタの電流容量は、前記第1トランジスタの電流容量よりも大きいことを特徴とする請求項2に記載の測定方法。
- 前記励磁期間の長さを変えながら、前記第1ステップと前記第2ステップを繰り返すことを特徴とする請求項1〜請求項3のいずれか一項に記載の測定方法。
- 前記スイッチング過渡状態のうち、前記ドレイン・ソース間電圧(または前記コレクタ・エミッタ間電圧)が変化する領域において、前記ゲート・ソース間電圧(または前記ゲート・エミッタ間電圧)、前記ゲート電流、及び、前記ドレイン電流(または前記コレクタ電流)をそれぞれ測定することを特徴とする請求項1〜請求項4のいずれか一項に記載の測定方法。
- 前記第1トランジスタのターンオン時またはターンオフ時のいずれかで測定された前記ゲート・ソース間電圧(または前記ゲート・エミッタ間電圧)から、同じく前記第1トランジスタのターンオン時またはターンオフ時のいずれかで測定された前記ゲート電流に前記第1トランジスタの内部ゲート抵抗値を乗じた結果を減じることにより、前記第1トランジスタのゲート酸化膜に印加される電圧を算出することを特徴とする請求項1〜請求項5のいずれか一項に記載の測定方法。
- 前記第1トランジスタのターンオン時及びターンオフ時の双方で測定された前記ゲート・ソース間電圧(または前記ゲート・エミッタ間電圧)と、同じく前記第1トランジスタのターンオン時及びターンオフ時の双方で測定された前記ゲート電流の比を用いて、前記第1トランジスタのゲート酸化膜に印加される電圧を算出することを特徴とする請求項1〜請求項5のいずれか一項に記載の測定方法。
- 前記ドレイン電流の測定結果と、前記ゲート酸化膜に印加される電圧の算出結果を用いて、前記ゲート・ソース間電圧(または前記ゲート・エミッタ間電圧)に対する前記ドレイン電流(または前記コレクタ電流)の近似式を導出し、これを用いて前記第1トランジスタの電流電圧特性を取得することを特徴とする請求項1〜請求項7のいずれか一項に記載の測定方法。
- 前記第1トランジスタは、その飽和領域でも電流電圧特性の傾きがゼロとならない半導体素子であることを特徴とする請求項1〜請求項8のいずれか一項に記載の測定方法。
- 請求項1〜請求項9に記載の測定方法を用いて第1トランジスタの電流電圧特性を測定することを特徴とする測定装置。
- 請求項1〜請求項9に記載の測定方法で測定された第1トランジスタの電流電圧特性をパラメータ化することにより、前記第1トランジスタのデバイスモデルを作成することを特徴とするデバイスモデル作成方法。
- 測定対象となるトランジスタに対して直列接続された電圧源及び電流源となる誘導性負荷と、
前記トランジスタに対して並列接続された少なくとも一つのスイッチ素子と、
前記トランジスタ及び前記スイッチ素子のオン/オフ制御を行う制御部と、
を有し、
前記トランジスタのドレイン電流(またはコレクタ電流)とドレイン・ソース間電圧(またはコレクタ・エミッタ間電圧)との関係を示す電流電圧特性を測定する測定装置であって、
前記制御部は、前記誘導性負荷に励磁電流を流す励磁期間中には、前記トランジスタをオフしたまま、前記スイッチ素子をオンすることにより、前記スイッチ素子に前記励磁電流を流し、前記励磁期間の後、前記スイッチ素子をオフするとともに前記トランジスタをオンさせて前記トランジスタに電流を流すことにより前記トランジスタの電流電圧特性を測定可能にさせることを特徴とする測定装置。 - 前記トランジスタは、20A以上の電流を流せるパワー(SiC)素子であり、前記スイッチ素子の許容電流容量は、前記トランジスタよりも大きいことを特徴とする請求項12に記載の測定装置。
- 前記制御部と前記トランジスタのゲートとの間に接続された外付けのゲート抵抗をさらに有することを特徴とする請求項12または請求項13に記載の測定装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018010327 | 2018-01-25 | ||
JP2018010327 | 2018-01-25 | ||
JP2018129303 | 2018-07-06 | ||
JP2018129303 | 2018-07-06 | ||
PCT/JP2019/001026 WO2019146460A1 (ja) | 2018-01-25 | 2019-01-16 | 電流電圧特性の測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019146460A1 JPWO2019146460A1 (ja) | 2021-01-14 |
JP6936341B2 true JP6936341B2 (ja) | 2021-09-15 |
Family
ID=67395426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019567014A Active JP6936341B2 (ja) | 2018-01-25 | 2019-01-16 | 電流電圧特性の測定方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11175332B2 (ja) |
JP (1) | JP6936341B2 (ja) |
DE (1) | DE112019000314T5 (ja) |
WO (1) | WO2019146460A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220146566A1 (en) * | 2019-04-08 | 2022-05-12 | Rohm Co., Ltd. | Method of measuring a device parameter |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11448686B2 (en) * | 2019-09-18 | 2022-09-20 | Texas Instruments Incorporated | RDSON/dRON measurement method and circuit for high voltage HEMTs |
CN114184925A (zh) * | 2021-10-25 | 2022-03-15 | 杭州长川科技股份有限公司 | 结电容参数测试电路、测试方法以及测试设备 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7397264B2 (en) * | 2005-08-22 | 2008-07-08 | Dolian Graphics, Inc. | Method for testing power MOSFET devices |
JP2007166103A (ja) * | 2005-12-12 | 2007-06-28 | Advantest Corp | 定電流パルス発生回路及び試験装置 |
US7355433B2 (en) * | 2005-12-14 | 2008-04-08 | Alpha & Omega Semiconductor, Ltd | Configurations and method for carrying out wafer level unclamped inductive switching (UIS) tests |
JP4821601B2 (ja) * | 2006-12-27 | 2011-11-24 | 富士電機株式会社 | 半導体素子評価装置及び半導体素子評価方法 |
JP5742681B2 (ja) * | 2011-11-18 | 2015-07-01 | トヨタ自動車株式会社 | 半導体素子の試験装置及びその試験方法 |
US8854065B2 (en) * | 2012-01-13 | 2014-10-07 | Infineon Technologies Austria Ag | Current measurement in a power transistor |
US20130229200A1 (en) * | 2012-03-05 | 2013-09-05 | Star Technologies, Inc. | Testing apparatus for performing an avalanche test and method thereof |
JP6332084B2 (ja) * | 2015-03-06 | 2018-05-30 | トヨタ自動車株式会社 | 半導体装置の試験方法 |
JP6251310B2 (ja) * | 2016-03-29 | 2017-12-20 | ローム株式会社 | 電流電圧特性の測定方法 |
CN105974293B (zh) * | 2016-06-21 | 2019-03-01 | 北京华峰测控技术有限公司 | 一种消除场效应管雪崩测试电感误差电路及其测试方法 |
-
2019
- 2019-01-16 WO PCT/JP2019/001026 patent/WO2019146460A1/ja active Application Filing
- 2019-01-16 JP JP2019567014A patent/JP6936341B2/ja active Active
- 2019-01-16 DE DE112019000314.3T patent/DE112019000314T5/de active Pending
- 2019-01-16 US US16/962,897 patent/US11175332B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220146566A1 (en) * | 2019-04-08 | 2022-05-12 | Rohm Co., Ltd. | Method of measuring a device parameter |
US11933836B2 (en) * | 2019-04-08 | 2024-03-19 | Rohm Co., Ltd. | Method of measuring a device parameter |
Also Published As
Publication number | Publication date |
---|---|
WO2019146460A1 (ja) | 2019-08-01 |
JPWO2019146460A1 (ja) | 2021-01-14 |
US20210063469A1 (en) | 2021-03-04 |
DE112019000314T5 (de) | 2020-09-17 |
US11175332B2 (en) | 2021-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6251310B2 (ja) | 電流電圧特性の測定方法 | |
JP6936341B2 (ja) | 電流電圧特性の測定方法 | |
TWI509263B (zh) | 電壓檢測電路及用於測量電晶體特性之方法 | |
CN110376539B (zh) | 一种校准示波器通道的测量延时方法、装置及校准设备 | |
Sochor et al. | A fast and accurate SiC MOSFET compact model for virtual prototyping of power electronic circuits | |
US10866272B2 (en) | Simulation circuit and simulation method | |
JP2012154695A (ja) | 半導体素子評価装置および半導体素子評価方法 | |
Pushpakaran et al. | Fast and accurate electro-thermal behavioral model of a commercial SiC 1200V, 80 mΩ power MOSFET | |
JP2016142698A (ja) | パワー半導体デバイスのスイッチングエネルギー損失評価装置および評価方法 | |
Salcines et al. | A novel characterization technique to extract high voltage-high current iv characteristics of power mosfets from dynamic measurements | |
Palazzo et al. | A behavioral model for short-circuit operation of a GaN-based half bridge | |
JP5069711B2 (ja) | Mosfetモデルのパラメータ抽出方法 | |
Lefdal Hove et al. | Improved SiC MOSFET SPICE model to avoid convergence errors | |
JP7381568B2 (ja) | デバイスパラメータの測定方法 | |
Xie et al. | Modeling the gate driver IC for GaN transistor: A black-box approach | |
Yanagi et al. | Measurement scheme to model an SiC MOSFET for simulating its switching behaviors | |
Havanur | Power MOSFET Basics: Understanding the Turn-On Process | |
Huerner et al. | Method for extracting internal gate resistance of SiC MOSFETs from double-pulse measurements | |
Stark et al. | Estimation of Switching Losses using Simplified Compact Models for SiC Power MOSFETs | |
Reddig et al. | The influence of the base resistance modulation on switching losses in IGBTs | |
Nakamura et al. | A High-Speed and High-Accuracy SiC MOSFET Model for Simulating Practical Power Circuits | |
Schnitzler et al. | Multidimensional Switching Loss Analysis of Various 1200 V SiC-Power MOSFET Technologies | |
Zhu et al. | A Behavioral Transient Model for IGBT Device with Anti Parallel Freewheeling Diode | |
Alhoussein et al. | Parametric Optimisation of New SiC Power MOSFET Model Using Experimental Performance Data | |
Ghulam | Accurate & Complete behaviourial SPICE modelling of commercial SiC Power MOSFET OF 1200V, 75A. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6936341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |