JP2000058613A - 拡散抵抗を求める方法、記録媒体及び半導体ウェハ - Google Patents

Abstract

(57)【要約】 【課題】 ＭＯＳＦＥＴの拡散層でのシート抵抗の値を
精度よく求める。 【解決手段】 ドレイン電圧Ｖｄｓ一定下で、拡散層長
の異なる各ＭＯＳＦＥＴごとに電流Ｉｄｓとゲート電圧
Ｖｇｓとの特性を測定する。そのデータから電圧Ｖｄｓ
を電流Ｉｄｓで除した値、即ちドレイン−ソース間抵抗
Ｒｔｏｔと電圧Ｖｇｓとの特性を得る。さらに、抵抗Ｒ
ｔｏｔを電圧Ｖｇｓで微分した関数ｇ（Ｖｇｓ）と電圧
Ｖｇｓとの特性を得る。全てのテストデバイスについて
このグラフがほぼ一致するようにそれぞれシフトすべき
量Δｉを求める。次に、抵抗Ｒｔｏｔと電圧Ｖｇｓとの
特性で、上記Δｉだけグラフをシフトさせる。その結果
を用いて、ある電圧Ｖｇｓｃのときのさまざまな拡散層
長によるグラフをプロットして直線を求め、その傾きか
ら拡散層のシート抵抗を求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳＦＥＴの拡
散層におけるシート抵抗の値を抽出する方法に関する。

【０００２】

【従来の技術】図７（ａ）に基本的なＭＯＳＦＥＴの構
造を示す。このＭＯＳＦＥＴは半導体基板１において製
造され、ドレイン領域２、ソース領域３、ゲート絶縁膜
４、ゲート電極５を備えている。さらに、ソース領域３
から電流を取り出すコンタクト端子の位置をＰｓ、ドレ
イン領域２から電流を取り出すコンタクト端子の位置を
Ｐｄとする。ドレイン領域２及びソース領域３に挟まれ
たチャネル領域の長さ（チャネル長）をＬｃｈ、ソース
側のコンタクト端子の位置Ｐｓからドレイン側のコンタ
クト端子の位置Ｐｄまでのチャネルに沿った距離をＬｔ
ｏｔ、ゲート電極５の長さをＬｇ、端子の位置Ｐｓから
ゲート電極５のソース側エッジまでのチャネルに沿った
距離をＬｓ、端子の位置Ｐｄからゲート電極５のドレイ
ン側エッジまでのチャネルに沿った距離をＬｄでそれぞ
れ表わす。また、ドレイン領域２及びソース領域３はい
ずれも不純物拡散で通常形成されるので拡散層と呼び、
これらの拡散層の幅はいずれもＷであるとする。

【０００３】また、図７（ａ）に示したＭＯＳＦＥＴの
構造を改良して、さらにＬＤＤ（Lightly Doped Drai
n）領域２ａ，３ａとサイドウォール６とを備えたＭＯ
ＳＦＥＴを図７（ｂ）に示す。このＭＯＳＦＥＴにおい
ても図７（ａ）に示したＭＯＳＦＥＴと同様にして、コ
ンタクト端子の位置Ｐｓ，Ｐｄ及び距離Ｌｔｏｔ，Ｌ
ｓ，Ｌｄ、幅Ｗを設定できる。この場合、チャネル長Ｌ
ｃｈはＬＤＤ領域２ａ，３ａ間のチャネルに沿った距離
として定義される。

【０００４】また、図７（ａ），（ｂ）どちらの構造に
おいても、ドレイン領域２とソース領域３とのチャネル
に沿った長さの合計は拡散層長Ｌｄｓとして

【０００５】

【数１】

【０００６】と定義される。

【０００７】さて、電子回路のシミュレーションを行な
う場合、ＭＯＳＦＥＴは様々なパラメータを備えたモデ
ルで表現される。これらのパラメータのうち、拡散層に
おけるシート抵抗の値は、ＭＯＳＦＥＴを流れる電流の
値を決定する重要なパラメータの一つである。シート抵
抗とは、一定の薄い厚み及び単位幅及び単位長さという
規格化された薄膜構造をある材料が持つ場合の、当該材
料の長さ方向の抵抗値として定義されるものである。よ
って、ＭＯＳＦＥＴの拡散層におけるシート抵抗とは、
拡散層を構成する材質と拡散層の厚さとにより決定され
る。幾何学的情報とともにこのシート抵抗の値をあわせ
用いて計算すれば、拡散層の抵抗値が求まる。

【０００８】例えば回路シミュレーションにおいてＭＯ
ＳＦＥＴデバイスモデルを使用するときに、チャネル部
分以外の抵抗を表す外部抵抗として、拡散層の抵抗が採
用される場合がある。そして上述のように、拡散層の抵
抗はシート抵抗値にＬｄｓ／Ｗを乗じて求められる。よ
って、シート抵抗の値が正確に得られておれば、各ＭＯ
ＳＦＥＴごとの拡散層長Ｌｄｓと拡散層幅Ｗという幾何
学的情報を回路シミュレータに与えるだけで、各ＭＯＳ
ＦＥＴの外部抵抗の値が正確に求められる。

【０００９】図７（ａ）または（ｂ）に示すようなＭＯ
ＳＦＥＴ（以下、テストデバイスと呼ぶ）においてドレ
イン側のコンタクト端子の位置Ｐｄとソース側のコンタ
クトの位置Ｐｓの間の抵抗値をＲｔｏｔとする。チャネ
ル部分のシート抵抗Ｒｃｈ（Ｖｇｓ）について考えてみ
ると、例えばＮチャネルＭＯＳＦＥＴでは電圧Ｖｇｓの
値が大きいほど反転層の形成が進むので、チャネル部分
のシート抵抗Ｒｃｈは電圧Ｖｇｓの関数となり、チャネ
ル部分のシート抵抗Ｒｃｈ（Ｖｇｓ）は小さくなる。一
方、拡散層におけるシート抵抗Ｒｄｓは電圧Ｖｇｓによ
り変化することはないので定数である。よって抵抗Ｒｔ
ｏｔはゲート−ソース間電圧Ｖｇｓに依存した抵抗分
と、依存しない抵抗分とで構成されると考えられ、

【００１０】

【数２】

【００１１】と表わされる。ここで、Ｒ（Ｖｇｓ）はＲ
ｃｈ（Ｖｇｓ）とＬｃｈ／Ｗの積として、Ｒｃｏｎｓｔ
はＲｄｓとＬｄｓ／Ｗの積として、それぞれ得られる。

【００１２】従来のシート抵抗抽出法の一つにShift＆R
atio（以下Ｓ＆Ｒ）法がある。この方法の主目的はチャ
ネル長を求めることであるが、付随して拡散層における
シート抵抗値も算出できる。

【００１３】まず初めに、ゲート長Ｌｇのみが異なりそ
の他の材質及び構造の特性はすべて同一であるいくつか
のテストデバイスを用意する。次に、ドレイン−ソース
間電圧Ｖｄｓをある一定値に保ち、さらにボディ−ソー
ス間電圧Ｖｂｓもある一定値に保って、ドレイン−ソー
ス間電流Ｉｄｓとゲート−ソース間電圧Ｖｇｓとの特性
を各テストデバイスごとに求める。このときの電圧Ｖｄ
ｓには、Ｖｄｓ−Ｉｄｓ特性における抵抗性領域にある
値をひとつ決めて用いるとする。各テストデバイスのＶ
ｇｓ−Ｉｄｓ特性を併せて表示したものを図８に示す。

【００１４】次に、ドレイン−ソース間電流Ｉｄｓとゲ
ート−ソース間電圧Ｖｇｓとの特性から、電圧Ｖｇｓに
対して、電圧Ｖｄｓを電流Ｉｄｓで割って得られる値の
変化を、各テストデバイスごとに求める。電圧Ｖｄｓを
電流Ｉｄｓで割った値は抵抗Ｒｔｏｔの値となる。図９
は、各テストデバイスのＲｔｏｔ−Ｖｇｓ特性を併せて
表示したグラフである。図９では例としてゲート長がＬ
ｇ１＞Ｌｇ０＞Ｌｇ２のテストデバイスのそれぞれの抵
抗Ｒｔｏｔ１，Ｒｔｏｔ０，Ｒｔｏｔ２のグラフを示し
ている。

【００１５】抵抗Ｒｔｏｔの値を求めるには、本来は電
圧Ｖｄｓを電流Ｉｄｓで微分しなければならないが、先
の測定にはＶｄｓ−Ｉｄｓ特性における抵抗性領域での
値を電圧Ｖｄｓに用いており、この領域でのＶｄｓ−Ｉ
ｄｓ特性は原点を通る直線としてほぼ近似できるので、
抵抗Ｒｔｏｔの値は単に比を求めることで足りる。

【００１６】ゲート−ソース間に電圧Ｖｇｓを加えた場
合、端子の位置Ｐｓからゲート電極５のソース側エッジ
までのソース領域では分圧Ｖｓが、ゲート電極５の直下
部分では分圧Ｖｇｓｆ＋Ｖｔｈ（ＶｔｈはＭＯＳＦＥＴ
のしきい値電圧）が印加されていると考えられ、電圧Ｖ
ｇｓは

【００１７】

【数３】

【００１８】と表せる。このときの電圧Ｖｇｓｆを実効
ゲート電圧と呼ぶ。

【００１９】さて数２において、抵抗Ｒｔｏｔのうち電
圧Ｖｇｓに依存する部分の抵抗Ｒｃｈ（Ｖｇｓ）は、電
圧Ｖｔｈ，Ｖｓには依存せず、実効ゲート電圧Ｖｇｓｆ
に依存するので、数２は

【００２０】

【数４】

【００２１】と表せる。なお、Ｓ＆Ｒ法において電圧Ｖ
ｇｓは、チャネル長Ｌｃｈが実効ゲート電圧Ｖｇｓｆに
依存しない程度に低く設定される。

【００２２】ここで、数４のＲｔｏｔ（Ｖｇｓｆ）の実
効ゲート電圧Ｖｇｓｆについての導関数ｆ（Ｖｇｓｆ）
を求める。すると、実効ゲート電圧Ｖｇｓｆによらない
項Ｒｃｏｎｓｔは０となり、

【００２３】

【数５】

【００２４】が得られる。全てのテストデバイスについ
て、ゲート長Ｌｇのみが異なり、その他の材質及び構造
の特性はすべて同一であるので、実効ゲート電圧Ｖｇｓ
ｆのある値に対してシート抵抗Ｒｃｈ（Ｖｇｓｆ）の値
は同じであると考えられる。また、ゲート電極５とソー
ス領域３（ＬＤＤ領域３ａを含む）、ドレイン領域２
（ＬＤＤ領域２ａを含む）とが重なる部分の長さ（以下
「オーバーラップ部」という）も全てのテストデバイス
について等しいので、数５のうちテストデバイスによっ
て異なるのはチャネル長Ｌｃｈのみということになる。

【００２５】よって全てのテストデバイスについて数５
の関係を、縦軸をｆ（Ｖｇｓｆ）とし横軸をＶｇｓｆと
したグラフにとれば、各テストデバイスのグラフは他の
テストデバイスのグラフに対しあらゆるＶｇｓｆにおい
てｆ（Ｖｇｓｆ）が一定の比を有することになる。例え
ば、あるテストデバイスのグラフをｆ０（Ｖｇｓｆ）と
し、別のｉ番目（ｉ＝１，２，…）のテストデバイスの
グラフをｆｉ（Ｖｇｓｆ）として比をとると、

【００２６】

【数６】

【００２７】となる。ここで、Ｌｃｈ０，Ｌｃｈｉはそ
れぞれのテストデバイスのチャネル長である。チャネル
長Ｌｃｈ０，Ｌｃｈｉは実効ゲート電圧Ｖｇｓｆに依存
しないので、比ｒｉも実効ゲート電圧Ｖｇｓｆに依存し
ない。つまり、ゲート長Ｌｇの異なるテストデバイスの
ｆ（Ｖｇｓｆ）−Ｖｇｓｆ特性をとり、全テストデバイ
スで比較すれば、各テストデバイスのチャネル長の比が
わかるのである。よって、チャネル長が既知のテストデ
バイスがあればそれを基にして他のテストデバイスのチ
ャネル長も分かることになる。

【００２８】しかし、実際のテストデバイスからデータ
を得る場合、測定できるのは実効ゲート電圧Ｖｇｓｆで
はなく、ゲート電極５とソースのコンタクト端子との間
の電圧Ｖｇｓである。図１０は、図９に示されたＲｔｏ
ｔ−Ｖｇｓ特性から、導関数ｆ（Ｖｇｓ）と電圧Ｖｇｓ
との関係を得たグラフである。例として、ゲート長がＬ
ｇ０，Ｌｇ１，Ｌｇ２のテストデバイスについてのそれ
ぞれの導関数ｆ０（Ｖｇｓ），ｆ１（Ｖｇｓ），ｆ２
（Ｖｇｓ）を示している）。複数のテストデバイスの各
々について求められる導関数ｆ（Ｖｇｓ）のグラフは、
電圧Ｖｇｓについて互いに一定の比の関係にあるとは限
らない。

【００２９】そこでＳ＆Ｒ法では、図１０における各テ
ストデバイスのグラフのうち基準となるグラフｆ０（Ｖ
ｇｓ）をひとつ決め、他のｉ番目のテストデバイスのグ
ラフｆｉ（Ｖｇｓ）を横軸方向にシフトさせる、という
操作を行なう。シフト量δｉは、ｉ番目のテストデバイ
スのグラフｆｉが基準となるテストデバイスのグラフｆ
０に対し一定の比となるように各テストデバイスごとに
決める（図１１）。なお、実際は測定誤差等の影響で正
確に一定の比になるわけではないため、一定の比に一番
近くなるようなシフト量δｉを分散等の計算を行って探
し出さなくてはならない。このような操作を行い、基準
となるテストデバイスに対するｉ番目のテストデバイス
の比ｒｉがわかる。

【００３０】比ｒｉが判明すれば、基準となるテストデ
バイスのチャネル長Ｌｃｈ０に比ｒｉを乗じてｉ番目の
テストデバイスのチャネル長Ｌｃｈｉが計算できる。

【００３１】このようなチャネル長を求めるＳ＆Ｒ法に
おいても、付随的に拡散層におけるシート抵抗Ｒｄｓが
求められる。数４をチャネル抵抗Ｒｃｈとチャネル長Ｌ
ｃｈの関数であるとみた場合、電圧Ｖｇｓｆを固定すれ
ば抵抗Ｒｔｏｔとチャネル長Ｌｃｈとは一次関数となっ
ていることがわかる。よって、Ｒｔｏｔ−Ｌｃｈ特性を
グラフにしたときのＲｔｏｔ軸における切片として抵抗
Ｒｃｏｎｓｔが求まり、この切片の値をＬｃｈ／Ｗで除
すれば、拡散層におけるシート抵抗が求められる。

【００３２】実測値としては電圧Ｖｇｓｆではなく電圧
Ｖｇｓが得られることから、まず図９で得られた各ゲー
ト長に対するＲｔｏｔ−Ｖｇｓ特性にそれぞれシフト量
δｉの補正を施して図１２に示されるグラフを得る。そ
の後、電圧Ｖｇｓをある値に固定してそのときの各テス
トデバイスのチャネル長Ｌｃｈｉと抵抗Ｒｔｏｔとの関
係をプロットし、最小自乗法を用いれば、図１３に示さ
れるようにＲｔｏｔ−Ｌｃｈ特性が直線のグラフとして
求められる。このグラフの切片の値をＬｄｓ／Ｗで除す
れば拡散層におけるシート抵抗Ｒｄｓが求められる。

【００３３】

【発明が解決しようとする課題】しかしＳ＆Ｒ法では、
オーバーラップ部にも電荷が集中して実質的にチャネル
長が広がるという事態を避けるために、電圧Ｖｇｓを高
く設定することができない。さもないと数４においてチ
ャネル長Ｌｃｈも実効ゲート電圧Ｖｇｓｆの関数となっ
て数５が成立しないからである。あるいは更に、デバイ
スが絶縁破壊を起こす可能性もある。その一方、電圧Ｖ
ｇｓを高く設定しなければ、チャネル領域での導電型の
反転が弱く、ＬＤＤ領域２ａ，３ａのうちゲート電極５
に覆われた部分の抵抗の電圧Ｖｇｓ依存性を無視できな
くなり、数４におけるＲｃｏｎｓｔは一定とみなせなく
なる。

【００３４】以上のように、Ｓ＆Ｒ法により拡散層のシ
ート抵抗を求める場合には、高精度が得られないという
問題点があった。拡散層のシート抵抗値の精度が低い
と、回路シミュレーションを行なう際に拡散層の大きさ
をテストデバイスの拡散層の大きさと異なるものにした
場合に、シミュレーション結果と実際のデバイスの測定
結果との差が大きくなる、などの問題が生じる。

【００３５】本発明は以上の問題点に鑑み、精度良く拡
散層のシート抵抗を求める技術を提供することを目的と
している。

【００３６】

【課題を解決するための手段】この発明のうち請求項１
にかかるものは、半導体基板の表面に設けられた第１及
び第２の拡散層と、前記第１及び第２の拡散層の間の前
記半導体基板に対向する制御電極とを備え、前記制御電
極に対向した前記半導体基板においてチャネルが形成さ
れるＭＯＳデバイスにおいて、前記第１及び第２の拡散
層の抵抗である拡散抵抗を求める方法であって、（ａ）
前記第１の拡散層において前記制御電極の前記第１の拡
散層に近い側の端部から前記チャネルに沿った距離が第
１の長さの位置に第１の端子を設定し、前記第２の拡散
層において前記制御電極の前記第２の拡散層に近い側の
端部から前記チャネルに沿った距離が第２の長さの位置
に第２の端子を設定し、前記第１の端子と前記第２の端
子の間に第１の電圧を印加し、前記第１の端子と前記制
御電極との間に第２の電圧を印加し、前記第１の端子と
前記第２の端子との間に流れる電流と前記第２の電圧と
の間にある第１の関係を、前記第１の長さと前記第２の
長さとの合計である拡散層長に応じてそれぞれ求める工
程と、（ｂ）前記第１の関係から、前記第１端子と前記
第２端子との間の全抵抗と前記第２の電圧との間にある
第２の関係を、前記拡散層長に応じてそれぞれ求める工
程と、（ｃ）前記第２の関係から、前記全抵抗の前記第
２の電圧についての導関数と前記第２の電圧との間にあ
る第３の関係を、前記拡散層長に応じてそれぞれ求める
工程と、（ｄ）前記拡散層長に応じて求められた前記第
３の関係が前記拡散層長に依らずに相互に一致するのに
必要な前記第２の電圧のシフト量を、前記拡散層長に応
じてそれぞれ求める工程と、（ｅ）前記拡散層長に応じ
てそれぞれ、前記シフト量を用いて前記第２の関係にお
ける前記第２の電圧を換算し、前記全抵抗と換算後の前
記第２の電圧との第３の関係を、前記拡散層長に応じて
それぞれ求める工程と、（ｆ）前記換算後の前記第２の
電圧に対する前記全抵抗を、前記拡散層長の１次関数と
して求め、前記拡散層長の係数から前記拡散抵抗を求め
る工程とを備える、拡散抵抗を求める方法である。

【００３７】この発明のうち請求項２にかかるものは、
前記工程（ａ）において、前記第１の電圧は前記第１の
関係が抵抗性領域を呈するように設定される、請求項１
記載の拡散抵抗を求める方法である。

【００３８】この発明のうち請求項３にかかるものは、
前記工程（ｆ）において、前記拡散層長の係数は、前記
換算後の前記第２の電圧に応じて複数求められ、前記拡
散抵抗は複数の前記係数の平均から求められる、請求項
１又は２に記載の拡散抵抗を求める方法である。

【００３９】この発明のうち請求項４にかかるものは、
半導体基板の表面に設けられた第１及び第２の拡散層並
びに前記第１及び第２の拡散層の間の前記半導体基板に
対向する制御電極を備え前記制御電極に対向した前記半
導体基板においてチャネルが形成されるＭＯＳデバイス
に対して、前記第１の拡散層において前記制御電極の前
記第１の拡散層に近い側の端部から前記チャネルに沿っ
た距離が第１の長さの位置に設定された第１の端子と、
前記第２の拡散層において前記制御電極の前記第２の拡
散層に近い側の端部から前記チャネルに沿った距離が第
２の長さの位置に設定された第２の端子との間に第１の
電圧を印加し、前記第１の端子と前記制御電極との間に
第２の電圧を印加した場合に、前記第１の長さと前記第
２の長さとの合計である拡散層長に応じて得られる前記
第１の端子と前記第２の端子との間に流れる電流と前記
第２の電圧との間にある第１の関係から、前記第１端子
と前記第２端子との間の全抵抗の前記第２の電圧につい
ての導関数と前記第２の電圧との間にある第２の関係
を、前記拡散層長に応じてそれぞれ求める機能を、コン
ピュータに実現させるプログラムを記録した、コンピュ
ータ読み取り可能な記録媒体である。

【００４０】この発明のうち請求項５にかかるものは、
半導体基板の表面に設けられた第１及び第２の拡散層並
びに前記第１及び第２の拡散層の間の前記半導体基板に
対向する制御電極を備え前記制御電極に対向した前記半
導体基板においてチャネルが形成されるＭＯＳデバイス
に対して、前記第１の拡散層において前記制御電極の前
記第１の拡散層に近い側の端部から前記チャネルに沿っ
た距離が第１の長さの位置に設定された第１の端子と、
前記第２の拡散層において前記制御電極の前記第２の拡
散層に近い側の端部から前記チャネルに沿った距離が第
２の長さの位置に設定された第２の端子との間に第１の
電圧を印加し、前記第１の端子と前記制御電極との間に
第２の電圧を印加した場合に、前記第１の長さと前記第
２の長さとの合計である拡散層長に応じて得られる、前
記第１の端子と前記第２の端子との間の全抵抗の前記第
２の電圧についての導関数と前記第２の電圧との間にあ
る第１の関係から、前記拡散層長に依らずに前記第１の
関係が相互に一致するのに必要な前記第２の電圧のシフ
ト量を、前記拡散層長に応じてそれぞれ求める機能を、
コンピュータに実現させるプログラムを記録した、コン
ピュータ読み取り可能な記録媒体である。

【００４１】この発明のうち請求項６にかかるものは、
半導体基板の表面に設けられた第１及び第２の拡散層並
びに前記第１及び第２の拡散層の間の前記半導体基板に
対向する制御電極を備え前記制御電極に対向した前記半
導体基板においてチャネルが形成されるＭＯＳデバイス
に対して、前記第１の拡散層において前記制御電極の前
記第１の拡散層に近い側の端部から前記チャネルに沿っ
た距離が第１の長さの位置に設定された第１の端子と、
前記第２の拡散層において前記制御電極の前記第２の拡
散層に近い側の端部から前記チャネルに沿った距離が第
２の長さの位置に設定された第２の端子との間に第１の
電圧を印加し、前記第１の端子と前記制御電極との間に
第２の電圧を印加した場合に、前記第１の長さと前記第
２の長さとの合計である拡散層長に応じて得られる、前
記第１の端子と前記第２の端子との間の全抵抗の前記第
２の電圧についての導関数と前記第２の電圧との間にあ
る第１の関係が、前記拡散層長に依らずに相互に一致す
るのに必要な、前記拡散層長に応じた前記第２の電圧の
シフト量を用いて、前記第１端子と前記第２端子との間
の全抵抗と前記第２の電圧との間にある第２の関係にお
ける前記第２の電圧を換算し、前記全抵抗と換算後の前
記第２の電圧との間にある第３の関係を前記拡散層長に
応じてそれぞれ求める機能を、コンピュータに実現させ
るプログラムを記録した、コンピュータ読み取り可能な
記録媒体である。

【００４２】この発明のうち請求項７にかかるものは、
第１及び第２の拡散層と、前記第１及び第２の拡散層の
間の前記半導体基板に対向する制御電極とを各々が備え
たＭＯＳデバイスが複数形成され、一の前記ＭＯＳデバ
イスと他の前記ＭＯＳデバイスとは、前記第１の拡散層
及び前記第２の拡散層に電位を供給する端子の前記制御
電極に対する位置のみが異なっていることを特徴とす
る、半導体ウェハである。

【００４３】

【発明の実施の形態】実施の形態１．図１に本実施の形
態に係るシート抵抗の抽出方法のフローチャートを示
す。本実施の形態も従来の技術であるＳ＆Ｒ法と同様、
テストデバイスとなる図７（ａ）または（ｂ）に示すよ
うなＭＯＳＦＥＴにおいて端子の位置Ｐｄと端子の位置
Ｐｓの間の抵抗値をＲｔｏｔとして実測し、抵抗Ｒｔｏ
ｔの値からシート抵抗の値を算出する。ただし、本実施
の形態においてはＳ＆Ｒ法とは異なり、拡散層長Ｌｄｓ
のみ異なりその他の材質及び構造の特性はすべて同一で
あるいくつかのテストデバイスを用いる。

【００４４】まず最初にステップＳ１において、図８に
示されるように、ドレイン−ソース間電圧Ｖｄｓ及びボ
ディ−ソース間電圧Ｖｂｓをそれぞれある一定値に保
ち、ドレイン−ソース間電流Ｉｄｓとゲート−ソース間
電圧Ｖｇｓとの特性を各テストデバイスごとに求める。
このときの電圧Ｖｄｓには、Ｖｄｓ−Ｉｄｓ特性におけ
る抵抗性領域にある値をひとつ決めて用いる。

【００４５】次に、ステップＳ１で得られたデータを用
いて、電圧Ｖｄｓを電流Ｉｄｓの値で割って得られる
値、つまり抵抗Ｒｔｏｔの値とそのときの電流Ｉｄｓに
対応する電圧Ｖｇｓとを各テストデバイスごとにプロッ
トする（ステップＳ２）。図２は各テストデバイスのＲ
ｔｏｔ−Ｖｇｓ特性を併せて表示したグラフである。こ
こでは拡散層長がＬｄｓ０，Ｌｄｓ１，Ｌｄｓ２のテス
トデバイスのそれぞれの抵抗Ｒｔｏｔ０，Ｒｔｏｔ１，
Ｒｔｏｔ２とＶｇｓとの特性を併せて表示している。Ｖ
ｄｓ−Ｉｄｓ特性における抵抗性領域での値を電圧Ｖｄ
ｓに用いるので、Ｖｄｓ−Ｉｄｓ特性は直線で近似で
き、抵抗Ｒｔｏｔの値は電圧Ｖｄｓを電流Ｉｄｓで微分
する必要はなく、単に比を求めることで足りる。

【００４６】抵抗Ｒｔｏｔに関しては数２が成立し、そ
のうち電圧Ｖｇｓに依存しない抵抗Ｒｃｏｎｓｔは、図
７（ａ）または（ｂ）におけるドレイン領域２及びソー
ス領域３及びＬＤＤ領域２ａ，３ａのうちのゲート電極
５に覆われていない部分の抵抗であると考えられる。よ
って、数２を

【００４７】

【数７】

【００４８】と表わすことができる。

【００４９】よって電圧ＶｇｓｆをパラメータとするＲ
ｔｏｔ−Ｌｄｓ特性は、傾きがＲｄｓ／Ｗである直線の
グラフとして得られる。よってこの傾きの値にＷを乗じ
れば、拡散層におけるシート抵抗Ｒｄｓが求められる。
これが本実施の形態を用いて拡散層におけるシート抵抗
を求める原理である。

【００５０】しかし、実測できるデータは実効ゲート電
圧Ｖｇｓｆではなく、拡散層長に応じて異なる電圧Ｖｇ
ｓ（Ｌｄｓｊ）：ｊ＝０，１，２，…であるので、各デ
バイス毎にゲート電圧Ｖｇｓ（Ｌｄｓｊ）を電圧Ｖｇｓ
ｆに換算する必要がある。但し、Ｓ＆Ｒ法によってシー
ト抵抗を求める場合とは異なり、直線のグラフの切片で
はなく傾きを知ればよい。従って、必ずしも実効ゲート
電圧Ｖｇｓｆへ換算するのではなく、任意に設定される
固定値αだけシフトした電圧Ｖｇｓｃ＝Ｖｇｓｆ＋αへ
と換算すれば足りる。

【００５１】一方、数７のＲｔｏｔ（Ｖｇｓｆ）を実効
ゲート電圧Ｖｇｓｆで微分して導関数ｇ（Ｖｇｓｆ）を
求めると、実効ゲート電圧Ｖｇｓｆによらない数７の第
２項Ｌｄｓ・Ｒｄｓ／Ｗの微分が０となり、

【００５２】

【数８】

【００５３】という式が得られる。ここで、ゲート長Ｌ
ｇが全てのテストデバイスで同じであることを考える
と、ある実効ゲート電圧Ｖｇｓｆの値に対して抵抗Ｒ
（Ｖｇｓｆ）の値は全てのテストデバイスに共通して等
しくなると考えられる。よって縦軸をｇ（Ｖｇｓｆ）と
し横軸をＶｇｓｆとしたグラフは、全てのテストデバイ
スについて共通になると考えられる。

【００５４】そこでステップＳ３において、ステップＳ
２で得られた結果に基づいて、抵抗Ｒｔｏｔを電圧Ｖｇ
ｓで微分した関数ｇ（Ｖｇｓ）と電圧Ｖｇｓとの関係を
導き出す。関数ｇ（Ｖｇｓ）を縦軸にとり電圧Ｖｇｓを
横軸にとったグラフを全テストデバイスについて求め
る。図３では例として、導関数ｇ０（Ｖｇｓ），ｇ１
（Ｖｇｓ），ｇ２（Ｖｇｓ）のグラフを併せて示してい
る。

【００５５】これらのグラフは横軸に電圧Ｖｇｓｆを採
らずに電圧Ｖｇｓを採っており、数３に基づいてＶｇｓ
（Ｌｄｓｊ）＝Ｖｇｓｆ＋Ｖｔｈｊ＋Ｖｓ（Ｌｄｓｊ）
と書けるので、これらのグラフをＶｔｈｊ＋Ｖｓ（Ｌｄ
ｓｊ）だけ横軸にシフトすればいずれも同一のグラフに
載ると考えられる。その一方、Ｖｔｈｊ＋Ｖｓ（Ｌｄｓ
ｊ）の値自体は実測できないので、導関数ｇ０（Ｖｇｓ
（Ｌｄｓ０））＝ｇ０（Ｖｇｓｆ＋Ｖｔｈ０＋Ｖｓ（Ｌ
ｄｓ０））のグラフを基準として、これにｇｉ（Ｖｇｓ
ｆ＋Ｖｔｈｉ＋Ｖｓ（Ｌｄｓｉ））のグラフが一致する
ように横軸にシフトすれば、そのシフトに必要なシフト
量はΔｉ＝Ｖｔｈ０＋Ｖｓ（Ｌｄｓ０）−Ｖｔｈｉ−Ｖ
ｓ（Ｌｄｓｉ）として得られる。かかるシフト量がステ
ップＳ４において求められる。

【００５６】そして、上述のように固定値αは任意に設
定することができるのであるから、α＝Ｖｔｈ０＋Ｖｓ
（Ｌｄｓ０）と設定すれば、ゲート電圧Ｖｇｓ（Ｌｄｓ
ｊ）を電圧Ｖｇｓｃに換算することができる。つまり全
てのｊについて導関数ｇｊ（Ｖｇｓｆ＋Ｖｔｈｊ＋Ｖｓ
（Ｌｄｓｊ）−Δｊ）は互いに等しく、ｇ（Ｖｇｓｃ）
と表記することができる。

【００５７】よって、導関数ｇｊ（Ｖｇｓｆ＋Ｖｔｈｊ
＋Ｖｓ（Ｌｄｓｊ））のグラフ同士を一致させるのに必
要なシフト量Δｊを用いてＲｔｏｔ（Ｖｇｓ）のグラフ
を横軸に沿ってシフトさせて得られるグラフは、数７に
基づくＬｄｓｊをパラメータとした電圧Ｖｇｓｃと抵抗
Ｒｔｏｔとの関係を示すグラフとなる。

【００５８】図４はこのようにしてシフトされるＲｔｏ
ｔ０〜Ｒｔｏｔ２のグラフを示しており、図２に示され
たグラフが、横軸に沿って平行移動された様子を示して
いる。平行移動したグラフは、横軸には電圧Ｖｇｓ（Ｌ
ｄｓｊ）ではなく、電圧Ｖｇｓｃを採用していることに
なる。但し、Ｖｇｓｃ＝Ｖｇｓｆ＋Ｖｔｈ０＋Ｖｓ（Ｌ
ｄｓ０）としているので、Ｒｔｏｔ０は実は移動しな
い。このようにしてＲｔｏｔ−Ｖｇｓ特性をシフトさせ
てＲｔｏｔ−Ｖｇｓｃ特性を、ステップＳ５において求
める。

【００５９】理想的には、各テストデバイスのグラフｇ
ｉ（Ｖｇｓ）をシフト量Δｉだけずらせば、これらは互
いに一致するはずではあるが、測定誤差等のため実際に
は完全に一致することはない。そこで、ずれの量が最小
となるシフト量Δｉを見つけることがステップＳ４にお
いて必要となる。

【００６０】このシフト量Δｉを見つける手法として例
えば、基準となるテストデバイスのグラフｇ０（Ｖｇ
ｓ）と各テストデバイスｇｉ（Ｖｇｓ−Δｉ）との比の
値の分散をとり、分散が最小値をとるときのシフト量Δ
ｉを探し出す方法が考えられる。つまり、シフト量Δｉ
を適当に決めた上で、

【００６１】

【数９】

【００６２】として比ｘｉを定義し、電圧Ｖｇｓの下限
をＶｇｓ０、上限をＶｇｓ１として、比ｘｉの平均値
を、

【００６３】

【数１０】

【００６４】として求め、さらに比ｘｉの自乗の平均値
を、

【００６５】

【数１１】

【００６６】として求め、分散ｓｉ²を、

【００６７】

【数１２】

【００６８】として計算する。そして、シフト量Δｉを
他の値に変更して数９乃至数１２の計算を繰り返し、分
散ｓｉ²が最小となるシフト量Δｉを探し出すのであ
る。

【００６９】ステップＳ６に進み、電圧Ｖｇｓｃをある
値に固定してそのときの各テストデバイスの拡散層長Ｌ
ｄｓと抵抗Ｒｔｏｔとの関係を、縦軸をＲｔｏｔ、横軸
をＬｄｓにとったグラフにプロットする。図５はこのプ
ロット点を最小自乗法により一次関数に帰着させて得ら
れる直線を示すグラフである。この傾きは数７からわか
るようにＲｄｓ／Ｗとなっているので、傾きの値を求め
拡散層幅Ｗをその値に乗じれば、拡散層におけるシート
抵抗Ｒｄｓが求められる。

【００７０】勿論、電圧Ｖｇｓｃの種々の値毎に上記直
線を求め、それらの傾きの平均値を採り、精度を高める
こともできる。数７から解るように、理想的にはこれら
の直線は互いに縦軸方向に平行移動した関係にあるから
である。

【００７１】本実施の形態に係るシート抵抗の抽出方法
を用いれば、ある電圧Ｖｇｓｃ＝Ｖｇｓｆ＋αについて
拡散層長Ｌｄｓを異ならせてシート抵抗を求めるので、
チャネル長Ｌｃｈが実効ゲート電圧Ｖｇｓｆの関数とな
っても、その影響を受けることがない。よって測定に際
してゲート電圧Ｖｇｓを高くすることができ、ＬＤＤ領
域２ａ，３ａのうちゲート電極５に覆われた部分の抵抗
の電圧Ｖｇｓ依存性を無視できる程度にチャネルを反転
させることができ、抽出するシート抵抗の値の精度を高
めることができる。

【００７２】また、抽出された拡散層のシート抵抗の値
には、ゲート電極に覆われたオーバーラップ部やＬＤＤ
領域のようなゲート電圧によって変調されるような要素
が含まれておらず、正確に拡散層のシート抵抗の値が計
算できる。

【００７３】その結果、回路シミュレーションを行なう
際に拡散層の大きさをテストデバイスの拡散層の大きさ
と異なるものにした場合であっても、シート抵抗が正確
に求められているのでシミュレーション結果と実際のデ
バイスの測定結果との差が大きくなることはない。

【００７４】ここで示された手法の一部または全部をコ
ンピュータによって実現させることができる。その際、
コンピュータ読み取り可能な記録媒体に、かかる手法の
全部又は一部をコンピュータに実現させるためのプログ
ラムを記録させておくことも可能である。

【００７５】実施の形態２．本実施の形態に係るシート
抵抗抽出用ウェハＷ１を図６に示す。このウェハＷ１に
は拡散層長のみが異なっており、その他の材質及び構造
（例えばゲートの幅やゲート長など）の特性が同一に設
定されたＭＯＳトランジスタＴｒ１〜Ｔｒ４が形成され
ている。例えばＭＯＳトランジスタＴｒ１よりもＭＯＳ
トランジスタＴｒ４の方が拡散層長は大きい。

【００７６】このように同一のウェハにおいて複数のテ
ストデバイスを形成する場合、不純物注入やリソグラフ
ィ技術が揃って施されるため、特性を同一に設定しやす
い。従って、実施の形態１に係る拡散層のシート抵抗の
抽出方法に適用するデバイスが容易に準備でき、高精度
にシート抵抗を抽出できる。

【００７７】

【発明の効果】この発明のうち請求項１にかかる拡散抵
抗を求める方法を用いれば、換算後の第２の電圧のある
値に着目して拡散抵抗の値を求めることができるので、
第２の電圧に依存する抵抗成分が無視できるように第２
の電圧を高く設定し、正確に拡散抵抗の値が計算でき
る。

【００７８】この発明のうち請求項２にかかる拡散抵抗
を求める方法を用いれば、第１の端子と第２の端子との
間に流れる電流は第１の電圧の１次関数として近似でき
るので、全抵抗は前記電流と第１の電圧の比として容易
に設定することができる。

【００７９】この発明のうち請求項３にかかる拡散抵抗
を求める方法を用いれば、１次関数における拡散層長の
係数は、理想的には換算後の第２の電圧の値によらない
ので、複数の第２の電圧に応じて係数を複数求め、その
平均値を採ることによって拡散抵抗を求める際の精度を
高めることができる。

【００８０】この発明のうち請求項４にかかる記録媒体
を用いれば、請求項１記載の工程（ｃ）をコンピュータ
に実施させることができる。

【００８１】この発明のうち請求項５にかかる記録媒体
を用いれば、請求項１記載の工程（ｄ）をコンピュータ
に実施させることができる。

【００８２】この発明のうち請求項６にかかる記録媒体
を用いれば、請求項１記載の工程（ｅ）をコンピュータ
に実施させることができる。

【００８３】この発明のうち請求項７にかかる半導体ウ
ェハを用いれば、半導体ウェハにおいて形成された複数
のＭＯＳデバイスの特性は揃え易いので、第１の拡散層
及び第２の拡散層に電位を供給する端子の制御電極に対
する位置のみ異ならせた複数のＭＯＳデバイスを容易に
形成することができる。よって請求項１記載の拡散抵抗
を求める方法に供するＭＯＳデバイスを容易に得ること
ができ、高精度で拡散抵抗を求めることができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１の手順を示すフローチ
ャートである。

【図２】 本発明の実施の形態１のステップＳ２で得ら
れるグラフである。

【図３】 本発明の実施の形態１のステップＳ３で得ら
れるグラフである。

【図４】 本発明の実施の形態１のステップＳ５で得ら
れるグラフである。

【図５】 本発明の実施の形態１のステップＳ６で得ら
れるグラフである。

【図６】 本発明の実施の形態２にかかるシート抵抗抽
出用ウェハを示す図である。

【図７】 ＭＯＳＦＥＴの構造を示す図である。

【図８】 従来の技術により得られるグラフである。

【図９】 従来の技術により得られるグラフである。

【図１０】 従来の技術により得られるグラフである。

【図１１】 従来の技術により得られるグラフである。

【図１２】 従来の技術により得られるグラフである。

【図１３】 従来の技術により得られるグラフである。

【符号の説明】

Ｓ１〜Ｓ６ 拡散層のシート抵抗値を求めるステップ、
１ 半導体基板、２ドレイン領域、３ ソース領域、５
ゲート電極、Ｐｓ，Ｐｄ 端子の位置、Ｌｓ，Ｌｄ
端子からゲート端部までの長さ、Ｌｄｓ 拡散層長、Ｗ
拡散層及びチャネルの幅、Ｔｒ１〜Ｔｒ４ ＭＯＳＦ
ＥＴ、Ｗ１ シート抵抗抽出用ウェハ、Ｖｇｓ ゲート
−ソース間電圧、Ｉｄｓ ドレイン−ソース間電流、Ｒ
ｔｏｔ抵抗値、Ｒｄｓ 拡散層のシート抵抗値、ｇ（Ｖ
ｇｓ） 導関数、Δｉ シフト量。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面に設けられた第１及び
   第２の拡散層と、前記第１及び第２の拡散層の間の前記
   半導体基板に対向する制御電極とを備え、前記制御電極
   に対向した前記半導体基板においてチャネルが形成され
   るＭＯＳデバイスにおいて、前記第１及び第２の拡散層
   の抵抗である拡散抵抗を求める方法であって、 （ａ）前記第１の拡散層において前記制御電極の前記第
   １の拡散層に近い側の端部から前記チャネルに沿った距
   離が第１の長さの位置に第１の端子を設定し、前記第２
   の拡散層において前記制御電極の前記第２の拡散層に近
   い側の端部から前記チャネルに沿った距離が第２の長さ
   の位置に第２の端子を設定し、前記第１の端子と前記第
   ２の端子の間に第１の電圧を印加し、前記第１の端子と
   前記制御電極との間に第２の電圧を印加し、前記第１の
   端子と前記第２の端子との間に流れる電流と前記第２の
   電圧との間にある第１の関係を、前記第１の長さと前記
   第２の長さとの合計である拡散層長に応じてそれぞれ求
   める工程と、 （ｂ）前記第１の関係から、前記第１端子と前記第２端
   子との間の全抵抗と前記第２の電圧との間にある第２の
   関係を、前記拡散層長に応じてそれぞれ求める工程と、 （ｃ）前記第２の関係から、前記全抵抗の前記第２の電
   圧についての導関数と前記第２の電圧との間にある第３
   の関係を、前記拡散層長に応じてそれぞれ求める工程
   と、 （ｄ）前記拡散層長に応じて求められた前記第３の関係
   が前記拡散層長に依らずに相互に一致するのに必要な前
   記第２の電圧のシフト量を、前記拡散層長に応じてそれ
   ぞれ求める工程と、 （ｅ）前記拡散層長に応じてそれぞれ、前記シフト量を
   用いて前記第２の関係における前記第２の電圧を換算
   し、前記全抵抗と換算後の前記第２の電圧との第３の関
   係を、前記拡散層長に応じてそれぞれ求める工程と、 （ｆ）前記換算後の前記第２の電圧に対する前記全抵抗
   を、前記拡散層長の１次関数として求め、前記拡散層長
   の係数から前記拡散抵抗を求める工程とを備える、拡散
   抵抗を求める方法。
2. 【請求項２】 前記工程（ａ）において、前記第１の電
   圧は前記第１の関係が抵抗性領域を呈するように設定さ
   れる、請求項１記載の拡散抵抗を求める方法。
3. 【請求項３】 前記工程（ｆ）において、前記拡散層長
   の係数は、前記換算後の前記第２の電圧に応じて複数求
   められ、前記拡散抵抗は複数の前記係数の平均から求め
   られる、請求項１又は２に記載の拡散抵抗を求める方
   法。
4. 【請求項４】 半導体基板の表面に設けられた第１及び
   第２の拡散層並びに前記第１及び第２の拡散層の間の前
   記半導体基板に対向する制御電極を備え前記制御電極に
   対向した前記半導体基板においてチャネルが形成される
   ＭＯＳデバイスに対して、前記第１の拡散層において前
   記制御電極の前記第１の拡散層に近い側の端部から前記
   チャネルに沿った距離が第１の長さの位置に設定された
   第１の端子と、前記第２の拡散層において前記制御電極
   の前記第２の拡散層に近い側の端部から前記チャネルに
   沿った距離が第２の長さの位置に設定された第２の端子
   との間に第１の電圧を印加し、前記第１の端子と前記制
   御電極との間に第２の電圧を印加した場合に、前記第１
   の長さと前記第２の長さとの合計である拡散層長に応じ
   て得られる前記第１の端子と前記第２の端子との間に流
   れる電流と前記第２の電圧との間にある第１の関係か
   ら、 前記第１端子と前記第２端子との間の全抵抗の前記第２
   の電圧についての導関数と前記第２の電圧との間にある
   第２の関係を、前記拡散層長に応じてそれぞれ求める機
   能を、コンピュータに実現させるプログラムを記録し
   た、コンピュータ読み取り可能な記録媒体。
5. 【請求項５】 半導体基板の表面に設けられた第１及び
   第２の拡散層並びに前記第１及び第２の拡散層の間の前
   記半導体基板に対向する制御電極を備え前記制御電極に
   対向した前記半導体基板においてチャネルが形成される
   ＭＯＳデバイスに対して、前記第１の拡散層において前
   記制御電極の前記第１の拡散層に近い側の端部から前記
   チャネルに沿った距離が第１の長さの位置に設定された
   第１の端子と、前記第２の拡散層において前記制御電極
   の前記第２の拡散層に近い側の端部から前記チャネルに
   沿った距離が第２の長さの位置に設定された第２の端子
   との間に第１の電圧を印加し、前記第１の端子と前記制
   御電極との間に第２の電圧を印加した場合に、前記第１
   の長さと前記第２の長さとの合計である拡散層長に応じ
   て得られる、前記第１の端子と前記第２の端子との間の
   全抵抗の前記第２の電圧についての導関数と前記第２の
   電圧との間にある第１の関係から、 前記拡散層長に依らずに前記第１の関係が相互に一致す
   るのに必要な前記第２の電圧のシフト量を、前記拡散層
   長に応じてそれぞれ求める機能を、コンピュータに実現
   させるプログラムを記録した、コンピュータ読み取り可
   能な記録媒体。
6. 【請求項６】 半導体基板の表面に設けられた第１及び
   第２の拡散層並びに前記第１及び第２の拡散層の間の前
   記半導体基板に対向する制御電極を備え前記制御電極に
   対向した前記半導体基板においてチャネルが形成される
   ＭＯＳデバイスに対して、前記第１の拡散層において前
   記制御電極の前記第１の拡散層に近い側の端部から前記
   チャネルに沿った距離が第１の長さの位置に設定された
   第１の端子と、前記第２の拡散層において前記制御電極
   の前記第２の拡散層に近い側の端部から前記チャネルに
   沿った距離が第２の長さの位置に設定された第２の端子
   との間に第１の電圧を印加し、前記第１の端子と前記制
   御電極との間に第２の電圧を印加した場合に、前記第１
   の長さと前記第２の長さとの合計である拡散層長に応じ
   て得られる、前記第１の端子と前記第２の端子との間の
   全抵抗の前記第２の電圧についての導関数と前記第２の
   電圧との間にある第１の関係が、前記拡散層長に依らず
   に相互に一致するのに必要な、前記拡散層長に応じた前
   記第２の電圧のシフト量を用いて、 前記第１端子と前記第２端子との間の全抵抗と前記第２
   の電圧との間にある第２の関係における前記第２の電圧
   を換算し、前記全抵抗と換算後の前記第２の電圧との間
   にある第３の関係を前記拡散層長に応じてそれぞれ求め
   る機能を、コンピュータに実現させるプログラムを記録
   した、コンピュータ読み取り可能な記録媒体。
7. 【請求項７】 第１及び第２の拡散層と、前記第１及び
   第２の拡散層の間の前記半導体基板に対向する制御電極
   とを各々が備えたＭＯＳデバイスが複数形成され、 一の前記ＭＯＳデバイスと他の前記ＭＯＳデバイスと
   は、前記第１の拡散層及び前記第２の拡散層に電位を供
   給する端子の前記制御電極に対する位置のみが異なって
   いることを特徴とする、半導体ウェハ。