JP3175959B2 - 半導体集積回路のシミュレーション方法 - Google Patents
半導体集積回路のシミュレーション方法Info
- Publication number
- JP3175959B2 JP3175959B2 JP29596791A JP29596791A JP3175959B2 JP 3175959 B2 JP3175959 B2 JP 3175959B2 JP 29596791 A JP29596791 A JP 29596791A JP 29596791 A JP29596791 A JP 29596791A JP 3175959 B2 JP3175959 B2 JP 3175959B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- threshold value
- current
- mos
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テーブルルックアップ
モデル方式を用いる半導体集積回路のシミュレーション
方法に関するもので、特にＭＯＳ・ＦＥＴを有する半導
体集積回路に使用されるものである。
モデル方式を用いる半導体集積回路のシミュレーション
方法に関するもので、特にＭＯＳ・ＦＥＴを有する半導
体集積回路に使用されるものである。
【０００２】
【従来の技術】近年、半導体集積回路（以下、単に回路
ともいう）の集積度の増大及び素子の微細化に伴って、
半導体集積回路の動作特性を高精度かつ高速にシミュレ
ーションする要求が高まっている。このシミュレーショ
ンは回路の各素子間の接続情報と素子特性情報に基づい
て、例えば直流解析や過渡解析などの回路の動作特性を
計算するものであり、特に素子特性情報が実測値の数値
テーブルを参照して行うテーブルルックアップモデル方
式が知られている。このテーブルルックアップモデル方
式を、ＭＯＳ・ＦＥＴを有する半導体集積回路のシミュ
レーションに用いた場合は、ＭＯＳ・ＦＥＴのソースと
ドレイン間電圧ＶDS、ソースとバルク（基板）間電圧Ｖ
BS、及びソースとゲート間電圧ＶGSをパラメータとして
実測されたドレイン電流ＩDS、及び電圧ＶDSとＶBSをパ
ラメータとして実測されたしきい値電圧ＶTHが各々テー
ブルの形で登録されている。これらのドレイン電流ＩDS
及びしきい値電圧ＶTHは、パラメータの各々所定刻み
（例えば０．５Ｖ）毎に測定され、図５に示すように各
格子点が各測定点に対応している。
ともいう）の集積度の増大及び素子の微細化に伴って、
半導体集積回路の動作特性を高精度かつ高速にシミュレ
ーションする要求が高まっている。このシミュレーショ
ンは回路の各素子間の接続情報と素子特性情報に基づい
て、例えば直流解析や過渡解析などの回路の動作特性を
計算するものであり、特に素子特性情報が実測値の数値
テーブルを参照して行うテーブルルックアップモデル方
式が知られている。このテーブルルックアップモデル方
式を、ＭＯＳ・ＦＥＴを有する半導体集積回路のシミュ
レーションに用いた場合は、ＭＯＳ・ＦＥＴのソースと
ドレイン間電圧ＶDS、ソースとバルク（基板）間電圧Ｖ
BS、及びソースとゲート間電圧ＶGSをパラメータとして
実測されたドレイン電流ＩDS、及び電圧ＶDSとＶBSをパ
ラメータとして実測されたしきい値電圧ＶTHが各々テー
ブルの形で登録されている。これらのドレイン電流ＩDS
及びしきい値電圧ＶTHは、パラメータの各々所定刻み
（例えば０．５Ｖ）毎に測定され、図５に示すように各
格子点が各測定点に対応している。
【０００３】
【発明が解決しようとする課題】テーブルルックアップ
モデル方式を用いた従来のシミュレーション方法におい
ては、素子（ＭＯＳ・ＦＥＴ）の動作温度を変えてシミ
ュレーションする場合は、所定刻み温度毎のＩDS及びＶ
THのテーブルが必要であるため、テーブルデータの作成
すなわち、測定に非常に時間がかかるとともに、テーブ
ルの数が増すことによりテーブルの管理が煩雑になると
いう問題があった。本発明は上記事情を考慮してなされ
たものであって、動作温度がテーブルデータ測定時と異
なる場合でも高精度かつ容易にシミュレーションするこ
とのできる半導体集積回路のシミュレーション方法を提
供することを目的とする。
モデル方式を用いた従来のシミュレーション方法におい
ては、素子（ＭＯＳ・ＦＥＴ）の動作温度を変えてシミ
ュレーションする場合は、所定刻み温度毎のＩDS及びＶ
THのテーブルが必要であるため、テーブルデータの作成
すなわち、測定に非常に時間がかかるとともに、テーブ
ルの数が増すことによりテーブルの管理が煩雑になると
いう問題があった。本発明は上記事情を考慮してなされ
たものであって、動作温度がテーブルデータ測定時と異
なる場合でも高精度かつ容易にシミュレーションするこ
とのできる半導体集積回路のシミュレーション方法を提
供することを目的とする。
【０００４】
【課題を解決するための手段】本発明による半導体集積
回路のシミュレーション方法は、ＭＯＳ・ＦＥＴの利得
因子の変換係数を求める第１のステップと、ＭＯＳ・Ｆ
ＥＴのしきい値に関するデータテーブルから動作点にお
けるしきい値を求め、この求めたしきい値に温度補正を
行う第２のステップと、前記温度補正されたしきい値Ｖ
THと動作点におけるゲート電圧ＶGSを比較し、ＶGS＞Ｖ
THの場合は動作点におけるドレイン電流をデータテーブ
ルから求め、この求めた値に前記変換係数を掛けて温度
補正されたドレイン電流を求め、ＶGS≦ＶTHの場合は、
ＶGS＝ＶTHの時の拡散電流をデータテーブルから求め、
この求めた値に前記変換係数を掛けて温度補正された、
ＶGS＝ＶTHの時の拡散電流を求め、更にＳファクタの温
度補正を行い、これらの温度補正された拡散電流及びＳ
ファクタに基づいてドレイン電流を求める第３のステッ
プと、を備えていることを特徴とする。
回路のシミュレーション方法は、ＭＯＳ・ＦＥＴの利得
因子の変換係数を求める第１のステップと、ＭＯＳ・Ｆ
ＥＴのしきい値に関するデータテーブルから動作点にお
けるしきい値を求め、この求めたしきい値に温度補正を
行う第２のステップと、前記温度補正されたしきい値Ｖ
THと動作点におけるゲート電圧ＶGSを比較し、ＶGS＞Ｖ
THの場合は動作点におけるドレイン電流をデータテーブ
ルから求め、この求めた値に前記変換係数を掛けて温度
補正されたドレイン電流を求め、ＶGS≦ＶTHの場合は、
ＶGS＝ＶTHの時の拡散電流をデータテーブルから求め、
この求めた値に前記変換係数を掛けて温度補正された、
ＶGS＝ＶTHの時の拡散電流を求め、更にＳファクタの温
度補正を行い、これらの温度補正された拡散電流及びＳ
ファクタに基づいてドレイン電流を求める第３のステッ
プと、を備えていることを特徴とする。
【０００５】
【作用】このようにして構成された本発明のシミュレー
ション方法によれば、ＶGS＞ＶTHの場合は変換係数に基
づいてドレイン電流の温度補正がなされ、ＶGS≦ＶTHの
場合は変換係数とＳファクタに基づいてドレイン電流の
温度補正がなされる。これにより、動作温度がテーブル
データ測定時と異なる場合でも高精度かつ容易にシミュ
レーションすることができる。
ション方法によれば、ＶGS＞ＶTHの場合は変換係数に基
づいてドレイン電流の温度補正がなされ、ＶGS≦ＶTHの
場合は変換係数とＳファクタに基づいてドレイン電流の
温度補正がなされる。これにより、動作温度がテーブル
データ測定時と異なる場合でも高精度かつ容易にシミュ
レーションすることができる。
【０００６】
【実施例】一般にＭＯＳ・ＦＥＴはゲート電圧ＶGSを零
から徐々に上げていくと、ある値、すなわちしきい値Ｖ
THのところで反転層が生じ、ソース・ドレイン電圧ＶDS
によってドリフト電流が流れることが知られている。ゲ
ート電圧ＶGSがしきい値ＶTHよりも大きい領域を強反転
領域といい、ＶGSがＶTHよりも小さい領域を弱反転領域
という。この弱反転領域でも拡散によって電流が流れ
る。上記ＭＯＳ・ＦＥＴの特性を図２に示す。
から徐々に上げていくと、ある値、すなわちしきい値Ｖ
THのところで反転層が生じ、ソース・ドレイン電圧ＶDS
によってドリフト電流が流れることが知られている。ゲ
ート電圧ＶGSがしきい値ＶTHよりも大きい領域を強反転
領域といい、ＶGSがＶTHよりも小さい領域を弱反転領域
という。この弱反転領域でも拡散によって電流が流れ
る。上記ＭＯＳ・ＦＥＴの特性を図２に示す。
【０００７】強反転領域ＶGS＞ＶTHにおけるＭＯＳ・Ｆ
ＥＴの特性は、ＶDSをソースとドレイン間の電圧、ＩDS
をドレイン電流、ＶGSをソースとゲート間の電圧、ＶBS
をソースとバルク間の電圧、Ｌをチャネル長さ、Ｗをチ
ャネル幅、ＣOXを単位面積当りのゲート容量、μをモビ
リティーとすると、次のように表現される。すなわち、
線形領域（ＶDS＜ＶGS−ＶTH）の場合は、 ＩDS＝β｛（ＶGS−ＶTH）・ＶDS−ＶDS 2 ／２｝ …………………… （１） であり、ここでβはＭＯＳ・ＦＥＴの利得因子と呼ばれ
るもので、 β＝ＣOX・μ・Ｗ／Ｌ …………………………………………………… （２） と表される。又、飽和領域（ＶDS＞ＶGS−ＶTH）の場合
は ＩDS＝β（ＶGS−ＶTH）2 ／２ ………………………………………… （３） である。上記（１）乃至（３）式の中で温度依存性を有
するパラメータはしきい値ＶTHとモビリティμのみであ
り、このしきい値ＶTHとモビリティμの温度依存性をテ
ーブルモデルに取入れてやれば良いことが分かる。
ＥＴの特性は、ＶDSをソースとドレイン間の電圧、ＩDS
をドレイン電流、ＶGSをソースとゲート間の電圧、ＶBS
をソースとバルク間の電圧、Ｌをチャネル長さ、Ｗをチ
ャネル幅、ＣOXを単位面積当りのゲート容量、μをモビ
リティーとすると、次のように表現される。すなわち、
線形領域（ＶDS＜ＶGS−ＶTH）の場合は、 ＩDS＝β｛（ＶGS−ＶTH）・ＶDS−ＶDS 2 ／２｝ …………………… （１） であり、ここでβはＭＯＳ・ＦＥＴの利得因子と呼ばれ
るもので、 β＝ＣOX・μ・Ｗ／Ｌ …………………………………………………… （２） と表される。又、飽和領域（ＶDS＞ＶGS−ＶTH）の場合
は ＩDS＝β（ＶGS−ＶTH）2 ／２ ………………………………………… （３） である。上記（１）乃至（３）式の中で温度依存性を有
するパラメータはしきい値ＶTHとモビリティμのみであ
り、このしきい値ＶTHとモビリティμの温度依存性をテ
ーブルモデルに取入れてやれば良いことが分かる。
【０００８】（１）しきい値の温度依存性について 長チャネル及び広チャネルのＭＯＳ・ＦＥＴのしきい値
ＶTHは、 ＶTH＝ＶFB＋２φF ＋ＱB ／ＣOX ……………………………………… （４） ＱB ＝（２εsi・・ｑ・ＮSUB ・（２φF −ＶBS））1/2 ………… （５） と表される。ここで、ＶFBはフラットバンド電圧、φF
はフェルミポテンシャル、ＱB は基板の空間電荷密度、
εsiはＳｉ（シリコン）の誘電率、Ｑは電子の電荷、Ｎ
SUB は基板の不純物濃度である。（４）及び（５）式よ
りしきい値ＶTHの温度変化は、 となる。一方フェルミポテンシャルφF は、Ｎｉを真正
半導体のキャリア濃度、ｋをボルツマン定数とすると、 と表される為、ｄＶTH／ｄＴはほぼ一定になる。又、し
きい値ＶTHの温度変化ｄＶTH／ｄＴを実験で求めた結果
を図３に示す。この図３からも分かるようにＶTHの温度
変化はほぼ一定となり、シミュレーション時のしきい値
は と表わされる。ここで添字Sim はシミュレーション時の
値であり、添字Tab はテーブルデータ測定時の値である
ことを示す。したがってテーブルモデルの電流計算の際
は、テーブルから求めたしきい値（ＶTH）Tab に対して
（８）式を用いて温度が変化したときのしきい値
（ＶTH）Si m を計算することができる。
ＶTHは、 ＶTH＝ＶFB＋２φF ＋ＱB ／ＣOX ……………………………………… （４） ＱB ＝（２εsi・・ｑ・ＮSUB ・（２φF −ＶBS））1/2 ………… （５） と表される。ここで、ＶFBはフラットバンド電圧、φF
はフェルミポテンシャル、ＱB は基板の空間電荷密度、
εsiはＳｉ（シリコン）の誘電率、Ｑは電子の電荷、Ｎ
SUB は基板の不純物濃度である。（４）及び（５）式よ
りしきい値ＶTHの温度変化は、 となる。一方フェルミポテンシャルφF は、Ｎｉを真正
半導体のキャリア濃度、ｋをボルツマン定数とすると、 と表される為、ｄＶTH／ｄＴはほぼ一定になる。又、し
きい値ＶTHの温度変化ｄＶTH／ｄＴを実験で求めた結果
を図３に示す。この図３からも分かるようにＶTHの温度
変化はほぼ一定となり、シミュレーション時のしきい値
は と表わされる。ここで添字Sim はシミュレーション時の
値であり、添字Tab はテーブルデータ測定時の値である
ことを示す。したがってテーブルモデルの電流計算の際
は、テーブルから求めたしきい値（ＶTH）Tab に対して
（８）式を用いて温度が変化したときのしきい値
（ＶTH）Si m を計算することができる。
【０００９】（２）モビリティの温度依存性について モビリティμの温度依存性は不純物散乱と格子散乱によ
って決まるが、ＭＯＳ・ＦＥＴで使用する基板濃度は１
０17／cm3 程度以下の不純物濃度であり、 μ（Ｔ）＝μ（３００°Ｋ）・（Ｔ／３００）αTE ………………… （９） と表わすことができる。（Ｓ．Ｍ．Ｓze著、“Semicond
uctur Devices （Physics and Technklogy)",John Wile
y & Sons Inc. 参照）。ここでαTEは、−５０℃〜１２
５℃の範囲では、電子の場合ほぼ−１．５程度の値とな
る。
って決まるが、ＭＯＳ・ＦＥＴで使用する基板濃度は１
０17／cm3 程度以下の不純物濃度であり、 μ（Ｔ）＝μ（３００°Ｋ）・（Ｔ／３００）αTE ………………… （９） と表わすことができる。（Ｓ．Ｍ．Ｓze著、“Semicond
uctur Devices （Physics and Technklogy)",John Wile
y & Sons Inc. 参照）。ここでαTEは、−５０℃〜１２
５℃の範囲では、電子の場合ほぼ−１．５程度の値とな
る。
【００１０】次に、このモビリティの温度依存性をどの
ようにしてテーブルルックアップモデル方式に取入れる
かを説明する。テーブルルックアップモデル方式では、
テーブルデータの測定に用いたデバイスのＬとＷが異な
るデバイスのシミュレーションができるように利得因子
βの変換係数γを求める必要がある。この変換係数γを
計算する際に次の（１０）式に示すようにしてモビリテ
ィμの温度依存性を取入れることが可能である。
ようにしてテーブルルックアップモデル方式に取入れる
かを説明する。テーブルルックアップモデル方式では、
テーブルデータの測定に用いたデバイスのＬとＷが異な
るデバイスのシミュレーションができるように利得因子
βの変換係数γを求める必要がある。この変換係数γを
計算する際に次の（１０）式に示すようにしてモビリテ
ィμの温度依存性を取入れることが可能である。
【数１】
【００１１】次に弱反転領域（ＶGS＜ＶTH）では拡散に
よって電流が流れ、この拡散電流の特性は次の（１１）
式によって表わされる。 ＩDS＝ＩBot ・ｅｘｐ｛（ＶGS−ＶTH）・ｑ／（nkT ）｝ ……… （１１） ここでＩBot はＶGS＝ＶTHの時の電流値であり（図２参
照）、ｎは図２に示す特性曲線の傾きを示している。一
般に、拡散電流の特性を示すパラメータとして電流ＩDS
が１桁変化するのに要するゲート電圧の差△ＶGSが用い
られ、この値をＳファクタと読んでいる。このＳファク
タＳFAC は次の（１２）式で表わされる。
よって電流が流れ、この拡散電流の特性は次の（１１）
式によって表わされる。 ＩDS＝ＩBot ・ｅｘｐ｛（ＶGS−ＶTH）・ｑ／（nkT ）｝ ……… （１１） ここでＩBot はＶGS＝ＶTHの時の電流値であり（図２参
照）、ｎは図２に示す特性曲線の傾きを示している。一
般に、拡散電流の特性を示すパラメータとして電流ＩDS
が１桁変化するのに要するゲート電圧の差△ＶGSが用い
られ、この値をＳファクタと読んでいる。このＳファク
タＳFAC は次の（１２）式で表わされる。
【数２】 このＳFAC を用いると（１１）式は次のように表わされ
る。 ＩDS＝ＩBot ・ｅｘｐ｛（ＶGS−ＶTH）・ｌｎ10／ＳFAC ｝ …… （１３）
る。 ＩDS＝ＩBot ・ｅｘｐ｛（ＶGS−ＶTH）・ｌｎ10／ＳFAC ｝ …… （１３）
【００１２】又、ＳFAC はゲート電圧ＶGS及びドレイン
電圧ＶDSによってほとんど変化しないので弱反転領域に
ついてはテーブルデータを用意する必要がなく、上記
（１３）式を用いて電流値を求める。なお、ＳFAC の温
度依存性については下記の（１４）式を用いて行う。 ＳFAC （ＴSim ）＝ＳFAC （ＴTab ）・（ＴTab ／ＴSim ） …… （１４）
電圧ＶDSによってほとんど変化しないので弱反転領域に
ついてはテーブルデータを用意する必要がなく、上記
（１３）式を用いて電流値を求める。なお、ＳFAC の温
度依存性については下記の（１４）式を用いて行う。 ＳFAC （ＴSim ）＝ＳFAC （ＴTab ）・（ＴTab ／ＴSim ） …… （１４）
【００１３】以上説明したことに基づいて本発明による
半導体集積回路のシミュレーション方法の一実施例を説
明する。この実施例のシミュレーション方法は、図１の
フローチャートに示すようにまずＭＯＳ・ＦＥＴの利得
因子βの変換係数γを（１０）式を利用して求める（ス
テップＦ１参照）。次にテーブルデータから動作点（Ｖ
DS、ＶGS、ＶBS）におけるＭＯＳ・ＦＥＴのしきい値
（ＶTH）Tab を求め、この求められたしきい値に基づい
て（８）式を用いてシミュレーション時のしきい値（Ｖ
TH）Sim を求める（ステップＦ２参照）。
半導体集積回路のシミュレーション方法の一実施例を説
明する。この実施例のシミュレーション方法は、図１の
フローチャートに示すようにまずＭＯＳ・ＦＥＴの利得
因子βの変換係数γを（１０）式を利用して求める（ス
テップＦ１参照）。次にテーブルデータから動作点（Ｖ
DS、ＶGS、ＶBS）におけるＭＯＳ・ＦＥＴのしきい値
（ＶTH）Tab を求め、この求められたしきい値に基づい
て（８）式を用いてシミュレーション時のしきい値（Ｖ
TH）Sim を求める（ステップＦ２参照）。
【００１４】その後、ステップ２で求めたしきい値（Ｖ
TH）Sim とゲート電圧ＶGSを比較する（ステップＦ３参
照）。ＶGS＞ＶTHの場合、すなわち強反転領域の場合
は、動作点におけるドレイン電流をデータテーブルから
求め（ステップＦ４参照）、この求めたドレイン電流に
ステップ１で求めた変換係数を掛けてシミュレーション
時におけるドレイン電流ＩDSを求める（ステップＦ５参
照）。
TH）Sim とゲート電圧ＶGSを比較する（ステップＦ３参
照）。ＶGS＞ＶTHの場合、すなわち強反転領域の場合
は、動作点におけるドレイン電流をデータテーブルから
求め（ステップＦ４参照）、この求めたドレイン電流に
ステップ１で求めた変換係数を掛けてシミュレーション
時におけるドレイン電流ＩDSを求める（ステップＦ５参
照）。
【００１５】ＶGS≦ＶTHの場合、すなわち弱反転領域の
場合はＶGS＝ＶTHの時の拡散電流をテーブルデータから
求め、この求めた拡散電流に変換係数γを掛けてＶGS＝
ＶTH時における温度補正された拡散電流ＩBot を求める
（ステップＦ６参照）。その後ＳファクタＳFAC の温度
補正を（１４）式を用いて求め、この温度補正されたＳ
FAC と、ステップＦ６で求めたＩBot に基づいて（１
３）式を用いてシミュレーション時における拡散電流Ｉ
GSを求める（ステップＦ７参照）。なおデータテーブル
から動作点におけるしきい値及びドレイン電流を求める
場合に動作点が格子点と格子点の間にある場合は補間し
て求める。
場合はＶGS＝ＶTHの時の拡散電流をテーブルデータから
求め、この求めた拡散電流に変換係数γを掛けてＶGS＝
ＶTH時における温度補正された拡散電流ＩBot を求める
（ステップＦ６参照）。その後ＳファクタＳFAC の温度
補正を（１４）式を用いて求め、この温度補正されたＳ
FAC と、ステップＦ６で求めたＩBot に基づいて（１
３）式を用いてシミュレーション時における拡散電流Ｉ
GSを求める（ステップＦ７参照）。なおデータテーブル
から動作点におけるしきい値及びドレイン電流を求める
場合に動作点が格子点と格子点の間にある場合は補間し
て求める。
【００１６】以上説明したようにして動作点における、
シミュレーション時の温度補正されたドレイン電流を求
めることができる。ＶDS＝２Ｖ、ＶBS＝０Ｖの条件で、
シミュレーション時の温度ＴSim が０℃、２７℃、５４
℃及び８１℃の時の、ゲート電圧ＶGSに対するドレイン
電流ＩDSを、本実施例の方法を用いて求めた場合の特性
曲線を各々図４のグラフｇ１，ｇ２，ｇ３およびｇ４に
示す。図４から分かるようにＶGS＝１．８Ｖ付近を境と
して、ＶGSの大きいところでは温度が低い方がドレイン
電流が余計に流れ、ＶGSの小さいところでは温度が高い
方がドレイン電流が余計に流れる。これはゲート電圧Ｖ
GSが小さい場合には、しきい値ＶTHの温度依存性の影響
が大きく、温度が上がるとともにしきい値ＶTHの値が小
さくなってドレイン電流ＩDSが増すのに対し、ゲート電
圧ＶGSが大きい場合にはモビリティの温度依存性ファク
タが支配的で、温度上昇と共にモビリティが減少し、ド
レイン電流ＩDSが下がる為である。
シミュレーション時の温度補正されたドレイン電流を求
めることができる。ＶDS＝２Ｖ、ＶBS＝０Ｖの条件で、
シミュレーション時の温度ＴSim が０℃、２７℃、５４
℃及び８１℃の時の、ゲート電圧ＶGSに対するドレイン
電流ＩDSを、本実施例の方法を用いて求めた場合の特性
曲線を各々図４のグラフｇ１，ｇ２，ｇ３およびｇ４に
示す。図４から分かるようにＶGS＝１．８Ｖ付近を境と
して、ＶGSの大きいところでは温度が低い方がドレイン
電流が余計に流れ、ＶGSの小さいところでは温度が高い
方がドレイン電流が余計に流れる。これはゲート電圧Ｖ
GSが小さい場合には、しきい値ＶTHの温度依存性の影響
が大きく、温度が上がるとともにしきい値ＶTHの値が小
さくなってドレイン電流ＩDSが増すのに対し、ゲート電
圧ＶGSが大きい場合にはモビリティの温度依存性ファク
タが支配的で、温度上昇と共にモビリティが減少し、ド
レイン電流ＩDSが下がる為である。
【００１７】図４に示すシミュレーション結果はＭＯＳ
・ＦＥＴの実際の特性を忠実に表わしており、これによ
り本実施例の方法を用いることによりＭＯＳ・ＦＥＴの
温度特性を手軽に精度良くシミュレーションすることが
できる。特にメモリ回路におけるアクセスタイムの温度
特性や、オペアンプ回路の温度特性を簡単に、かつ高精
度にシミュレーションすることができ、ＶＬＳＩ設計開
発期間を大幅に短縮することができる。
・ＦＥＴの実際の特性を忠実に表わしており、これによ
り本実施例の方法を用いることによりＭＯＳ・ＦＥＴの
温度特性を手軽に精度良くシミュレーションすることが
できる。特にメモリ回路におけるアクセスタイムの温度
特性や、オペアンプ回路の温度特性を簡単に、かつ高精
度にシミュレーションすることができ、ＶＬＳＩ設計開
発期間を大幅に短縮することができる。
【００１８】
【発明の効果】本発明にによれば、動作温度がテーブル
データ測定時と異なる場合でも、簡単でかつ精度良くシ
ミュレーションすることができる。
データ測定時と異なる場合でも、簡単でかつ精度良くシ
ミュレーションすることができる。
【図１】本発明によるシミュレーション方法を実施する
場合の一例を示すフローチャート。
場合の一例を示すフローチャート。
【図２】ＭＯＳ・ＦＥＴの特性を示すグラフ
【図３】ＭＯＳ・ＦＥＴのしきい値の温度特性を示すグ
ラフ
ラフ
【図４】本発明のシミュレーション方法を用いて求め
た、ＭＯＳ・ＦＥＴのＶGSとＩDSの温度特性を示すグラ
フ。
た、ＭＯＳ・ＦＥＴのＶGSとＩDSの温度特性を示すグラ
フ。
【図５】構成素子がＭＯＳ・ＦＥＴであるときの、テー
ブルデータの構成を模式的に示す図。
ブルデータの構成を模式的に示す図。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 29/00
Claims (1)
- 【請求項１】ＭＯＳ・ＦＥＴの利得因子の変換係数を求
める第１のステップと、 ＭＯＳ・ＦＥＴのしきい値に関するデータテーブルから
動作点におけるしきい値を求め、この求めたしきい値に
温度補正を行う第２のステップと、 前記温度補正されたしきい値ＶTHと動作点におけるゲー
ト電圧ＶGSを比較し、 ＶGS＞ＶTHの場合は動作点におけるドレイン電流をデー
タテーブルから求め、この求めた値に前記変換係数を掛
けて温度補正されたドレイン電流を求め、 ＶGS≦ＶTHの場合は、ＶGS＝ＶTHの時の拡散電流をデー
タテーブルから求め、この求めた値に前記変換係数を掛
けて温度補正された、ＶGS＝ＶTHの時の拡散電流を求
め、更にＳファクタの温度補正を行い、これらの温度補
正された拡散電流及びＳファクタに基づいてドレイン電
流を求める第３のステップと、 を備えていることを特徴とする半導体回路のシミュレー
ション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29596791A JP3175959B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体集積回路のシミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29596791A JP3175959B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体集積回路のシミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218412A JPH05218412A (ja) | 1993-08-27 |
| JP3175959B2 true JP3175959B2 (ja) | 2001-06-11 |
Family
ID=17827407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29596791A Expired - Fee Related JP3175959B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体集積回路のシミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175959B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE450469B (sv) * | 1985-02-19 | 1987-06-29 | Asea Stal Ab | Sett vid framstellning av en formkropp av en jernlegering med hog kromhalt |
| US6946897B2 (en) * | 2003-10-22 | 2005-09-20 | Intersil Americas Inc. | Technique for measuring temperature and current via a MOSFET of a synchronous buck voltage converter |
| US20100088083A1 (en) * | 2008-10-08 | 2010-04-08 | Vns Portfolio Llc | Method and Apparatus for Circuit Simulation |
| US20100125441A1 (en) * | 2008-11-17 | 2010-05-20 | Vns Portfolio Llc | Method and Apparatus for Circuit Simulation |
| JPWO2022209388A1 (ja) * | 2021-03-29 | 2022-10-06 |
-
1991
- 1991-11-12 JP JP29596791A patent/JP3175959B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｐｒｏｃ．ＩＥＥＥ ３０ｔｈ ＭＩＤＷＥＳＴ ＳＹＭＰＯＳＩＵＭ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ，ｐ．１０７４−１０７７（１９８８） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05218412A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | A simple and accurate method to measure the threshold voltage of an enhancement-mode MOSFET | |
| Servati et al. | Above-threshold parameter extraction and modeling for amorphous silicon thin-film transistors | |
| Shur et al. | Unified MOSFET model | |
| Croon et al. | An easy-to-use mismatch model for the MOS transistor | |
| US7213218B2 (en) | Simulation model for design of semiconductor device, thermal drain noise analysis method, simulation method, and simulation apparatus | |
| Pocha et al. | A computer-aided design model for high-voltage double diffused MOS (DMOS) transistors | |
| JP3269459B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
| CN111368490A (zh) | 横向双扩散晶体管的电路模型及其建模方法 | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| CN112733477A (zh) | 一种基于误差函数精度补偿的GaN HEMT建模方法 | |
| Pimbley et al. | Effect of hot-electron stress on low frequency MOSFET noise | |
| Feldbaumer et al. | MOSFET doping profiling | |
| Huang et al. | An analytic I—V model for lightly doped drain (LDD) MOSFET devices | |
| Osman et al. | An extended tanh law MOSFET model for high temperature circuit simulation | |
| JP3431610B2 (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
| Rossi-Aicardi et al. | A MOSFET-only voltage source with arbitrary sign adjustable temperature coefficient | |
| JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
| JP3139418B2 (ja) | Ｆｅｔの寄生抵抗の算出方法 | |
| Chi et al. | Errors in threshold-voltage measurements of MOS transistors for dopant-profile determinations | |
| Sheu et al. | An analytical model for intrinsic capacitances of short-channel MOSFETs | |
| JP3136563B2 (ja) | 回路解析装置 | |
| JP2976930B2 (ja) | 電界効果トランジスタの寄生ソース抵抗評価方法 | |
| Jain | Generalized transconductance and transresistance methods for MOSFET characterization | |
| Morgensen et al. | Analytical correction for effective mobility measurements in MOSFETs | |
| Shur et al. | Transistor modeling for the VDSM era |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |