JP2008053617A - 電流モデル作成方法および電子回路 - Google Patents
電流モデル作成方法および電子回路 Download PDFInfo
- Publication number
- JP2008053617A JP2008053617A JP2006230612A JP2006230612A JP2008053617A JP 2008053617 A JP2008053617 A JP 2008053617A JP 2006230612 A JP2006230612 A JP 2006230612A JP 2006230612 A JP2006230612 A JP 2006230612A JP 2008053617 A JP2008053617 A JP 2008053617A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- term
- drain
- current model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】電界効果トランジスタの特性に精度よくフィッティングし、従来のシリコン系の複雑な電流モデル式に比べて簡便な電流モデル作成方法を提供する。
【解決手段】電界効果トランジスタのドレイン電流のシミュレーションに用いられる電流モデルを実測の電流-電圧特性データから求めるための電流モデル作成方法であって、電流モデルは、ドレイン電流の主要部となる第1の電流項、ドレイン電流の立ち上がりに関する第2の電流項、およびリーク電流に関する第3の電流項の3つの電流項の和からなるものである。
【選択図】図2
【解決手段】電界効果トランジスタのドレイン電流のシミュレーションに用いられる電流モデルを実測の電流-電圧特性データから求めるための電流モデル作成方法であって、電流モデルは、ドレイン電流の主要部となる第1の電流項、ドレイン電流の立ち上がりに関する第2の電流項、およびリーク電流に関する第3の電流項の3つの電流項の和からなるものである。
【選択図】図2
Description
本発明は、電界効果トランジスタの電流-電圧特性を表す、シミュレーション用の電流モデル作成方法、および作成された電流モデルを用いて回路設計された電子回路に関するものである。
近年、有機電界効果トランジスタ(以下では、有機FETと称する)の研究が進み、ディスプレイおよびセンサーのスイッチングならびに駆動用素子を始めとして各種電子デバイスへの応用が考えられるようになってきた。これらの応用回路設計のためには無機のSi素子や化合物半導体素子と同じように回路シミュレーションが必要になってきている。有機電界効果トランジスタの特性についての報告が多くなされている(非特許文献1、2および3)。
G. Horowitz et al, J. Phys. III France, 5, 355-371 (1995). E. J. Meijer et al, Appl. Phys. Lett., 80, 3838-3840 (2002). T. Leroux, Solid State Electronics,vol.29, No.1,47-58(1986)
G. Horowitz et al, J. Phys. III France, 5, 355-371 (1995). E. J. Meijer et al, Appl. Phys. Lett., 80, 3838-3840 (2002). T. Leroux, Solid State Electronics,vol.29, No.1,47-58(1986)
しかしながら有機FETに関しては未だ確立された回路シミュレーション用の(デバイス特性を表現できる)簡潔なモデルはない。
Siを用いたMOSタイプのFET(MOS−FET)の回路モデルは各種開発されているが、基本的にMOS-FETは4端子素子であり、ソース、ドレイン、ゲートおよび基板から端子が出ている。
それに対して有機FET(有機薄膜トランジスタを含む)は3端子素子であり、ソース、ドレイン、ゲート端子を持つが、基板に相当する部分はフローティングであり端子は出ていない。また、FET特性の温度依存性などがまったく異なる。
他方、アモルファスシリコン(a- Si)や多結晶シリコン(poly- Si)をチャンネル生成領域に用いた薄膜トランジスタ(TFT)は有機FETと同様な3端子素子である。
しかし、有機FETと比較して、特性が大きく異なり既存のこれらの素子用の回路モデルを有機FETに適用してもうまく合わせることができなかった。
従来の電流モデルのうち、Lerouxのa- Si TFTモデル(非特許文献3)が他の電流モデルに比べて実測値によく合うが、電流電圧特性の温度依存性が合わなかった。
さらに、Si系素子の回路モデル、とりわけMOS-FET用のモデルは素子の動作メカニズムが詳細にわかっているため、微細化等様々な効果を含む非常に複雑なモデルとなっており、有機FETにそのまま適用できない。
現段階では有機FETの動作の物理的詳細に関してははっきりしないことも多いので、特性のフィッティングに重点を置いた簡便で使いやすいモデルが望まれている。
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、FETの特性に精度よくフィッティングし、従来のシリコン系の複雑な電流モデル式に比べて簡便な電流モデル作成方法および電子回路を提供することを目的とする。なお、従来のシリコン系とは、単結晶シリコン、多結晶シリコンおよびアモルファスシリコン等のシリコンにチャンネルを生成する電界効果トランジスタに関するものである。
上記目的を達成するための本発明の電流モデル作成方法は、電界効果トランジスタのドレイン電流のシミュレーションに用いられる電流モデルを実測の電流-電圧特性データから求めるための電流モデル作成方法であって、
前記電流モデルは、ドレイン電流の主要部となる第1の電流項、ドレイン電流の立ち上がりに関する第2の電流項、およびリーク電流に関する第3の電流項の3つの電流項の和からなるものである。
前記電流モデルは、ドレイン電流の主要部となる第1の電流項、ドレイン電流の立ち上がりに関する第2の電流項、およびリーク電流に関する第3の電流項の3つの電流項の和からなるものである。
本発明によれば、電界効果トランジスタの特性として、ドレイン電流のドレイン電圧依存性およびゲート電圧依存性を精度よく表すことができる。また、電流モデル作成のための実験サンプルの作製および特性の測定が従来よりも少なくて済み、従来よりも簡便に電流モデルを取得できる。
本実施形態における、有機FETのシミュレーション用の電流モデルについて説明する。以下に示す電流モデルは、発明者が実験用サンプルの作製とその測定とを繰り返し行い、求めたものである。
本実施形態の電流モデルのドレイン電流は、ゲート電圧(ゲート/ソース間電圧)およびドレイン電圧(ドレイン/ソース間電圧)に依存する第1の電流項(I1)、第2の電流項(I2)および第3の電流項(I3)の3つの電流項の和からなり、式(数5)で表される。
第1の電流項はドレイン電流全体の主要部分となる高い電流に関する項(高電流項)に相当し、第2の電流項は立ち上がり電流に関する項(立ち上がり電流項)に相当し、第3の電流項はリーク電流に関する電流項(リーク電流項)に相当する。各電流項はゲート電圧およびドレイン電圧に依存する。以下に、各電流項について説明する。
はじめに、第1の電流項について説明する。有機FETがp型の場合の第1の電流項を式(数1)に示す。
第1の電流項は、線形領域(Vds=<Vds *)と飽和領域(Vds>Vds *)からなり、線形領域と飽和領域はその境界のドレイン電圧値で少なくとも一次の導関数までが連続である。
これらの領域はドレイン電流の式に線形領域と飽和領域の結合部を調整するパラメータ(δ)と、飽和領域におけるドレイン電流がドレイン電圧に比例して増加する依存性をあらわすパラメータ(λ)とを含む。
また、この電流項特有の閾値電圧である第1の閾値電圧を含む。なお、有機FETがn型の場合は電流-電圧特性に対応して+/−の符号を変更すればよい。
Wはゲート幅であり、Lはゲート長であり、Cgはゲート絶縁膜容量である。Vdsはドレイン/ソース間電圧であり、Vgsはゲート/ソース間電圧であり、Vds *は線形領域と飽和領域の境界のドレイン/ソース間電圧である。プレファクタI10はパラメータである。
次に、第2の電流項について説明する。第2の電流項を式(数2)に示す。
第2の電流項は、ゲート電圧に関して指数関数的に依存する領域と、所定の電流値(Ilimit:この値もパラメータである)に滑らかに(少なくとも一次の導関数までが連続)漸近する領域とからなる。この場合、全ての階数のVgsに関する導関数が連続であることが望ましい。第2の電流項が指数関数的に増加する領域において、電流値の対数をとった値はゲート電圧に対して直線的に変化し、その傾きを調整するパラメータ(n)が第2の電流項に含まれている。また、第2の電流項は、第1の閾値電圧とは異なる、第2の電流項特有の閾値電圧である第2の閾値電圧を含む。
kはボルツマン定数であり、Tは絶対温度であり、qは素電荷である。プレファクタI20はパラメータである。
ここで、Ilimitについて説明する。Ilimitを式(数6)に示す。sはIlimitを決めるパラメータである。
次に、第3の電流項について説明する。第3の電流項を式(数3)に示す。I30、σ、ζはパラメータである。この式において、Vds= 0のときはI30= 0とする。
第3の電流項は、ゲート電圧に依存する項、ドレイン電圧に依存する項、ゲート電圧にもドレイン電圧にも依存しない項の和からなる。
次に、第1の電流項、第2の電流項および第3の電流項のそれぞれに含まれるパラメータについてのドレイン電流の温度依存性について説明する。各種パラメータの温度依存性を式(数4)に示す。これらのパラメータの温度依存性は必要な精度に応じてもっと高次の冪の和までとってもよい。
第1の電流項のプレファクタ(I10)は絶対温度の冪に依存し、第1の閾値電圧(VT1)、パラメータ(δ)およびパラメータ(λ)は絶対温度の冪に依存する。T0は、フィッティングするデータを実測した際の絶対温度である。第2の電流項のプレファクタ(I20)は絶対温度の冪に依存し、第2の閾値電圧(VT2)およびパラメータ(n)は絶対温度の冪に依存する。
上述の電流モデルに対してパラメータ値を求める方法を説明する。
図1はパラメータ値算出に用いるための情報処理装置の一構成例を示すブロック図である。
情報処理装置20はコンピュータであり、図1に示すように、記憶部21と、表示部22と、制御部23と、操作部24とを有する構成である。制御部23は、プログラムにしたがって所定の処理を実行するCPU(Central Processing Unit)と、プログラムを格納するためのメモリとを有する。プログラムには、入力される実測値に対して上述の電流モデルを最小二乗法でフィッティングさせ、パラメータ値を算出する手順が記述されている。なお、フィッティングの方法は最小二乗法に限らず、その他の方法であってもよい。
次に、上述の電流モデルのパラメータ値を算出する手順を説明する。図2は電流モデルのパラメータ値を算出するための手順を示すフローチャートである。ここでは、パラメータ値算出用の有機FETを予め作製している。そして、その有機FETのゲート電圧またはドレイン電圧の少なくともいずれかの電圧の変化に対するドレイン電流のデータを予め測定しているものとする。このデータを電流-電圧特性データと称する。また、電流-電圧特性データに温度依存性に関するデータが含まれていてもよい。
操作者が操作部24を操作して、ゲート長およびゲート幅の情報を含む設計事項と、実測した電流-電圧特性データを入力する。続いて、パラメータ値算出の指示を入力すると、制御部23は、電流モデルの各種パラメータの値を変化させ、入力された電流-電圧特性データに電流モデルをフィッティングさせる(ステップ101)。フィッティングにより電流モデルが実測値に近似するときの各種パラメータの値を算出する(ステップ102)。その算出結果を表示部22に出力する(ステップ103)。
このようにして、実際に作製した有機FETの電流-電圧特性の実測値に電流モデルをフィッティングさせることで、パラメータの最適値を求めることができる。
次に、フィッティングにより求めたパラメータ値を代入した電流モデルを検証するための実験について説明する。
検証実験のために試作した実験用サンプルの有機FETの構造を説明する。図3は実験用サンプルの有機FETの一構成例を示す断面模式図である。
図3に示すように、有機FETは、n+-Si基板からなるゲート電極3と、ゲート電極3上にゲート絶縁膜4を介して設けられたソース電極1およびドレイン電極2と、これら2つの電極を覆ってゲート絶縁膜4の上に設けられた有機半導体層5とを有する。
ゲート絶縁膜4はSiO2膜であり、ゲート絶縁膜4の膜厚は0.5(mである。有機半導体層5の材料にペンタセンを用い、有機半導体層5の膜厚は0.1(mである。ソース電極1およびドレイン電極2間の距離となるゲート長(L)は50(mであり、ゲート長の方向に直行する方向であるゲート幅(W)は3mmである。この有機FETはp型トランジスタであり、チャンネルキャリアは正孔である。
図3に示した有機FETの作製方法を簡単に説明する。ゲート電極3となるn+-Si基板上にゲート絶縁膜4として膜厚0.5(mのSiO2膜を形成する。続いて、ソース電極1およびドレイン電極2を、ゲート絶縁膜4上にそれぞれのパターン形状に金を真空蒸着することにより形成する。その後、有機半導体層5をソース電極1およびドレイン電極2を覆ってゲート絶縁膜4の上に真空蒸着法により形成する。
有機半導体層5を形成する際、図3に示すように、有機半導体層5がソース電極1およびドレイン電極2に接触し、かつ、これら2つの電極の間でゲート絶縁膜5に接触するように形成した。これは、ゲート電極3に負電圧が印加されたとき、ソース電極1およびドレイン電極2の間の有機半導体層5にチャンネルを生成させ、生成したチャンネルがソース電極1およびドレイン電極2間に流れるようにするためである。
次に、実験用サンプルの有機FETのドレイン電流測定方法を説明する。図4は有機FETのドレイン電流測定方法を説明するための図である。
図4に示すように、ソース電極1を接地し、ドレイン電極2にドレイン電圧供給電源7を接続し、ゲート電極3にゲート電圧供給電源6を接続する。ドレイン電圧供給電源7からドレイン電極2に負電圧を印加し、ゲート電圧供給電源6からゲート電極3に負電圧を印加し、ドレイン電極2とソース電極1の間に流れる電流を測定する。なお、電流測定器を図に示すことを省略している。また、0V前後の電流の立ち上がりをより正確に測定するために、変化させるゲート電圧の開始値を正電圧の30Vとした。
ドレイン電流を測定する際の条件は、次の3通りである。温度一定(室温30(C)、ドレイン電圧Vd = -20, -80Vのそれぞれについて、ゲート電圧Vgを+30Vから-80Vまで変化させる。これは、ドレイン電流のゲート電圧依存性を調べるための条件に相当する。温度一定(30(C)、ゲート電圧Vg= -20, -40, -60, -80Vのそれぞれについて、ドレイン電圧Vdを0Vから-80Vまで変化させる。これは、ドレイン電流のドレイン電圧依存性を調べるための条件に相当する。また、ドレイン電圧一定(Vd = -80V)、温度= 30, 70, 100(Cのそれぞれについて、ゲート電圧Vgを+30Vから-80Vまで変化させる。これは、ドレイン電流の温度依存性を調べるための条件に相当する。
次に、シミュレーションによるドレイン電流の算出方法を説明する。
図1で説明した情報処理装置20の記憶部21には、シミュレーション用プログラムが予め格納されている。シミュレーション用プログラムには、図2で説明した手順により算出したパラメータの値が設定された電流モデルの式が記述されている。操作者が操作部24を操作して、上記3通りの測定条件のそれぞれに対応して条件を入力する。制御部23は、それぞれの測定条件についてシミュレーション用プログラムを実行し、電流モデルによるドレイン電流の値をシミュレーション値として算出する。以下では、ドレイン電流について、シミュレーション結果の値をSimと表記し、実験用サンプルの測定結果(実験結果)の値をExpと表記する。
上述した3通りの測定条件のうちドレイン電流のゲート電圧依存性について、シミュレーション結果と実験結果とを比較する。図5はドレイン電流のゲート電圧依存性についてのシミュレーション結果と実験結果を示すグラフである。
図5(a)はドレイン電流を片対数にプロットしたグラフである。図5(a)のグラフに示すように、片対数グラフにデータをプロットすることよりSimとExpとの相対誤差がわかりやすくなる。図5(a)のグラフを見てわかるように、ドレイン電圧が-80V、-20Vのいずれの場合についても、ドレイン電流のSimとExpの値はほぼ一致している。
図5(b)はドレイン電流を線形にプロットしたグラフである。図5(b)のグラフからは、SimとExpとの絶対誤差がわかる。図5(b)のグラフを見てわかるように、ドレイン電圧が-80V、-20Vのいずれの場合も、ゲート電圧を変化させた範囲でSimとExpとの差はドレイン電流値の10%以下である。
次に、ドレイン電流のドレイン電圧依存性について、シミュレーション結果と実験結果を比較する。図6はドレイン電流のドレイン電圧依存性についてのシミュレーション結果と実験結果を示すグラフである。
図6のグラフから、ゲート電圧が-80Vの場合、ドレイン電圧が-50〜-80Vの範囲で、SimとExpの差がドレイン電流値の5〜20%あるが、他の測定範囲ではその差は5%以下である。図5および図6に示すSimの値は同一の一組のパラメータでシミュレーションした結果である。図5および図6の結果から、シミュレーション結果は実験結果をよく再現していると言える。
次に、ドレイン電流の温度依存性についてシミュレーション結果と実験結果を比較する。図7はドレイン電流のゲート電圧依存性(ドレイン電圧= -80V)の温度変化についてのシミュレーション結果と実験結果を示すグラフである。比較した温度は30(C、70(C、100(Cにおける特性である。
図7(a)はドレイン電流を片対数にプロットしたグラフであり、図7(b)はドレイン電流を線形にプロットしたグラフである。図7(a)および図7(b)に示すグラフを見てわかるように、シミュレーション結果は実験結果を非常によく再現している。図7に示すSimの値は同一の一組のパラメータでシミュレーションした結果である。このとき用いたパラメータ値を図8に示す。
上述したように、本実施形態の電流モデルによるシミュレーションは有機FETの特性を高精度に再現するものである。本発明によれば、電界効果トランジスタの特性として、ドレイン電流のドレイン電圧依存性およびゲート電圧依存性を精度よく表すことができる。また、電流モデル作成のための実験サンプルの作製および特性の測定が従来よりも少なくて済み、従来よりも簡便に電流モデルを取得できる。さらに、電流電圧特性の温度依存性を精度よく再現できる。
次に、本発明のパラメータ値算出方法により決定した電流モデルを用いた電子回路の設計方法について説明する。
図9は電子回路の一例を示す回路図である。ここでは、電子回路がインバータ回路の場合である。図9に示すインバータ回路は、直列に接続されたp型有機FET31およびn型有機FET32が設けられ、これら2つのFETの接続部から出力端子35が引き出され、これら2つのFETのゲート電極が入力端子34に接続されている。そして、p型有機FET31のドレイン電極に電源33が接続されている。
図1に示した情報処理装置20の記憶部21に、パラメータが設定された電流モデルの有機FETを用いたインバータ回路の動作に関するシミュレーション用プログラムを予め格納しておく。n型有機FET32の電流モデルはp型有機FET31の電流モデルの+/−の符号を変更すればよく、パラメータ値を含むn型有機FET32の電流モデルがシミュレーション用プログラムに記述されている。
回路設計者は情報処理装置20の操作部24を操作して、ゲート幅およびゲート長を含む設計事項や温度条件を入力し、情報処理装置20にシミュレーション用プログラムを実行させる。回路設計者は、設計事項の値を変え、それぞれの値について情報処理装置20にシミュレーションをさせる。値の異なる設計事項による複数のシミュレーション結果から、回路設計者は設計事項の最適値を決定することが可能となる。
回路設計者は設計事項について多種多様な水準を設けて実験用サンプルを作製する必要がなく、また、それぞれの実験用サンプルについて温度条件に水準を設けて測定をする必要がない。そのため、複数種の実験用サンプルの作製やそれらの電流-電圧特性の測定を従来のように行わなくても、電子回路の回路設計を行うことができる。その結果、従来よりも回路設計者の労力が軽減し、回路設計にかかる費用を低減できる。
有機FETを用いた電子回路の例としてインバータ回路で説明したが、有機FETを用いた以外にも、ディスプレイドライバーや光センサアレイドライバーなどがある。
なお、本発明の電流モデルを、有機FETと同じ3端子素子であって、poly- Siやa- Siなどの非単結晶シリコン半導体あるいはInGaZnOやZnOなどの酸化物半導体をチャンネル生成領域として利用するTFTに適用してもよい。また、近似度が低下するが、化合物半導体基板や単結晶半導体基板にチャンネルを生成させる半導体素子に対して、簡便なシミュレーション用電流モデルとして本発明の電流モデルを適用してもよい。
1 ソース電極
2 ドレイン電極
3 ゲート電極
4 ゲート絶縁膜
5 有機半導体層
2 ドレイン電極
3 ゲート電極
4 ゲート絶縁膜
5 有機半導体層
Claims (9)
- 電界効果トランジスタのドレイン電流のシミュレーションに用いられる電流モデルを実測の電流-電圧特性データから求めるための電流モデル作成方法であって、
前記電流モデルは、ドレイン電流の主要部となる第1の電流項、ドレイン電流の立ち上がりに関する第2の電流項、およびリーク電流に関する第3の電流項の3つの電流項の和からなる、電流モデル作成方法。 - 請求項1記載の電流モデル作成方法であって、
前記第1の電流項は、線形領域と飽和領域からなり、該線形領域と該飽和領域はその境界のドレイン電圧値で少なくとも一次の導関数までが連続であり、該線形領域と該飽和領域の結合部を調整するパラメータδと、該飽和領域におけるドレイン電流がドレイン電圧に比例して増加する依存性をあらわすパラメータλと、特有の第1の閾値電圧とを含み、
前記第2の電流項は、ゲート電圧に関して指数関数的に依存する領域と所定の電流値(パラメータIlimit)に少なくとも一次の導関数まで連続して漸近する領域とからなり、前記指数関数的に増加する領域において、電流値の対数をとった値のゲート電圧に対する直線的な変化の傾きを調整するパラメータnと、前記第1の閾値電圧とは異なる、特有の第2の閾値電圧とを含み、
前記第3の電流項はゲート電圧に依存する項、ドレイン電圧に依存する項、ゲート電圧にもドレイン電圧にも依存しない項の和からなる、電流モデル作成方法。 - 請求項3、4および5を含む電流モデル作成方法であって、
前記第1の電流項のプレファクタI10、前記第1の閾値電圧、前記パラメータδ、および前記パラメータλのそれぞれは絶対温度の冪に依存し、
前記第2の電流項のプレファクタI20、前記第2の閾値電圧、および前記パラメータnのそれぞれは絶対温度の冪に依存する、電流モデル作成方法。 - 請求項1から7のいずれか1項記載の電流モデル作成方法であって、
前記実測の電流-電圧特性データに前記電流モデルをフィッティングさせ、
複数の前記パラメータの値を算出し、
算出したパラメータの値を設定して前記電流モデルを完成させる、電流モデル作成方法。 - 電界効果トランジスタを有する電子回路であって、
請求項8に記載の電流モデル作成方法で作成した電流モデルを用いて、前記電界効果トランジスタを含む電子回路の動作について情報処理装置にシミュレーションを実行させ、該シミュレーションの結果に応じて回路設計された電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006230612A JP2008053617A (ja) | 2006-08-28 | 2006-08-28 | 電流モデル作成方法および電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006230612A JP2008053617A (ja) | 2006-08-28 | 2006-08-28 | 電流モデル作成方法および電子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053617A true JP2008053617A (ja) | 2008-03-06 |
Family
ID=39237344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006230612A Pending JP2008053617A (ja) | 2006-08-28 | 2006-08-28 | 電流モデル作成方法および電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053617A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015053486A (ja) * | 2009-09-16 | 2015-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2019014341A1 (en) * | 2017-07-12 | 2019-01-17 | Mayo Foundation For Medical Education And Research | SYSTEMS AND METHODS FOR ESTIMATING CURRENT |
JP2020016889A (ja) * | 2009-10-16 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2006
- 2006-08-28 JP JP2006230612A patent/JP2008053617A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015053486A (ja) * | 2009-09-16 | 2015-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020016889A (ja) * | 2009-10-16 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11302824B2 (en) | 2009-10-16 | 2022-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor device |
US11742432B2 (en) | 2009-10-16 | 2023-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor device |
WO2019014341A1 (en) * | 2017-07-12 | 2019-01-17 | Mayo Foundation For Medical Education And Research | SYSTEMS AND METHODS FOR ESTIMATING CURRENT |
US11300616B2 (en) | 2017-07-12 | 2022-04-12 | Mayo Foundation For Medical Education And Research | Systems and methods for non-invasive current estimation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5020562B2 (ja) | シミュレーション装置、シミュレーション方法、及び半導体装置の製造方法 | |
Servati et al. | Above-threshold parameter extraction and modeling for amorphous silicon thin-film transistors | |
Marinov et al. | Organic thin-film transistors: Part I—Compact DC modeling | |
US8249838B2 (en) | Method and apparatus for modeling memristor devices | |
CN111368490B (zh) | 横向双扩散晶体管的电路系统及其建模方法 | |
Marinov et al. | Precise parameter extraction technique for organic thin-film transistors operating in the linear regime | |
KR101105273B1 (ko) | 비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치 | |
KR101267780B1 (ko) | 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치 | |
JP2000049339A (ja) | Misfetのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル | |
KR100413134B1 (ko) | 박막 트랜지스터의 전기적 특성의 모델링 | |
JP5131846B2 (ja) | 薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置 | |
JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
JP2006269998A (ja) | トランジスタのシミュレーション方法及びシミュレーション装置 | |
Tang et al. | Parameter extraction of short-channel a-Si: H TFT including self-heating effect and drain current nonsaturation | |
Sharma et al. | Physical parameters based analytical IV model of long and short channel a-IGZO TFTs | |
JP2010062441A (ja) | シミュレーション装置、及びシミュレーション方法 | |
US20080027700A1 (en) | Simulation model of BT instability of transistor | |
Lima et al. | Modeling organic thin-film transistors based on the virtual source concept: A case study | |
Naumova et al. | Optimization of the response of nanowire biosensors | |
CN110596560A (zh) | 一种评估FinFET器件总剂量辐射效应的方法 | |
Sankhare et al. | Full-printed OTFT modeling: Impacts of process variation | |
Maneux et al. | Strategies for Characterization and Parameter Extraction of Vertical Junction-Less Nanowire FETs Dedicated to Design Technology Co-Optimization | |
JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
CN113111498A (zh) | 一种偏栅晶体管进行建模的方法及电路仿真方法 | |
US20110246169A1 (en) | System and method for supporting designing of semiconductor device |