CN111368490B - 横向双扩散晶体管的电路系统及其建模方法 - Google Patents

Abstract

公开一种横向双扩散晶体管的电路模型及其建模方法，该电路模型包括：标准BSIM4模型；以及漂移区等效电阻，所述漂移区等效电阻包括多个电阻修正项系数，用于修正漂移区电阻，其中，所述电路模型用于表征横向双扩散晶体管的饱和阈值电压和漏极电流的变化特性。该LDMOS的电路模型及其建模方法在BSIM4模型的基础上，加上了定制的漂移区等效电阻，来准确的表征LDMOS中的准饱和效应，使得该电路模型在利用BSIM4模型的收敛性、兼容性和较快的仿真速度的同时，也能准确地表征LDMOS的各种特性，缩短电路设计周期，克服了BSIM模型无法准确表征LDMOS的特性的问题。

Description

横向双扩散晶体管的电路系统及其建模方法

技术领域

本发明涉及集成电路领域，具体地，涉及一种横向双扩散晶体管的电路系统及其建模方法。

背景技术

LDMOS(Lateral Double-Diffused MOSFET，横向双扩散晶体管)作为功率场效应晶体管的一种，由于其优良的特性而在集成电路中得到了广泛的应用，LDMOS器件模型的准确性也变得越来重要。在LDMOS的建模过程中，漂移区电阻的建模尤其重要，其准确性会直接影响LDMOS器件模型在不同工作状态下的仿真准确性。

目前，BSIM(Berkeley Short-channel IGFET Mode，伯克利短沟道绝缘栅场效应晶体管模型)是工业界应用范围最广的晶体管器件模型，基于缓变沟道近似和阈值电压的二维分析，重点表征了MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)的窄沟道效应、短沟道效应、漏致势垒降低效应、体效应等直流特性，并且对不同尺寸的MOSFET特性有一定预测能力，但是BSIM4模型没有为LDMOS器件做适配，原始的BSIM4模型无法准确表征LDMOS的某些特有的器件特性，例如准饱和效应。

其他用于LDMOS特性分析的器件模型例如基于表面势计算的Hisim_hv模型和PSP模型，通常计算量较大，会大幅度减缓大规模集成电路仿真的速度；以及利用Verilog-A语言针对器件特性搭建的宏模型，仿真速度和收敛性较差，无法大规模应用。

发明内容

鉴于上述问题，本发明的目的在于提供一种横向双扩散晶体管的电路系统及其建模方法，该模型在BSIM4模型的基础上，加上了定制的漂移区等效电阻，来准确的表征LDMOS中的准饱和效应，使得BSIM4模型能准确地表征LDMOS的各种特性，缩短电路设计周期，拓展BSIM4模型的适用范围。

根据本发明第一方面，提供一种横向双扩散晶体管的电路系统，包括：

标准BSIM4模型；以及

漂移区等效电阻，所述漂移区等效电阻包括多个电阻修正项系数，用于修正漂移区电阻，

其中，所述电路系统用于表征横向双扩散晶体管的饱和阈值电压和漏极电流的变化特性。

可选地，所述电阻修正项系数包括：漏端和栅端的电压相关系数、漏端和体端的电压相关系数、沟道尺寸偏离系数和温度系数。

可选地，所述漏端和栅端的电压相关系数用于表征栅端电压的大小与准饱和效应的饱和程度的正向关系。

可选地，所述漏端和体端的电压相关系数用于表征晶体管在不同衬偏电压下的直流特性。

可选地，所述沟道尺寸偏离系数包括沟道长度偏离系数和沟道宽度偏离系数，用于表征器件尺寸的变化对漂移区电阻的影响。

可选地，所述沟道尺寸偏离系数与所述BSIM4模型的全局参数结合，用于表征任意尺寸下的器件特性。

可选地，所述温度系数用于表征不同温度下所述漂移区电阻的变化以及随电压升高产生的自热效应。

可选地，所述电阻修正项系数还包括：工艺角系数，用于表征不同工艺角状态下的电阻变化。

可选地，所述漂移区等效电阻的表达式为：

其中，Rdiff为漂移区等效电阻；rdw0为漏端的电阻初值；rdw0l为与晶体管的沟道长度相关的电阻修正项；rdw0w为与晶体管的沟道宽度相关的电阻修正项；V(diffusion)为加在电阻两端的电压；erd为对阻值影响的指数修正项；crd为对阻值影响的一阶修正项；V(b，d)为晶体管的漏端和体端两端的电压；prwbd为对阻值影响的一阶修正项；V(g，s)为晶体管的栅端和源端两端的电压；prwgd为对阻值影响的一阶修正项；V(b，s)为晶体管的体端和源端两端的电压；crb为对阻值影响的一阶修正项；prwgd1为对阻值影响的一阶修正项；W为晶体管的沟道总宽度；wrd为晶体管的沟道总宽度的阻值影响指数修正项；rd_temp为温度对电阻的修正项；rd_corner为不同工艺角状态下电阻的修正项。

根据本发明的第二方面，提供一种横向双扩散晶体管的电路系统的建模方法，包括：

建立漂移区等效电阻，所述漂移区等效电阻包括多个电阻修正项系数，用于修正漂移区电阻；

将所述漂移区等效电阻串联在标准BSIM4模型上，关闭所述标准BSIM4模型中的电阻参数，生成电路系统；以及

采用所述电路系统表征横向双扩散晶体管的饱和阈值电压和漏极电流的变化特性。

优选地，所述建立漂移区等效电阻的步骤包括：

获取横向双扩散晶体管的漏端电阻初值和各连接端之间的电压，建立关系式；

在所述关系式中加入多个电阻修正项系数；以及

采用所述关系式进行晶体管特性测试并调整所述电阻修正项系数。

优选地，所述电阻修正项系数包括：漏端和栅端的电压相关系数、漏端和体端的电压相关系数、沟道尺寸偏离系数和温度系数。

本发明提供的横向双扩散晶体管的电路系统及其建模方法在BSIM4模型的基础上，加上了定制的漂移区等效电阻，来准确的表征LDMOS中的准饱和效应，而LDMOS的阈值电压部分借助BSIM4模型表征，使得该电路系统在利用BSIM4模型的收敛性、兼容性和较快的仿真速度的同时，也能准确地表征LDMOS的各种特性，缩短电路设计周期，提升模型的精度和准确性，克服了BSIM模型无法准确表征LDMOS的特性的问题。

优选地，将漂移区等效电阻串联在标准BSIM4模型上，关闭标准BSIM4模型中的电阻参数，生成电路系统，由漂移区等效电阻来取代标准BSIM4模型中电阻的作用，利用漏端和栅端的电压相关系数、漏端和体端的电压相关系数，修正标准BSIM4模型在LDMOS准饱和过程中的偏离量，使得新建立的电路系统能准确地描述LDMOS的特性。

优选地，漂移区等效电阻包括多个电阻修正项系数，电阻修正项系数包括漏端和栅端的电压相关系数、漏端和体端的电压相关系数、沟道尺寸偏离系数和温度系数等，加入了源漏电压、源体电压、沟道长度、沟道宽度以及温度等不同因素对电阻的影响，从不同的方面分别对漂移区电阻进行修正和调整，使得得到的漂移区等效电阻的准确性得到提升。

优选的，采用电压相关系数来表征晶体管的准饱和效应和直流特性，又采用了沟道长度/宽度偏离系数来表征器件尺寸变化对电阻的影响，并且采用温度和工艺角系数等来表征温度和工艺角等对电阻的影响，使得建立的LDMOS电路系统可以适用于更宽范围温度、更大尺寸、更多工艺角状态下的晶体管特性表征，提升了子电路模型的适用范围，增强了模型的可用性和可靠性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了传统NMOS晶体管的截面结构示意图；

图2示出了本发明实施例的横向双扩散晶体管的截面结构示意图；

图3示出了传统NMOS晶体管的漏极电压与漏极饱和电流的关系示意图；

图4示出了根据本发明实施例的横向双扩散晶体管的漏极电压与漏极饱和电流的关系示意图；

图5示出了根据本发明的实施例的横向双扩散晶体管的电路系统的结构图；

图6示出了根据本发明的实施例的横向双扩散晶体管的电路系统的等效电路的简单结构示意图；

图7示出了根据本发明的实施例的横向双扩散晶体管的电路系统的建模方法的流程图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。

除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni₃Si、Pt、Ru、W、和所述各种导电材料的组合。

在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1示出了传统NMOS晶体管的截面结构示意图。

如图1所示，传统NMOS晶体管包括硅衬底101、形成于硅衬底101内的位于顶部的P型阱区104以及分别位于P型阱区104中的源区和漏区，源区和漏区均为N型掺杂区。在硅衬底101的表面上还形成有氧化层112和多晶硅层121。通常采用BSIM4模型来进行NMOS晶体管的电压和电流特性的表征，其漏极电压Vd与漏极饱和电流Id的关系在图3中示出。

图2示出了本发明实施例的横向双扩散晶体管的截面结构示意图。

如图2所示，示出根据本发明实施例的横向双扩散晶体管的截面图。该横向双扩散晶体管包括衬底201、形成于半导体衬底201内的位于顶部的P型阱区202、N型阱区203、形成于P型阱区202侧部的N型漂移区204以及分别位于P型阱区202和N型阱区203中的源区和漏区，源区和漏区均为N型掺杂区。

该LDMOS器件还包括：位于N型漂移区204表面的场氧化层231和栅氧化层241，在栅氧化层241和场氧化层231上形成有场板层251。场板层251延伸至栅氧化层241和部分场氧化层231的表面上，能有效降低场板层251下方N型漂移区204的表面峰值电场，利于提高击穿电压。场板层251位于场氧化层231表面上的部分用于形成LDMOS的栅极。

在本实施例中，LDMOS晶体管的漂移区204为N型，晶体管为NLDMOS。LDMOS晶体管中，漂移区长度不同，则漂移区电阻各不相同。在LDMOS中，不同掺杂类型的阱区之间可能形成类似JFET(Junction Field-Effect Transistor，结型场效应晶体管)的结构，导致在漂移区电阻的表征过程中产生准饱和效应。LDMOS晶体管产生准饱和效应时的漏极电压Vd与漏极饱和电流Id的关系曲线将在图4中示出。

图3示出了传统NMOS晶体管的漏极电压与漏极饱和电流的关系示意图。

结合图1，对NMOS晶体管进行电压和电流特性的测试，得到图3的关系曲线图。图3中，横坐标表示漏极电压Vd，纵坐标表示漏极饱和电流Id，沿纵坐标延伸方向示出的多条曲线为晶体管栅极电压Vgs在从0V逐渐增加到6V的过程中截取的多条Id-Vd关系曲线。

如图可知，漏极电压Vd增大，漏极饱和电流Id呈缓慢上升趋势，而且，当栅极电压Vgs增大时，相同漏极电压Vd下的漏极饱和电流Id也会有明显的增大。尤其，当栅极电压Vgs由0V-6V逐渐增大时，漏极饱和电流Id增加的越来越快，最后呈等距上升的趋势。所以，NMOS晶体管的漏极饱和电流Id对于栅极电压Vgs的增加具有很明显的响应，表现很敏感。

图4示出了根据本发明实施例的横向双扩散晶体管的漏极电压与漏极饱和电流的关系示意图。

结合图2，对LDMOS晶体管进行电压和电流特性的测试，得到图4的关系曲线图。图4中，横坐标表示漏极电压Vd，纵坐标表示漏极饱和电流Id，沿纵坐标延伸方向示出的多条曲线为晶体管栅极电压Vgs在从0V逐渐增加到6V的过程中截取的多条Id-Vd关系曲线。

如图可知，漏极电压Vd增大，漏极饱和电流Id呈缓慢上升趋势，而且，当栅极电压Vgs增大时，相同漏极电压Vd下的漏极饱和电流Id也会有明显的增大。尤其，当栅极电压Vgs由0V-6V逐渐增大时，漏极饱和电流Id增加的越来越慢，最后对栅极电压Vgs的增加表现得越来越不敏感，即即使栅极电压Vgs有明显的增大，漏极饱和电流Id也不会有明显的增加了，相当于达到了一个饱和状态，就是LDMOS的准饱和效应。

对比图3和图4，LDMOS比NMOS多了一个漂移区，正是由于漂移区电阻的存在，使得LDMOS极易出现准饱和效应，而单纯的BSIM模型无法表征LDMOS的该特性，所以目前的BSIM4模型还无法准确地表征LDMOS的电流电压特性。而利用PSP、Hisim_hv、Verilog-A等模型进行LDMOS的特性分析时，模型的仿真速度较慢或者模型收敛性不好，使得分析结果不理想。

当采用BSIM4模型进行LDMOS的特性分析时，还有一种方法是见源端和漏端的电阻进行分区建模，然后再拟合，这样虽然可以得到分析结果，但是却无法达到精确表征的效果，电流准确性较差。

所以，如果仍想利用BSIM4模型的高度兼容性、收敛性与CMOS结构部分的准确性，就需要额外在BSIM4模型的基础上加上一些定制的结构。本发明中，在BSIM4模型的基础上，加上了定制的漂移区等效电阻，来准确的表征LDMOS中的准饱和效应。以下结合图5-图7来介绍本发明的LDMOS电路系统。

图5示出了根据本发明的实施例的横向双扩散晶体管的电路系统的结构图。

如图5所示，本实施例的横向双扩散晶体管的电路系统500包括：标准BSIM4模型502和漂移区等效电阻501，漂移区等效电阻501包括多个电阻修正项系数，用于修正漂移区电阻。该电路系统500用于表征横向双扩散晶体管的饱和阈值电压和漏极电流的变化特性。

本实施例中，在标准的BSIM4模型502中加入了新建的漂移区等效电阻501，则可以采用BSIM4模型502来表征LDMOS的阈值电压等其它特性，而采用漂移区等效电阻501来表征LDMOS的准饱和效应和其他电阻特性，相互配合，形成互补。使得新建立的LDMOS的电路系统500可以准确地表征LDMOS的特性，缩短电路设计周期。

新建的漂移区等效电阻501包含了多个电阻修正项系数，电阻修正项系数例如包括：漏端和栅端的电压相关系数、漏端和体端的电压相关系数、沟道尺寸偏离系数和温度系数。

其中，漏端和栅端的电压相关系数用于表征栅端电压的大小与准饱和效应的饱和程度的正向关系，即栅端电压越高，准饱和效应越明显。漏端和体端的电压相关系数用于表征晶体管在不同衬偏电压下的直流特性。沟道尺寸偏离系数包括沟道长度偏离系数和沟道宽度偏离系数，用于表征器件尺寸的变化对漂移区电阻的影响。沟道尺寸偏离系数与BSIM4模型的全局参数结合，可以表征任意尺寸下的器件特性。温度系数用于表征不同温度下漂移区电阻的变化以及随电压升高产生的自热效应。

另外，电阻修正项系数还包括：工艺角系数，用于表征不同工艺角状态下的电阻变化。

相应的，漂移区等效电阻501的表达式为：

其中，Rdiff为漂移区等效电阻；rdw0为漏端的电阻初值，可以理解为漂移区电阻，也即“diffusion电阻”；rdw0l为与晶体管的沟道长度l相关的电阻修正项；rdw0w为与晶体管的沟道宽度w相关的电阻修正项；这里的两项修正项即分别为沟道长度偏离系数和沟道宽度偏离系数。

V(diffusion)为加在电阻两端的电压；erd为V(diffusion)对阻值影响的指数修正项，此处主要为对V(diffusion)与(V(b，d)+1/V(g，s))的乘积项产生的影响的修正；crd为V(diffusion)对阻值影响的一阶修正项，此处主要为对V(diffusion)与(V(b，d)+1/V(g，s))的乘积项产生的影响的修正；

V(b，d)为晶体管的漏端和体端两端的电压；prwbd为V(b，d)对阻值影响的一阶修正项，此处主要为对V(diffusion)与(V(b，d)+1/V(g，s))的乘积项产生的影响的修正；V(g，s)为晶体管的栅端和源端两端的电压；prwgd为V(g,s)对阻值影响的一阶修正项，此处主要为对V(diffusion)与(V(b，d)+1/V(g，s))的乘积项产生的影响的修正；V(b，s)为晶体管的体端和源端两端的电压；crb为V(b,s)对阻值影响的一阶修正项，此处主要为对V(diffusion)与(V(b，d)+1/V(g，s))的乘积项产生的影响的修正；prwgd1为V(g，s)对阻值影响的一阶修正项，此处主要为对V(diffusion)与(V(b，d)+1/V(g，s))的乘积项产生的影响的修正；W为晶体管的沟道总宽度；wrd为晶体管的沟道总宽度的阻值影响指数修正项；

rd_temp为温度对电阻的修正项；rd_corner为不同工艺角状态下电阻的修正项。

该表达式包括了上述提到的多个电压修正项系数，表达式可以理解为三部分，

第一部分即：(rdw0+rdw0l+rdw0w)，加入了w、l偏离系数，即上述提到的沟道尺寸偏离系数，用于表征器件尺寸变化对漂移区电阻的影响，该部分与BSIM4全局参数结合，可以表征任意尺寸下的器件特性。

第二部分即：

加入了漏端、栅端的电压相关系数，例如crd、prwgd等，凸显栅压越高，准饱和效应越明显的效应；加入了漏端、体端的电压相关系数，例如crb、prwbd等，表征在不同衬偏下的直流特性。

第三部分即：rd_temp*rd_corner，

加入了温度系数rd_temp，可以保证不同温度下的电阻变化与随着电压变高情况下的自热效应；加入了工艺角系数rd_corner，用于表征不同工艺角状态下的电阻变化。

由上述表达式可知，本实施例的漂移区等效电阻即加入了对晶体管各连接端的电压的分析，也加入了对温度和工艺角等的分析，还加入了晶体管的沟道尺寸对电阻的影响分析，使得该模型的适用范围更广，可以在多种情况下分析LDMOS的特性，模型准确度高，可靠性高。

图6示出了根据本发明的实施例的横向双扩散晶体管的电路系统的等效电路的简单结构示意图。

图5给出了LDMOS的电路系统的结构示意图，图6为图5的等效电路示意图。如图6所示，电路系统包括标准BSIM4模型和漂移区等效电阻Rdiff。

BSIM4模型可以等效为一个MOS晶体管，gate为其栅端，drain为其漏端，source为其源端，body为其体端。在漏端串联漂移区等效电阻Rdiff，得到LDMOS的电路系统，由漂移区等效电阻Rdiff来对测得的电阻进行修正。

具体地，将漂移区等效电阻串联在标准BSIM4模型上，关闭标准BSIM4模型中的电阻参数(例如以Rd表示)，生成电路系统，由漂移区等效电阻来取代标准BSIM4模型中电阻的作用，利用漏端和栅端的电压相关系数、漏端和体端的电压相关系数，修正标准BSIM4模型在LDMOS准饱和过程中的偏离量，使得新建立的电路系统能准确地描述LDMOS的特性。

图7示出了根据本发明的实施例的横向双扩散晶体管的电路系统的建模方法的流程图。

如图7所示，在步骤S101中，建立漂移区等效电阻，漂移区等效电阻包括多个电阻修正项系数，用于修正漂移区电阻。

首先，建立漂移区等效电阻，该漂移区等效电阻的表达式如图5中描述。其包括多项电阻修正项系数，电阻修正项系数又包括：漏端和栅端的电压相关系数、漏端和体端的电压相关系数、沟道尺寸偏离系数和温度系数等。

在一个实施例中，建立漂移区等效电阻的步骤包括：

获取横向双扩散晶体管的漏端电阻初值和各连接端之间的电压，建立关系式；在关系式中加入多个电阻修正项系数；以及采用关系式进行晶体管特性测试并调整电阻修正项系数。

该过程可以结合上述表达式理解，先是建立电阻与电压的关系，然后加入各项电阻修正项系数，对漂移区电阻进行修正，最后进行模型的测试和调整，得到最终的漂移区等效电阻。

在步骤S102中，将漂移区等效电阻串联在标准BSIM4模型上，关闭标准BSIM4模型中的电阻参数，生成电路系统。将步骤S101中生成的漂移区等效电阻调用至BSIM4模型中(串联以形成新的电路结构)，生成本发明实施例的LDMOS电路系统。

在步骤S103中，采用电路系统表征横向双扩散晶体管的饱和阈值电压和漏极电流的变化特性。采用新建的电路系统进行LDMOS的特性表征，其中，电阻由漂移区等效电阻测得并进行修正。

采用该电路系统进行LDMOS特性的分析，可以准确地表征LDMOS的准饱和效应，也能准确地表达阈值电压和饱和电流之间的关系。模型准确，节省了电路设计周期，能快速高效地完成模型分析。

需要说明的是，本发明中以NLDMOS(N型漂移区为N型半导体)为例进行了说明，但该模型及建模方法对于PLDMOS也同样适用。

综上，本发明提供的横向双扩散晶体管的电路系统及其建模方法在BSIM4模型的基础上，加上了定制的漂移区等效电阻，来准确的表征LDMOS中的准饱和效应，而LDMOS的阈值电压部分借助BSIM4模型表征，使得该电路系统在利用BSIM4模型的收敛性、兼容性和较快的仿真速度的同时，也能准确地表征LDMOS的各种特性，缩短电路设计周期，提升模型的精度和准确性，克服了BSIM模型无法准确表征LDMOS的特性的问题。

优选地，漂移区等效电阻包括多个电阻修正项系数，电阻修正项系数包括漏端和栅端的电压相关系数、漏端和体端的电压相关系数、沟道尺寸偏离系数和温度系数等，加入了源漏电压、源体电压、沟道长度、沟道宽度以及温度等不同因素对电阻的影响，从不同的方面分别对漂移区电阻进行修正和调整，使得得到的漂移区等效电阻的准确性得到提升。

优选的，采用电压相关系数来表征晶体管的准饱和效应和直流特性，又采用了沟道长度/宽度偏离系数来表征器件尺寸变化对电阻的影响，并且采用温度和工艺角系数等来表征温度和工艺角等对电阻的影响，使得建立的LDMOS的电路模型系统可以适用于更宽范围温度、更大尺寸、更多工艺角状态下的晶体管特性表征，提升了子电路模型的适用范围，增强了模型的可用性和可靠性。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种横向双扩散晶体管的电路系统，其特征在于，包括：

标准BSIM4模型；以及

漂移区等效电阻，所述漂移区等效电阻包括多个电阻修正项系数，用于修正漂移区电阻，所述电阻修正项系数包括漏端和栅端的电压相关系数、漏端和体端的电压相关系数、沟道尺寸偏离系数和温度系数，

其中，所述电路系统用于表征横向双扩散晶体管的饱和阈值电压和漏极电流的变化特性，

其中，所述漂移区等效电阻的表达式为：

其中，Rdiff为漂移区等效电阻，rdw0为漏端的电阻初值，rdw0l为与晶体管的沟道长度相关的电阻修正项；rdw0w为与晶体管的沟道宽度相关的电阻修正项；V(diffusion)为加在电阻两端的电压；erd为对阻值影响的指数修正项，crd为V(diffusion)对阻值影响的一阶修正项；V(b，d)为晶体管的漏端和体端两端的电压，prwbd为V(b，d)对阻值影响的一阶修正项；V(g，s)为晶体管的栅端和源端两端的电压，prwgd为V(g,s)对阻值影响的第一一阶修正项；V(b，s)为晶体管的体端和源端两端的电压，crb为V(b,s)对阻值影响的一阶修正项；prwgd1为V(g，s)对阻值影响的第二一阶修正项；W为晶体管的沟道总宽度；wrd为晶体管的沟道总宽度的阻值影响指数修正项；rd_temp为温度对电阻的修正项；rd_corner为不同工艺角状态下电阻的修正项。

2.根据权利要求1所述的电路系统，其特征在于，所述漏端和栅端的电压相关系数用于表征栅端电压的大小与准饱和效应的饱和程度的正向关系。

3.根据权利要求1所述的电路系统，其特征在于，所述漏端和体端的电压相关系数用于表征晶体管在不同衬偏电压下的直流特性。

4.根据权利要求1所述的电路系统，其特征在于，所述沟道尺寸偏离系数包括沟道长度偏离系数和沟道宽度偏离系数，用于表征器件尺寸的变化对漂移区电阻的影响。

5.根据权利要求4所述的电路系统，其特征在于，所述沟道尺寸偏离系数与所述BSIM4模型的全局参数结合，用于表征任意尺寸下的器件特性。

6.根据权利要求1所述的电路系统，其特征在于，所述温度系数用于表征不同温度下所述漂移区电阻的变化以及随电压升高产生的自热效应。

7.根据权利要求1所述的电路系统，其特征在于，所述电阻修正项系数还包括：工艺角系数，用于表征不同工艺角状态下的电阻变化。

8.一种横向双扩散晶体管的电路系统的建模方法，其特征在于，包括：

建立漂移区等效电阻，所述漂移区等效电阻包括多个电阻修正项系数，用于修正漂移区电阻，所述电阻修正项系数包括漏端和栅端的电压相关系数、漏端和体端的电压相关系数、沟道尺寸偏离系数和温度系数；

将所述漂移区等效电阻串联在标准BSIM4模型上，关闭所述标准BSIM4模型中的电阻参数，生成电路系统；以及

采用所述电路系统表征横向双扩散晶体管的饱和阈值电压和漏极电流的变化特性，

其中，所述漂移区等效电阻的表达式为：

其中，Rdiff为漂移区等效电阻，rdw0为漏端的电阻初值，rdw0l为与晶体管的沟道长度相关的电阻修正项；rdw0w为与晶体管的沟道宽度相关的电阻修正项；V(diffusion)为加在电阻两端的电压；erd为对阻值影响的指数修正项，crd为V(diffusion)对阻值影响的一阶修正项；V(b，d)为晶体管的漏端和体端两端的电压，prwbd为V(b，d)对阻值影响的一阶修正项；V(g，s)为晶体管的栅端和源端两端的电压，prwgd为V(g,s)对阻值影响的第一一阶修正项；V(b，s)为晶体管的体端和源端两端的电压，crb为V(b,s)对阻值影响的一阶修正项；prwgd1为V(g，s)对阻值影响的第二一阶修正项；W为晶体管的沟道总宽度；wrd为晶体管的沟道总宽度的阻值影响指数修正项；rd_temp为温度对电阻的修正项；rd_corner为不同工艺角状态下电阻的修正项。

9.根据权利要求8所述的建模方法，其特征在于，所述建立漂移区等效电阻的步骤包括：

获取横向双扩散晶体管的漏端电阻初值和各连接端之间的电压，建立关系式；

在所述关系式中加入多个电阻修正项系数；以及

采用所述关系式进行晶体管特性测试并调整所述电阻修正项系数。