CN103870618A - 高压ldmos器件的等效电路及仿真方法 - Google Patents

Abstract

本发明公开了一种高压LDMOS器件的等效电路及仿真方法，高压LDMOS器件结构中，轻掺杂漂移区的衬底电流与传统的本征MOSFET有明显差异，标准SPICE BSIM3模型无法准确模拟高压LDMOS轻掺杂漂移区的衬底电流，本发明通过外接电流源及源漏等效电阻，以精确模拟轻掺杂漂移区的碰撞电离电流，提高了仿真精度，缩短了电路设计周期。

Description

高压LDMOS器件的等效电路及仿真方法

技术领域

本发明涉及半导体器件的设计仿真，特别是指一种高压LDMOS器件的等效电路，本发明还涉及所述高压LDMOS器件的仿真方法。

背景技术

由于LDMOS（Laterally Diffused Metal Oxide Semiconductor横向双扩散金属氧化物半导体）具有高击穿电压、低导通电阻及较高的工艺集成度，因此LDMOS被广泛用于功率集成电路及RF电路设计中。在这些电路的设计中，精确物理的LDMOS模型是成功设计的关键因素之一。LDMOS器件结构如图1所示，源极位于P型体区内，漏极轻参杂N型阱又称为LDMOS漂移区，LDMOS通过P型体区与漏极轻掺杂N型阱PN结在漏测形成的耗尽区耐高压，栅极多晶硅从栅氧一直覆盖到轻参杂漏极N型阱上的部分场氧，栅极多晶硅位于漏测栅氧和场氧上的部分又称为多晶场板，起到提高器件击穿电压的作用。轻参杂漂移区可以有效提高器件击穿电压，同时引入准饱和效应、碰撞电离电流、自热效应、特有的栅漏电容CGD、栅体电容CGB电容等高压器件特性。

LDMOS碰撞电离电流主要发生于本征MOSFET和轻参杂漂移区两部分，轻参杂漂移区分栅压下漂移区和场氧下漂移区两部分，当栅压Vgs较小时，最大碰撞电离电流发生在硅衬底1与轻掺杂漂移区5形成的PN结处，即本征MOSFET发生碰撞电离，产生如图2所示的第一个峰值电流；图2中6条曲线分别对应Vds为14V，16V,18V,20V,22V以及24V。当栅压Vgs较大时，空间电荷分布发生变化，高电场转移至漏区6与轻掺杂漂移区5交界处，碰撞电离主要发生在N型轻参杂漂移区5中，从而产生如图2所示的第二个峰值电流。LDMOS衬底电流Isub与栅压Vgs的曲线呈双峰特性（double-hump）。衬底电流Isub电流第一个峰值由本征MOSFET碰撞电离所致，第二个峰值由LDMOS轻参杂漂移区发生碰撞电离所至。由于衬底电流可能激发寄生晶体管开启并引起与热载流子相关的可靠性问题，因此能够精确描述器件衬底电流的模型是高压电路设计中的关键。

目前业界BSIM（Berkeley Short channel Insulated gate field effect transistorModel伯克利短沟道绝缘栅场效应晶体管模型）、PSP等标准仿真模型只能描述低压MOSFET即本征MOSFET衬底电流，但无法描述LDMOS中轻参杂漂移区产生的衬底电流。

发明内容

本发明所要解决的技术问题是提供一种高压LDMOS器件的等效电路，并以此等效电路对高压LDMOS器件进行仿真的方法。

为解决上述问题，本发明所述的高压LDMOS器件的等效电路，包含一基本MOSFET，所述高压LDMOS器件的等效电路包含：

MOSFET的漏极，连接一第一电阻的第一端；

MOSFET的源极，连接一第二电阻的第一端；

一电流源的两端分别连接第一电阻的第二端及MOSFET的源极；

所述MOSFET的栅极、第一电阻的第二端、第二电阻的第二端分别是整个高压LDMOS器件等效电路的栅极、漏极、源极。

进一步地，所述MOSFET是由SPICE程序提供，是一源漏对称，或者不对称的MOSFET。

进一步地，所述第一电阻是用于模拟高压LDMOS的漏极电阻，第二电阻用于模拟高压LDMOS的源极电阻，是分别用于表征高压LDMOS的漏、源不对称电阻，电流源用于模拟高压LDMOS轻掺杂漂移区产生的碰撞电离电流。

本发明提供的一种高压LDMOS器件的仿真方法，包含如下两个步骤：

步骤一，构建高压LDMOS器件的等效电路；

步骤二，利用构建的等效电路进行仿真。

进一步地，所述步骤一中，高压LDMOS器件的等效电路包含一基本MOSFET，其连接关系为：

MOSFET的漏极，连接一第一电阻的第一端；

MOSFET的源极，连接一第二电阻的第一端；

一电流源的两端分别连接第一电阻的第二端及MOSFET的源极；

所述MOSFET的栅极、第一电阻的第二端、第二电阻的第二端分别是整个高压LDMOS器件等效电路的栅极、漏极、源极。

进一步地，所述的等效电路包含的MOSFET是由SPICE程序提供，为源漏对称，或者不对称的MOSFET。

进一步地，仿真时，第一电阻是用于模拟高压LDMOS的漏极电阻，第二电阻用于模拟高压LDMOS的源极电阻，是分别用于表征高压LDMOS的漏、源不对称电阻，电流源用于模拟高压LDMOS轻掺杂漂移区产生的碰撞电离电流。

进一步地，仿真时，所述电流源以及第一、第二电阻采用如下几个公式描述：

$\mathrm{Ibd}=a1\×E\×I_{\mathrm{DS}}\×\exp (-\frac{a2}{E})$

$\mathrm{Rd}=\mathrm{rd}*\frac{1+\mathrm{vv}1\×\left|v(d1,d)\right|+\mathrm{vv}2\×v(d1,d)\×v(d1,d)}{w}\×\mathrm{Tref}$

$\mathrm{Rs}=\mathrm{rs}*\frac{1+\mathrm{vv}1\×\left|v(s1,s)\right|+\mathrm{vv}2\×v(s1,s)\×v(s1,s)}{w}\×\mathrm{Tref}$

其中：

a2＝A2×T/TNOM^TC

E＝(V_DB-a3×V_DI)/L_dr2

Tref＝1+tc1×(T-TNOM)+tc2×(T-TNOM)²

以上公式中，Ibd是电流源的电流，表征高压LDMOS轻掺杂漂移区的衬底碰撞电流，Rd、Rs分别是第一电阻及第二电阻，A1～A5是模型参数，TC是温度系数，E是漂移区平均电场强度，rd、rs分别是漏、源电阻模型参数；vv1、vv2是源漏电阻对应电压系数；tc1、tc2是源漏电阻对应温度系数；TNOM是常温，V(d1,d)表示第一电阻两端的电压,V(s1,s)表示第二电阻两端的电压。

本发明所述的高压LDMOS的等效电路及仿真方法，在常规MOSFET模型基础上通过增加电流源Ibd以精确模拟高压LDMOS呈现双峰特性的碰撞电离电流，第一及第二电阻模拟LDMOS不对称的漏源电阻，提高器件模型仿真精度。

附图说明

图1是高压LDMOS的结构示意图；

图2是高压LDMOS的碰撞电离电流曲线图；

图3是本发明高压LDMOS器件的仿真等效电路图。

附图标记说明

1是衬底，2是源区，3是重掺杂P型区，4是场氧，5是轻掺杂漏区漂移区，6是漏区，Rd是第一电阻，Rs是第二电阻，Ibd是电流源。

具体实施方式

本发明所述的高压LDMOS器件的等效电路及仿真方法，适用于SPICE仿真。其等效电路结构如图3所示，是在传统MOSFET的仿真模型BSIM基础上增加表征高压LDMOS器件一些特殊结构特性的元器件所构成，传统的BSIM模型所包含的元件仅为图3所示的MOSFET，是一源漏对称，或者不对称的MOSFET其与其他外加元件的连接关系如下：

MOSFET的漏极，连接一第一电阻Rd的第一端；

MOSFET的源极，连接一第二电阻Rs的第一端；

一电流源Ibd的两端分别连接在第一电阻Rd的第二端及所述MOSFET的源极；

所述MOSFET的栅极、Rd的第二端、Rs的第二端分别是整个高压LDMOS器件等效电路的栅极、漏极、源极。

所述Rd是用于模拟高压LDMOS的漏极电阻，Rs用于模拟高压LDMOS的源极电阻，是分别用于表征高压LDMOS的漏、源不对称电阻，电流源Ibd用于模拟高压LDMOS轻掺杂漂移区产生的碰撞电离电流。

通过构建上述的高压LDMOS器件的等效电路，将高压LDMOS的各特定结构进行精确修正并表示出来，利用此等效电路，即可进行仿真。即分为两步：

步骤一，构建高压LDMOS器件的等效电路；

步骤二，利用构建的等效电路进行仿真。

利用构建好的等效电路进行仿真。仿真时，所述电流源Ibd以及电阻Rd、Rs采用如下几个公式描述：

$\mathrm{Ibd}=a1\×E\×I_{\mathrm{DS}}\×\exp (-\frac{a2}{E})$ ①

$\mathrm{Rd}=\mathrm{rd}*\frac{1+\mathrm{vv}1\×\left|v(d1,d)\right|+\mathrm{vv}2\×v(d1,d)\×v(d1,d)}{w}\×\mathrm{Tref}$ ②

$\mathrm{Rs}=\mathrm{rs}*\frac{1+\mathrm{vv}1\×\left|v(s1,s)\right|+\mathrm{vv}2\×v(s1,s)\×v(s1,s)}{w}\×\mathrm{Tref}$ ③

其中：

④

a2＝A2×T/TNOM^TC                     ⑤

E＝(V_DB-a3×V_DI)/L_dr2                ⑥

⑦

Tref＝1+tc1×(T-TNOM)+tc2×(T-TNOM)² ⑧

其中，Ibd是电流源的电流，表征高压LDMOS轻掺杂漂移区的衬底碰撞电流，Rd、Rs分别是第一电阻（即漏端电阻）及第二电阻（源端电阻），A1～A5是模型参数，TC是温度系数，E是漂移区平均电场强度，rd、rs分别是漏、源电阻模型参数；vv1、vv2是源漏电阻对应电压系数；tc1、tc2是源漏电阻对应温度系数；TNOM是常温；V(d1,d),V(s1,s)表示结点之间的电压，V(s1,s)即源端电阻Rs两端的电压，V(d1,d)表示的电压是漏端电阻Rd两端的电压。

外接电阻Rd、Rs以精确模拟器件漏、源电阻，公式②及公式③包含电阻电压系数（vv1,vv2）和温度系数(tc1,tc2)。当器件是非对称结构时，外接源漏电阻Rs、Rd能更好地反映器件非对称特性。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种高压LDMOS器件的等效电路，包含一基本MOSFET，其特征在于：所述高压LDMOS器件的等效电路包含：

MOSFET的漏极，连接第一电阻的第一端；

MOSFET的源极，连接第二电阻的第一端；

一电流源的两端分别连接第一电阻的第二端及MOSFET的源极；

所述MOSFET的栅极、第一电阻的第二端、第二电阻的第二端分别是整个高压LDMOS器件等效电路的栅极、漏极、源极。

2.如权利要求1所述的高压LDMOS器件的等效电路，其特征在于：所述MOSFET是由SPICE程序提供，是一源漏对称，或者不对称的MOSFET。

3.如权利要求1所述的高压LDMOS器件的等效电路，其特征在于：所述第一电阻是用于模拟高压LDMOS的漏极电阻，第二电阻用于模拟高压LDMOS的源极电阻，是分别用于表征高压LDMOS的漏、源不对称电阻，电流源用于模拟高压LDMOS轻掺杂漂移区产生的碰撞电离电流。

4.一种高压LDMOS器件的仿真方法，其特征在于：包含如下两个步骤：

步骤一，构建高压LDMOS器件的等效电路；

步骤二，利用构建的等效电路进行仿真。

5.如权利要求4所述的高压LDMOS器件的仿真方法，其特征在于：所述步骤一中，高压LDMOS器件的等效电路包含一基本MOSFET，其连接为：

MOSFET的漏极，连接一第一电阻的第一端；

MOSFET的源极，连接一第二电阻的第一端；

一电流源的两端分别连接第一电阻的第二端及MOSFET的源极；

所述MOSFET的栅极、第一电阻的第二端、第二电阻的第二端分别是整个高压LDMOS器件等效电路的栅极、漏极、源极。

6.如权利要求5所述的高压LDMOS器件的仿真方法，其特征在于：所述的等效电路包含的MOSFET是由SPICE程序提供，为源漏对称，或者不对称的MOSFET。

7.如权利要求4和5所述的高压LDMOS器件的仿真方法，其特征在于：所述步骤二中，仿真时，第一电阻是用于模拟高压LDMOS的漏极电阻，第二电阻用于模拟高压LDMOS的源极电阻，是分别用于表征高压LDMOS的漏、源不对称电阻，电流源用于模拟高压LDMOS轻掺杂漂移区产生的碰撞电离电流。

8.如权利要求4和5所述的高压LDMOS器件的仿真方法，其特征在于：仿真时，所述电流源以及第一第二电阻采用如下几个公式描述：

$\mathrm{Ibd}=a1\×E\×I_{\mathrm{DS}}\×\exp (-\frac{a2}{E})$

$\mathrm{Rd}=\mathrm{rd}*\frac{1+\mathrm{vv}1\×\left|v(d1,d)\right|+\mathrm{vv}2\×v(d1,d)\×v(d1,d)}{w}\×\mathrm{Tref}$

$\mathrm{Rs}=\mathrm{rs}*\frac{1+\mathrm{vv}1\×\left|v(s1,s)\right|+\mathrm{vv}2\×v(s1,s)\×v(s1,s)}{w}\×\mathrm{Tref}$

其中：

a2＝A2×T/TNOM^TC

E＝(V_DB-a3×V_D1)/L_dr2

Tref＝1+tc1×(T-TNOM)+tc2×(T-TNOM)²

其中，Ibd是电流源的电流，表征高压LDMOS轻掺杂漂移区的衬底碰撞电流，Rd、Rs分别是第一电阻及第二电阻，A1～A5是模型参数，TC是温度系数，E是漂移区平均电场强度，rd、rs分别是漏、源电阻模型参数；vv1、vv2是源漏电阻对应电压系数；tc1、tc2是源漏电阻对应温度系数；TNOM是常温，V(d1,d)表示第一电阻两端的电压,V(s1,s)表示第二电阻两端的电压。

Images