CN103325834A - 晶体管及其沟道长度的形成方法 - Google Patents

晶体管及其沟道长度的形成方法 Download PDF

Info

Publication number
CN103325834A
CN103325834A CN2013101572535A CN201310157253A CN103325834A CN 103325834 A CN103325834 A CN 103325834A CN 2013101572535 A CN2013101572535 A CN 2013101572535A CN 201310157253 A CN201310157253 A CN 201310157253A CN 103325834 A CN103325834 A CN 103325834A
Authority
CN
China
Prior art keywords
drift region
source
drain terminal
asymmetric
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101572535A
Other languages
English (en)
Other versions
CN103325834B (zh
Inventor
黄奕仙
杨斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310157253.5A priority Critical patent/CN103325834B/zh
Publication of CN103325834A publication Critical patent/CN103325834A/zh
Application granted granted Critical
Publication of CN103325834B publication Critical patent/CN103325834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种晶体管及其沟道长度的形成方法。其包括：衬底、形成在所述衬底上的耐高压半导体层、利用高压条件形成在所述耐高压半导体层中的非对称漂移区，非对称漂移区之间的距离为有效的沟道长度。非对称漂移区之间的距离为有效的沟道长度，使得比如在源端和漏端均形成漂移区，从而提高了器件的电学稳定性。另外，在形成非对称漂移区时已经定义好了器件的沟道长度，从而省去了额外对源端的外延栅氧部分进行刻蚀的光罩，从而简化了器件的制程，降低了生产成本。

Description

晶体管及其沟道长度的形成方法
技术领域
本发明属于半导体技术领域，具体地说，涉及一种晶体管及其沟道长度的形成方法。 
背景技术
功率集成电路中的高压MOS器件，主要是双扩散晶体管（Double-diffused Metal Oxide Semiconductor，DMOS）器件。按照电流方向和电极引出端的不同，可以分为横向双扩散LDMOS和纵向双扩散VDMOS。由于LDMOS器件是横向器件，其源、漏、栅电极都在硅片的表面，容易与标准CMOS工艺兼容，获得了广泛的应用，是最常用的高压功率集成器件。 
LDMOS器件的源区和漏区之间有一个高阻层，称为漂移区。高阻性质的漂移区的存在，提高了击穿电压，并减小了漏-源两极之间的寄生电容，提高了频率特性。同时，由于漏端电压VDS的绝大部分降落在漂移区上，漂移区在沟道和漏之间起缓冲隔离的作用，削弱了的短沟道效应。因此在沟道夹断后，基本上没有沟道的长度调制效应。当漏源电压VDS增大的时候，输出电阻不会降低，沟道区也不易穿通，从而LDMOS的击穿电压不受沟道长度和掺杂水平的限制，可以进行独立的漂移区长度与栅长度的设计。LDMOS的源漏结构有单边非对称，非对称结构一个漏极轻掺杂漂移区，器件工作时导通电阻小，所以漏源电流IDS大。如图8所示，为单边非对称的LDMOS器件结构示意图，其包括衬底101、形成在所述衬底101上的耐高压半导体层102、 在所述晶体管的漏端104形成漏端漂移区114、栅氧层106和多晶硅层107。由于其在漏端104形成了一N漂移区，而没有同时在源端105形成漂移区，因此，导致器件的电学稳定性较差。为了形成沟道长度L需要使用光罩刻蚀掉外延栅氧部分116，器件的制程繁琐，生产成本较高。 
发明内容
本发明所要解决的技术问题是提供一种晶体管及其沟道长度的形成方法，用以部分或者全部解决上述技术问题。 
为解决上述技术问题，本发明提供了一种晶体管，其包括：衬底、形成在所述衬底上的高压阱、利用高能注入条件形成在所述高压阱中的非对称漂移区，非对称漂移区之间的距离为有效的沟道长度。 
优选地，在本发明的一实施例中，在所述晶体管的漏端形成漏端漂移区，在所述晶体管的源端形成源端漂移区，所述漏端漂移区和所述源端漂移区形成所述非对称漂移区，所述漏端漂移区和所述源端漂移区之间的距离为所述有效的沟道长度。 
优选地，在本发明的一实施例中，所述漏端漂移区和所述源端漂移区均为N型漂移区。 
优选地，在本发明的一实施例中，所述衬底为P型衬底，所述高压阱为P型高压阱。 
优选地，在本发明的一实施例中，所述晶体管还包括：在形成了非对称漂移区的所述耐高压半导体层之上依次形成栅氧层和多晶硅层，以完成所述晶体管栅极的定义；在所述晶体管的源端注入有源级，在所述晶体管的漏端注入有漏极。 
为解决上述技术问题，本发明还提供了一种晶体管的沟道形成方法，其包括： 
步骤1、在所述衬底上形成高压阱； 
步骤2、利用高压条件在所述耐高压半导体层中形成非对称漂移区； 
其中，非对称漂移区之间的距离为有效的沟道长度。 
优选地，在本发明的一实施例中，所述步骤2包括：在所述晶体管的漏端形成漏端漂移区；在所述晶体管的源端形成源端漂移区，其中，所述漏端漂移区和所述源端漂移区形成所述非对称漂移区，所述漏端漂移区和所述源端漂移区之间的距离为所述有效的沟道长度。 
优选地，在本发明的一实施例中，所述步骤2中，利用高压管的阱注入在所述耐高压半导体层中形成非对称漂移区。 
优选地，在本发明的一实施例中，所述步骤2中，所述非对称漂移区包括N型漂移区。 
优选地，在本发明的一实施例中，所述方法还包括：在非对称漂移区的所述耐高压阱之上依次形成栅氧层和多晶硅层，以完成所述晶体管栅极的定义；在所述晶体管的源端注入源级，在所述晶体管的漏端注入漏极。 
本发明中，通过在所述衬底上形成耐高压半导体层；之后，利用高能注入条件在所述耐高压阱中形成非对称漂移区，其中，非对称漂移区之间的距离为有效的沟道长度，使得比如在源端和漏端的均形成漂移区，从而提高了器件的电学稳定性。另外，在形成非对称漂移区时已经定义好了器件的沟道长度，从而省去了额外对源端的外延栅氧部分进行刻蚀的光罩，从而简化了 器件的制程，降低了生产成本。 
附图说明
图1为本发明实施例一的晶体管结构示意图； 
图2为本发明实施例二的晶体管结构示意图； 
图3为本发明实施例三的晶体管中沟道长度的形成方法流程示意图； 
图4为在衬底上形成高压阱的剖视图； 
图5为在所述高压阱中形成非对称漂移区的剖视图； 
图6为本发明实施例四的晶体管的形成方法流程图； 
图7为在非对称漂移区的所述高压阱之上依次形成栅氧层和多晶硅层剖视图； 
图8为单边非对称的LDMOS器件结构示意图。 
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。 
本发明的下述实施例中，通过在所述衬底上形成耐高压阱；之后，利用高能注入条件在所述耐高压阱中形成非对称漂移区，其中，非对称漂移区之间的距离为有效的沟道长度，使得比如在源端和漏端的均形成漂移区，从而提高了器件的电学稳定性。另外，在形成非对称漂移区时时已经定义好了器件的沟道长度，从而省去了额外对源端的外延栅氧部分进行刻蚀的光罩，从而简化了器件的制程，降低了生产成本。 
如图1所示，为本发明实施例一的晶体管结构示意图，其可以包括：衬底101、形成在所述衬底101上的耐高压阱102、利用高能注入条件形成在所 述耐高压阱102中的非对称漂移区103，非对称漂移区之间的距离为有效的沟道长度L。 
本实施例中，在所述晶体管的漏端104形成漏端漂移区114，在所述晶体管的源端105形成源端漂移区115，所述漏端漂移区114和所述源端漂移区115形成所述非对称漂移区103，所述漏端漂移区114和所述源端漂移区115之间的距离为所述有效的沟道长度L。在形成非对称漂移区103的漏端漂移区114和源端漂移区115时，可以控制漏端漂移区114和源端漂移区115的大小，即可达到“非对称”。 
本实施例中，所述漏端漂移区115和所述源端漂移区115均为N型漂移区。本实施例中，所述衬底101为P型衬底，所述耐高压阱102为P型耐高压阱。 
本实施例中的晶体管还包括：在形成了非对称漂移区103的所述耐高压阱102之上依次形成栅氧层106和多晶硅层107，以完成所述晶体管栅极109的定义，栅氧层106的厚度可以为介于800～1000A。需要说明的是，栅氧层106相对于多晶硅层107来说具有外延栅氧部分116。在所述晶体管的源端105和所述晶体管的漏端104注入有源区134。具体的，在源端105对应的有源区134部分注入有P型掺杂物、n型掺杂物，同样的，在所述晶体管的漏端104对应的有源区134部分注入有P型掺杂物、n型掺杂物。不同的是，在源端105对应的有源区134还注入有N型低掺杂度漏极（NLDD,N type Lightly Doped Drain）。 
如图2所示，为本发明实施例二的晶体管结构示意图，其可以包括：衬 底201、形成在所述衬底201上的耐高压阱202、利用高能注入条件形成在所述耐高压阱202中的非对称漂移区203，非对称漂移区之间的距离为有效的沟道长度L。与上述图1所示实施例不同的是，在所述晶体管的漏端104形成漏端漂移区114，在所述晶体管的源端105形成源端漂移区115，所述漏端漂移区114和所述源端漂移区115形成所述非对称漂移区103，所述漏端漂移区114和所述源端漂移区115之间的距离为所述有效的沟道长度L。所述漏端漂移区115和所述源端漂移区115均为P型漂移区。所述衬底201为P型衬底半导体层，所述耐高压阱202为N型耐高压阱。 
上述图中虽然省略晶体管的栅极、源极、漏极，但是并不影响对于本领域普通技术人员对本发明的理解。 
如图3所示，为本发明实施例三的晶体管中沟道长度的形成方法流程示意图，其可以包括： 
步骤S301、在所述衬底上形成耐高压阱； 
如图4所示，为在衬底上形成高压阱的剖视图，本实施例中，所述衬底101为P型衬底，所述耐高压阱102为P型耐高压阱。 
步骤S302、利用高压条件在所述耐高压阱中形成非对称漂移区； 
其中，非对称漂移区之间的距离为有效的沟道长度。 
本实例中，所述步骤S302包括：在所述晶体管的漏端形成漏端漂移区；在所述晶体管的源端形成源端漂移区，其中，所述漏端漂移区和所述源端漂移区形成所述非对称漂移区，所述漏端漂移区和所述源端漂移区之间的距离为所述有效的沟道长度。 
如图5所示，为在所述耐高压阱中形成非对称漂移区的剖视图，本实施例中，具体的，在所述晶体管的漏端104形成漏端漂移区114，在所述晶体管的源端105形成源端漂移区115，所述漏端漂移区114和所述源端漂移区115形成所述非对称漂移区103，所述漏端漂移区114和所述源端漂移区115之间的距离为所述有效的沟道长度L。在形成非对称漂移区103的漏端漂移区114和源端漂移区115时，可以控制漏端漂移区114和源端漂移区115的大小，即可达到“非对称”。本实施例中，所述步骤S302中，所述非对称漂移区103的所述源端漂移区115和漏端漂移区114均为N型漂移区。 
需要说明的是，在本实施例中，所述步骤S302中，可以利用高压管的阱注入，在所述耐高压半导体层中形成非对称漂移区。但是，在形成非对称漂移区时，并不局限于利用高压管的阱注入这种具体方式，只要可以形成非对称漂移区即可，详细不再赘述。 
如图6所示，为本发明实施例四的晶体管的形成方法流程图，其可以包括： 
步骤S401、在所述衬底上形成耐高压阱； 
步骤S402、利用高压条件在所述耐高压阱中形成非对称漂移区； 
步骤S403，在非对称漂移区的所述耐高压阱之上依次形成栅氧层和多晶硅层，以完成所述晶体管栅极的定义；在所述晶体管的源端注入源级，在所述晶体管的漏端注入漏极。 
如图7所示，为在非对称漂移区的所述耐高压阱之上依次形成栅氧层和多晶硅层剖视图，需要说明的是，栅氧层106相对于多晶硅层107来说，具 有外延栅氧部分116。在所述晶体管的源端注入源级，在所述晶体管的漏端注入漏极后，完整的晶体管示意图可参见上述图1或者图2，在此不再赘述。 
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。 

Claims (10)

1.一种晶体管，其特征在于，包括：衬底、形成在所述衬底上的耐高压半导体层、利用高压条件形成在所述耐高压半导体层中的非对称漂移区，非对称漂移区之间的距离为有效的沟道长度。
2.根据权利要求1所述的晶体管，其特征在于，在所述晶体管的漏端形成漏端漂移区，在所述晶体管的源端形成源端漂移区，所述漏端漂移区和所述源端漂移区形成所述非对称漂移区，所述漏端漂移区和所述源端漂移区之间的距离为所述有效的沟道长度。
3.根据权利要求2所述的晶体管，其特征在于，所述漏端漂移区和所述源端漂移区均为N型漂移区。
4.根据权利要求1所述的晶体管，其特征在于，所述衬底为P型半导体衬底，所述耐高压阱为P型耐高压半导体层。
5.根据权利要求1所述的晶体管，其特征在于，还包括：在形成了非对称漂移区的所述耐高压阱之上依次形成栅氧层和多晶硅层，以完成所述晶体管栅极的定义；在所述晶体管的源端注入有源级，在所述晶体管的漏端注入有漏极。
6.一种晶体管的沟道形成方法，其特征在于，包括：
步骤1、在所述衬底上形成耐高压阱；
步骤2、利用高压条件在所述耐高压阱中形成非对称漂移区；
其中，非对称漂移区之间的距离为有效的沟道长度。
7.根据权利要求6所述的方法，其特征在于，所述步骤2包括：在所述晶体管的漏端形成漏端漂移区；在所述晶体管的源端形成源端漂移区，其中，所述漏端漂移区和所述源端漂移区形成所述非对称漂移区，所述漏端漂移区和所述源端漂移区之间的距离为所述有效的沟道长度。
8.根据权利要求6或7所述的方法，其特征在于，所述步骤2中，利用高压管的阱注入在所述耐高压阱中形成非对称漂移区。
9.根据权利要求6所述的方法，其特征在于，所述步骤2中，所述非对称漂移区包括N型漂移区。
10.根据权利要求1所述的方法，其特征在于，还包括：在非对称漂移区的所述耐高压阱之上依次形成栅氧层和多晶硅层，以完成所述晶体管栅极的定义；在所述晶体管的源端注入源级，在所述晶体管的漏端注入漏极。
CN201310157253.5A 2013-05-02 2013-05-02 晶体管及其沟道长度的形成方法 Active CN103325834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310157253.5A CN103325834B (zh) 2013-05-02 2013-05-02 晶体管及其沟道长度的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310157253.5A CN103325834B (zh) 2013-05-02 2013-05-02 晶体管及其沟道长度的形成方法

Publications (2)

Publication Number Publication Date
CN103325834A true CN103325834A (zh) 2013-09-25
CN103325834B CN103325834B (zh) 2016-01-27

Family

ID=49194486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310157253.5A Active CN103325834B (zh) 2013-05-02 2013-05-02 晶体管及其沟道长度的形成方法

Country Status (1)

Country Link
CN (1) CN103325834B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845727A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种高耐压半导体器件及其制造方法
CN111613533A (zh) * 2019-02-26 2020-09-01 上海先进半导体制造股份有限公司 制作非对称低中压器件的方法及非对称低中压器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862832A (zh) * 2005-05-13 2006-11-15 三星电子株式会社 高压半导体器件及其制造方法
US20070152245A1 (en) * 2005-12-29 2007-07-05 Dongbu Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
CN101312211A (zh) * 2007-05-25 2008-11-26 东部高科股份有限公司 半导体器件及其制造方法
CN101819997A (zh) * 2010-04-22 2010-09-01 上海宏力半导体制造有限公司 一种可改善回跳性能的ldmos器件及其制造方法
CN101872763A (zh) * 2010-05-28 2010-10-27 上海宏力半导体制造有限公司 一种可减小衬底电流的ldmos器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862832A (zh) * 2005-05-13 2006-11-15 三星电子株式会社 高压半导体器件及其制造方法
US20070152245A1 (en) * 2005-12-29 2007-07-05 Dongbu Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
CN101312211A (zh) * 2007-05-25 2008-11-26 东部高科股份有限公司 半导体器件及其制造方法
CN101819997A (zh) * 2010-04-22 2010-09-01 上海宏力半导体制造有限公司 一种可改善回跳性能的ldmos器件及其制造方法
CN101872763A (zh) * 2010-05-28 2010-10-27 上海宏力半导体制造有限公司 一种可减小衬底电流的ldmos器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845727A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种高耐压半导体器件及其制造方法
CN105845727B (zh) * 2015-01-15 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种高耐压半导体器件及其制造方法
CN111613533A (zh) * 2019-02-26 2020-09-01 上海先进半导体制造股份有限公司 制作非对称低中压器件的方法及非对称低中压器件
CN111613533B (zh) * 2019-02-26 2024-04-30 上海积塔半导体有限公司 制作非对称低中压器件的方法及非对称低中压器件

Also Published As

Publication number Publication date
CN103325834B (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
CN102130164A (zh) Ldmos的埋层
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN105679820A (zh) Jfet及其制造方法
CN107863379A (zh) 一种带有场板辅助掺杂区的n型ldmos结构
CN101924131A (zh) 横向扩散mos器件及其制备方法
CN105845727B (zh) 一种高耐压半导体器件及其制造方法
CN104201204B (zh) 横向对称dmos管制造方法
CN104752500A (zh) 射频ldmos器件及工艺方法
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN101447432A (zh) 双扩散场效应晶体管制造方法
CN103367431A (zh) Ldmos晶体管及其制造方法
CN102386227A (zh) 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN106158956A (zh) 具有resurf结构的ldmosfet及其制造方法
KR20110078861A (ko) 수평형 디모스 트랜지스터
CN101452956B (zh) 高压pmos器件及制造方法
CN103050510A (zh) Rfldmos工艺中的esd器件及其制造方法
CN102637736B (zh) 高压ldmos器件
CN101447433B (zh) 双扩散场效应晶体管制造方法
US9905680B2 (en) Lateral insulated-gate bipolar transistor
CN101179026A (zh) 一种降低hvldnmos截止电流的方法
CN105140303A (zh) 结型场效应晶体管及其制备方法
CN104299907A (zh) Vdmos器件的制作方法
KR20130073776A (ko) 횡형 디모스 트랜지스터 및 이의 제조방법
CN103700711B (zh) 一种结型场效应管结构
CN102280481A (zh) 横向双扩散金属氧化物半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant