CN103367431A - Ldmos晶体管及其制造方法 - Google Patents

Ldmos晶体管及其制造方法 Download PDF

Info

Publication number
CN103367431A
CN103367431A CN2012100922274A CN201210092227A CN103367431A CN 103367431 A CN103367431 A CN 103367431A CN 2012100922274 A CN2012100922274 A CN 2012100922274A CN 201210092227 A CN201210092227 A CN 201210092227A CN 103367431 A CN103367431 A CN 103367431A
Authority
CN
China
Prior art keywords
region
drain
tuning
ldmos transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100922274A
Other languages
English (en)
Other versions
CN103367431B (zh
Inventor
陈乐乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210092227.4A priority Critical patent/CN103367431B/zh
Publication of CN103367431A publication Critical patent/CN103367431A/zh
Application granted granted Critical
Publication of CN103367431B publication Critical patent/CN103367431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种LDMOS晶体管及其制造方法，通过在漏极漂移区中形成与源漏极反型的漏极调谐区，使得LDMOS晶体管具有类似于JFET晶体管的结构，漏极调谐区使得LDMOS晶体管的漂移区变窄，从而提高击穿电压，有利于具有更高击穿电压及更小面积的器件芯片的制造；本发明的LDMOS晶体管制造方法不需要额外的掩模板，在重掺杂形成源漏极区的同时就可以形成漏极调谐区，可以与现有的CMOS的制造工艺完全兼容，同时从漏极调谐区引出控制极可以使得LDMOS晶体管具有可调谐性。

Description

LDMOS晶体管及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种LDMOS晶体管及其制造方法。
背景技术
LDMOS晶体管结构被广泛用作诸如高压MOS场效应晶体管的许多类型的晶体管应用的半导体器件。
如图1所示，现有技术中一种典型的LDMOS晶体管包括：具有P型阱区的半导体衬底100，用于隔离器件的STI(浅槽隔离结构)101，通过沟道区连接的N+掺杂的源区102b和漏区，以及覆盖沟道区并影响沟道区内电子分布的栅极结构(Gate)103。漏区通常包括漏极接触区102a以及向沟道区(或栅极)方向延伸的漏极漂移区(N-漂移区)104。通常LDMOS晶体管从源区102b引出源极S，从漏极接触区102a引出漏极D，从栅极结构103引出栅极G。
漏极漂移区104主要用于改变LDMOS中电场的分布，提高LDMOS的击穿电压(Breakdown Voltage)。而击穿电压是衡量LDMOS器件性能的重要参数，通常是指在保证不被击穿的情况下，栅极和漏极之间能够施加的最大电压。
然而，随着集成电路的集成度越高，器件的尺寸和芯片面积也相应地就越小。对于LDMOS而言，在减小器件面积的同时，尽可能地提高LDMOS的击穿电压，已经变得越来越难。
因此，需要一种LDMOS晶体管及其制造方法，可以减小器件面积的同时，比较容易地提高击穿电压。
发明内容
本发明的目的在于提供一种LDMOS晶体管及其制造方法，能够提高击穿电压，有利于更小面积的器件芯片的制造。
为解决上述问题，本发明提出一种LDMOS晶体管，包括具有阱区的半导体衬底、位于所述半导体衬底表面内的源区和漏区以及位于所述半导体衬底上方的栅极，其中，所述漏区包括漏极漂移区、位于漏极漂移区内的漏极接触区以及位于漏极漂移区内并靠近栅极的漏极调谐区，所述漏极调谐区与漏极接触区的掺杂类型相反。
进一步的，所述阱区和漏极调谐区为P型，所述源区、漏极漂移区和漏极接触区为N型。
进一步的，所述阱区和漏极调谐区为N型，所述源区、漏极漂移区和漏极接触区为P型。
进一步的，所述漏极漂移区的掺杂浓度低于所述漏极调谐区、源区、漏极接触区与阱区。
进一步的，所述漏极调谐区与源区、漏极接触区的掺杂浓度数量级相同。
进一步的，所述漏极调谐区包括漏极调谐漂移区以及位于所述漏极调谐漂移区的漏极调谐接触区。
相应的，本发明还提供一种LDMOS晶体管的制造方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底中形成阱区；
在所述半导体衬底表面的一侧阱区中形成比所述阱区掺杂浓度低的漏极漂移区；
在所述半导体衬底上方形成栅极结构；
以所述栅极为掩膜，以高于所述漏极漂移区的掺杂浓度，在另一侧阱区中形成源区以及在所述漏极漂移区中形成漏极接触区以及漏极调谐区。
进一步的，所述阱区和漏极调谐区为P型，所述源区、漏极漂移区和漏极接触区为N型。
进一步的，所述阱区和漏极调谐区为N型，所述源区、漏极漂移区和漏极接触区为P型。
进一步的，在形成所述阱区之后，漏极漂移区之前，还在所述半导体衬底中形成隔离结构。
进一步的，所述漏极调谐区包括漏极调谐漂移区以及位于所述漏极调谐漂移区的漏极调谐接触区。
进一步的，在所述源区引出源极，在所述漏极接触区引出漏极，在所述漏极调谐区引出控制极。
与现有技术相比，本发明提供的LDMOS晶体管及其制造方法，通过在漏极漂移区中形成与源漏极反型的漏极调谐区，使得LDMOS晶体管具有类似于JFET晶体管的结构，漏极调谐区使得LDMOS晶体管的漂移区变窄，从而提高击穿电压，有利于具有更高击穿电压及更小面积的器件芯片的制造；本发明的LDMOS晶体管制造方法不需要额外的掩模板，在重掺杂形成源漏极区的同时就可以形成漏极调谐区，可以与现有的CMOS的制造工艺完全兼容，同时从漏极调谐区引出控制极可以使得LDMOS晶体管具有可调谐性。
附图说明
图1是现有技术的一种LDMOS晶体管的剖面结构示意图；
图2是本发明具体实施例的LDMOS晶体管的剖面结构示意图；
图3是本发明具体实施例的LDMOS晶体管的击穿电压测试中沟道示意图；
图4是本发明具体实施例的LDMOS晶体管的制造方法流程图；
图5A至5D是本发明具体实施例的LDMOS晶体管制造流程中的器件剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的LDMOS晶体管及其制造方法作进一步详细说明。
如图2所示，本发明提出一种LDMOS晶体管，包括具有阱区的半导体衬底200、位于所述半导体衬底200表面内的源区202b和漏区以及位于所述半导体衬底200上方的栅极(Gate)203，其中，所述漏区包括漏极漂移区204、位于漏极漂移区204内的漏极接触区202a以及位于漏极漂移区204内并靠近栅极203的漏极调谐区205，所述漏极调谐区205与漏极接触区202a的掺杂类型相反。
当所述阱区和漏极调谐区205为P型，所述源区202b、漏极漂移区204和漏极接触区202a为N型；当所述阱区和漏极调谐区205为N型所述源区202b、漏极漂移区204和漏极接触区202a为P型。本实施例中，所述阱区和漏极调谐区205为P型，所述源区202b、漏极漂移区204和漏极接触区202a为N型，其中，所述源区202b和漏极接触区202a为N+型，所述漏极漂移区204为N-漂移区。
需要说明的是，漏极漂移区204的长度和掺杂浓度是影响LDMOS晶体管的击穿电压和漏源导通电阻的重要因素，本领域技术人员可以根据LDMOS晶体管的击穿电压和漏源导通电阻的需求，合理控制漏极漂移区204的长度和掺杂浓度以提高LDMOS晶体管的击穿电压，增加漏源导通电阻。
本实施例中，所述半导体衬底200中还形成有用于隔离器件的STI 201，所述漏极调谐区205包括漏极调谐漂移区(图2中P+区所示)以及位于所述漏极调谐漂移区的漏极调谐接触区(图2中虚线所围区域所示)。
如图2所示，漏极接触区202a用于引出LDMOS晶体管的漏极，源区202b用于引出LDMOS晶体管的的源极，在栅极结构203处引出栅极G，阱区用于引出LDMOS晶体管的的基片门极，漏极调谐接触区用于引出控制门极control，因此，阱区、漏极接触区202a、源区202b以及漏极调谐接触区可以通过相同数量级掺杂浓度的重掺杂离子注入方法形成，漏极漂移区204可以通过漏极LDD离子注入方法形成，进而使得所述漏极漂移区204的掺杂浓度低于所述漏极调谐接触区、源区202b、漏极接触区202a与阱区。优选的，所述漏极调谐接触区与源区202b、漏极接触区202a的掺杂浓度数量级和注入能量级相同，掺杂浓度数量级为1015/cm3～1020/cm3；漏极漂移区204的掺杂浓度数量级为1010/cm3～1015/cm3。
请参考图3所示，在对LDMOS晶体管进行性能测试时，由于漏极调谐区205与漏极漂移区204的掺杂反型，可以使得LDMOS晶体管沟道的漂移区上下变窄，增大VDS绝对值，增加漏源导通电阻，提高击穿电压，进而有利于具有更高击穿电压以及更小面积的器件芯片的制造，同时从漏极调谐区引出控制极，调节控制极上的电压，进而调节漏极调谐区205对沟道区的电子分布影响，可以进一步使得LDMOS晶体管具有可调谐性。
相应的，如图4所示，本发明还提供一种LDMOS晶体管的制造方法，包括以下步骤：
S1，提供一半导体衬底，在所述半导体衬底中形成阱区；
S2，在所述半导体衬底表面的一侧阱区中形成比所述阱区掺杂浓度低的漏极漂移区；
S3，在所述半导体衬底上方形成栅极结构；
S4，以所述栅极为掩膜，以高于所述漏极漂移区的掺杂浓度，在另一侧阱区中形成源区以及在所述漏极漂移区中形成漏极接触区以及漏极调谐区。
如图5A所示，在步骤S1中，采用重掺杂离子注入法在半导体衬底200中形成阱区，然后在半导体衬底200中形成用于器件隔离的隔离结构201。本实施例中，阱区是P型的，隔离结构201为STI(浅沟槽隔离结构)。
如图5B所示，在步骤S2中，采用轻掺杂漏极区(LDD)离子注入方法在阱区中形成漏极漂移区204，其掺杂浓度比所述阱区掺杂浓度低，以用于提高LDMOS的击穿电压。本实施例中，漏极漂移区204的掺杂为N-型离子。
如图5C所示，在步骤S3中，形成栅极结构(Gate)203的工艺可以参考现有的CMOS栅极工艺，在此不再赘述。
如图5D所示，在步骤S4中，可以先通过轻掺杂漏极区(LDD)离子注入方法在漏极漂移区204中形成漏极调谐漂移区(虚线所示)，然后在通过常规的重掺杂源漏极离子工艺分别在半导体衬底200的另一侧形成源区202b，在漏极漂移区204中形成漏极接触区202a以及在漏极调谐漂移区中形成与漏极接触区202a反型的漏极调谐接触区。本实施例中，源区202b和漏极漂移区202a的掺杂为N+型，漏极调谐漂移区的掺杂为P-型；漏极调谐接触区的掺杂为P+型。
由步骤S1至S4可知，本发明的LDMOS晶体管制造方法，不需要额外的掩模板，在重掺杂源漏极区离子注入形成源漏极区的同时就可以形成漏极调谐区，可以与现有的CMOS的制造工艺完全兼容。
本实施例中，进一步地，在所述源区202b引出源极S，在所述漏极接触区202a引出漏极D，在栅极结构203处引出栅极G，阱区用于引出LDMOS晶体管的的基片门极，漏极调谐接触区用于引出控制极(即图3中上方的门极)。
请继续参考图3所示，在对LDMOS晶体管进行性能测试时，由于漏极调谐区205与漏极漂移区204的掺杂反型，可以使得LDMOS晶体管沟道的漂移区上下变窄，增大VDS绝对值，增加漏源导通电阻，提高击穿电压，进而有利于具有更高击穿电压以及更小面积的器件芯片的制造，同时从漏极调谐区引出控制极，调节控制极上的电压，进而调节漏极调谐区205对沟道区的电子分布影响，可以进一步使得LDMOS晶体管具有可调谐性。
综上所述，本发明提供的LDMOS晶体管及其制造方法，通过在漏极漂移区中形成与源漏极反型的漏极调谐区，使得LDMOS晶体管具有类似于JFET晶体管的结构，漏极调谐区使得LDMOS晶体管的漂移区变窄，从而提高击穿电压，有利于具有更高击穿电压及更小面积的器件芯片的制造；本发明的LDMOS晶体管制造方法不需要额外的掩模板，在重掺杂形成源漏极区的同时就可以形成漏极调谐区，可以与现有的CMOS的制造工艺完全兼容，同时从漏极调谐区引出控制极可以使得LDMOS晶体管具有可调谐性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种LDMOS晶体管，包括具有阱区的半导体衬底、位于所述半导体衬底表面内的源区和漏区以及位于所述半导体衬底上方的栅极，其特征在于，所述漏区包括漏极漂移区、位于漏极漂移区内的漏极接触区以及位于漏极漂移区内并靠近栅极的漏极调谐区，所述漏极调谐区与漏极接触区的掺杂类型相反。
2.如权利要求1所述的LDMOS晶体管，其特征在于，所述阱区和漏极调谐区为P型，所述源区、漏极漂移区和漏极接触区为N型。
3.如权利要求1所述的LDMOS晶体管，其特征在于，所述阱区和漏极调谐区为N型，所述源区、漏极漂移区和漏极接触区为P型。
4.如权利要求1所述的LDMOS晶体管，其特征在于，所述漏极漂移区的掺杂浓度低于所述漏极调谐区、源区、漏极接触区与阱区。
5.如权利要求1所述的LDMOS晶体管，其特征在于，所述漏极调谐区与源区、漏极接触区的掺杂浓度数量级相同。
6.如权利要求1所述的LDMOS晶体管，其特征在于，所述漏极调谐区包括漏极调谐漂移区以及位于所述漏极调谐漂移区的漏极调谐接触区。
7.一种LDMOS晶体管的制造方法，其特征在于，包括：
提供一半导体衬底，在所述半导体衬底中形成阱区；
在所述半导体衬底表面的一侧阱区中形成比所述阱区掺杂浓度低的漏极漂移区；
在所述半导体衬底上方形成栅极结构；
以所述栅极为掩膜，以高于所述漏极漂移区的掺杂浓度，在另一侧阱区中形成源区以及在所述漏极漂移区中形成漏极接触区以及漏极调谐区。
8.如权利要求7所述的LDMOS晶体管的制造方法，其特征在于，所述阱区和漏极调谐区为P型，所述源区、漏极漂移区和漏极接触区为N型。
9.如权利要求7所述的LDMOS晶体管的制造方法，其特征在于，所述阱区和漏极调谐区为N型，所述源区、漏极漂移区和漏极接触区为P型。
10.如权利要求7所述的LDMOS晶体管的制造方法，其特征在于，在形成所述阱区之后，漏极漂移区之前，在所述半导体衬底中形成隔离结构。
11.如权利要求7所述的LDMOS晶体管的制造方法，其特征在于，所述漏极调谐区包括漏极调谐漂移区以及位于所述漏极调谐漂移区的漏极调谐接触区。
12.如权利要求7所述的LDMOS晶体管的制造方法，其特征在于，在所述源区引出源极，在所述漏极接触区引出漏极，在所述漏极调谐区引出控制极。
CN201210092227.4A 2012-03-31 2012-03-31 Ldmos晶体管及其制造方法 Active CN103367431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210092227.4A CN103367431B (zh) 2012-03-31 2012-03-31 Ldmos晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210092227.4A CN103367431B (zh) 2012-03-31 2012-03-31 Ldmos晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103367431A true CN103367431A (zh) 2013-10-23
CN103367431B CN103367431B (zh) 2016-12-28

Family

ID=49368402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210092227.4A Active CN103367431B (zh) 2012-03-31 2012-03-31 Ldmos晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103367431B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392982A (zh) * 2014-09-30 2015-03-04 中航（重庆）微电子有限公司 一种mos静电保护结构及保护方法
CN104867974A (zh) * 2014-02-25 2015-08-26 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其制作方法
CN105226058A (zh) * 2014-06-30 2016-01-06 万国半导体股份有限公司 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管
CN112582266A (zh) * 2019-09-29 2021-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261297A (ja) * 1991-05-06 2002-09-13 Siliconix Inc 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法
US7180133B1 (en) * 2004-12-17 2007-02-20 National Semiconductor Corporation Method and structure for addressing hot carrier degradation in high voltage devices
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
CN102263125A (zh) * 2011-08-24 2011-11-30 苏州市职业大学 一种横向扩散金属氧化物功率mos器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261297A (ja) * 1991-05-06 2002-09-13 Siliconix Inc 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法
US7180133B1 (en) * 2004-12-17 2007-02-20 National Semiconductor Corporation Method and structure for addressing hot carrier degradation in high voltage devices
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
CN102263125A (zh) * 2011-08-24 2011-11-30 苏州市职业大学 一种横向扩散金属氧化物功率mos器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867974A (zh) * 2014-02-25 2015-08-26 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其制作方法
CN105226058A (zh) * 2014-06-30 2016-01-06 万国半导体股份有限公司 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管
CN105226058B (zh) * 2014-06-30 2018-03-20 万国半导体股份有限公司 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管
CN104392982A (zh) * 2014-09-30 2015-03-04 中航（重庆）微电子有限公司 一种mos静电保护结构及保护方法
CN112582266A (zh) * 2019-09-29 2021-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN103367431B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
US8674442B2 (en) Semiconductor device and manufacturing method thereof
US20110079849A1 (en) Lateral-diffusion metal-oxide-semiconductor device
CN101740392B (zh) Ldmos晶体管、半导体器件及其制造方法
CN101807603B (zh) Vdmos晶体管测试结构
CN103296081A (zh) 一种横向双扩散金属氧化物半导体场效应晶体管
CN107863379A (zh) 一种带有场板辅助掺杂区的n型ldmos结构
CN103367431A (zh) Ldmos晶体管及其制造方法
CN103855208A (zh) 一种高压ldmos集成器件
CN104752500A (zh) 射频ldmos器件及工艺方法
CN101667597B (zh) 一种垂直双扩散mos晶体管测试结构
CN101447432A (zh) 双扩散场效应晶体管制造方法
CN103762238A (zh) 一种带场板的射频功率ldmos器件及其制备方法
US9105721B2 (en) Semiconductor device and manufacturing method thereof
CN103050510B (zh) Rfldmos工艺中的esd器件及其制造方法
CN101667598B (zh) 一种垂直双扩散mos晶体管测试结构
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN102637736B (zh) 高压ldmos器件
CN103035637B (zh) Rfldmos工艺中的esd器件及制造方法
CN104716187A (zh) 射频ldmos器件及工艺方法
CN102394246A (zh) 可升级的横向双扩散金属氧化物半导体晶体管及制造方法
CN103762239A (zh) 一种射频功率ldmos器件及其制备方法
CN103779197B (zh) 一种制造p型轻掺杂漏区的方法
CN102280481A (zh) 横向双扩散金属氧化物半导体器件及其制造方法
CN102623352A (zh) P-ldmos的制造方法
CN109103261B (zh) 半导体器件和集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant