CN103779197B - 一种制造p型轻掺杂漏区的方法 - Google Patents

一种制造p型轻掺杂漏区的方法 Download PDF

Info

Publication number
CN103779197B
CN103779197B CN201210401337.4A CN201210401337A CN103779197B CN 103779197 B CN103779197 B CN 103779197B CN 201210401337 A CN201210401337 A CN 201210401337A CN 103779197 B CN103779197 B CN 103779197B
Authority
CN
China
Prior art keywords
high voltage
integrated circuit
ion
semi
finished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210401337.4A
Other languages
English (en)
Other versions
CN103779197A (zh
Inventor
潘光燃
石金成
高振杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201210401337.4A priority Critical patent/CN103779197B/zh
Publication of CN103779197A publication Critical patent/CN103779197A/zh
Application granted granted Critical
Publication of CN103779197B publication Critical patent/CN103779197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology

Abstract

本发明公开了一种制造P型轻掺杂漏区的方法，应用于高压集成电路的制造过程中，所述方法包括：在第一高压集成电路半成品表面形成第一光刻胶层；将所述第一高压集成电路半成品表面的第一区域和第二区域上的所述第一光刻胶层去除；向所述第一高压集成电路半成品表面注入第一离子，获得第二高压集成电路半成品，所述第一离子用于形成所述P型轻掺杂漏区，及对所述低压PMOS和所述非对称型高压PMOS的阈值电压进行调节。

Description

一种制造P型轻掺杂漏区的方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种制造P型轻掺杂漏区的方法。
背景技术
金属-氧化物-半导体场效应晶体管（MOSFET，通常简称为MOS晶体管），包括N沟道MOS晶体管（NMOS）和P沟道MOS晶体管（PMOS），当工作在饱和区时其部分沟道被夹断，流过夹断区的载流子被大电场加快到很高的速度，形成热载流子，一些热载流子与晶格发生撞击后弹出沟道，其中一部分进入衬底形成衬底电流，另一部分进入栅氧化层；如果MOS晶体管继续工作，热载流子会引起其阈值电压逐渐偏移，这就是MOS晶体管的热载流子效应。
为避免MOS晶体管发生热载流子效应，通常都采用轻掺杂漏（LDD）结构：对于NMOS，采用N型轻掺杂漏（NLDD），对于PMOS，采用P型轻掺杂漏（PLDD），本发明主要针对高压集成电路中PLDD的制造方法进行创新。
在高压集成电路中，通常至少包含三种结构的PMOS：低压PMOS，对称型高压PMOS，非对称高压PMOS。
但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现现有技术至少存在如下技术问题：
在现有技术中，在制造高压集成电路P型轻掺杂漏区过程中，不能对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节，而需要单独增加光刻层，对上述两种PMOS区域进行光刻，注入离子来调节阈值电压，导致工艺变得繁琐，工艺成本增加。
发明内容
本申请实施例通过提供一种制造P型轻掺杂漏区的方法，解决了现有技术中在制造高压集成电路P型轻掺杂漏区过程中，不能对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节，而需要单独增加光刻层，对上述两种PMOS区域进行光刻，注入离子来调节阈值电压的技术问题，实现了在制造高压集成电路P型轻掺杂漏区过程中，就对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节，不需要再额外增加光刻层的技术效果。
本申请实施例提供了一种制造P型轻掺杂漏区的方法，应用于高压集成电路的制造过程中，所述方法包括：
在第一高压集成电路半成品表面形成第一光刻胶层；
将所述第一高压集成电路半成品表面的第一区域和第二区域上的所述第一光刻胶层去除；
向所述第一高压集成电路半成品表面注入第一离子，获得第二高压集成电路半成品，所述第一离子用于形成所述P型轻掺杂漏区，及对所述低压PMOS和所述非对称型高压PMOS的阈值电压进行调节；
其中，所述第一高压集成电路半成品已形成P阱、N阱、场氧化层、栅氧化层、多晶硅栅，所述第一高压集成电路半成品包含至少一个低压PMOS、至少一个对称型高压PMOS、至少一个非对称型高压PMOS，所述低压PMOS对应所述第一区域，所述非对称型高压PMOS对应所述第二区域。
优选地，所述第一离子具体为：
硼离子或二氟化硼离子。
优选地，所述向所述第一高压集成电路半成品注入第一离子，具体包括：
步骤201，向所述第一高压集成电路半成品表面注入能量为第一能量值、剂量为第一剂量值的所述硼离子或所述二氟化硼离子；
其中，所述第一能量值不能够使所述硼离子或所述二氟化硼离子穿透所述多晶硅栅、所述场氧化层、所述对称型高压PMOS对应的第三区域上的所述第一光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透没有被所述多晶硅栅、或所述场氧化层、或所述第三区域上的所述第一光刻胶层覆盖的第四区域的所述栅氧化层，以使在所述第四区域的所述栅氧化层下方形成P型轻掺杂漏区；
步骤202，向所述第一高压集成电路半成品表面注入能量为第二能量值、剂量为第二剂量值的所述硼离子或所述二氟化硼离子，用来对所述低压PMOS和所述非对称型高压PMOS的阈值电压进行调节；
其中，所述第二剂量值小于所述第一剂量值，所述第二能量值大于所述第一能量值，所述第二能量值不能够使所述硼离子或所述二氟化硼离子穿透所述第三区域的所述第一光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透所述第一区域和所述第二区域的所述多晶硅栅和所述栅氧化层、到达所述第一区域和所述第二区域的所述N阱的表面，以使在所述第一区域和所述第二区域的所述多晶硅栅对应的第五区域的所述栅氧化层的下方形成微量硼离子或二氟化硼离子掺杂。
优选地，在执行所述步骤201和所述步骤202过程中，所述步骤201在所述步骤202之前；或所述步骤201在所述步骤202之后。
优选地，在所述获得第二高压集成电路半成品之后，所述方法还包括：
去除所述第二高压集成电路半成品表面的所述第一光刻胶层；
在所述多晶硅栅的侧面制作侧墙，获得第三高压集成电路半成品。
优选地，在获得第三高压集成电路半成品之后，所述方法还包括：
在所述第三高压集成电路半成品表面形成第二光刻胶层；
去除所述第一区域、所述第二区域、所述第三区域上的所述第二光刻胶层，向所述第三高压集成电路半成品表面注入第二离子，获得第四高压集成电路半成品。
优选地，所述向所述第三高压集成电路半成品表面注入第二离子，具体包括：
向所述第三高压集成电路半成品表面注入能量值为第三能量值的硼离子或二氟化硼离子；
其中，所述第三能量值不能够使所述硼离子或所述二氟化硼离子穿透所述多晶硅栅、所述场氧化层、所述侧墙、除所述第一区域、所述第二区域和所述第三区域以外的所述第二光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透没有被所述多晶硅栅、或所述场氧化层、或所述侧墙、或所述第二光刻胶层覆盖的第六区域的栅氧化层，以使在所述第六区域的栅氧化层下方形成P+掺杂区。
优选地，在所述获得第四高压集成电路半成品之后，所述方法还包括：
去除所述第四高压集成电路半成品表面的所述第二光刻胶层；
对所述第四高压集成电路半成品进行退火加工，以使所述P型轻掺杂漏区和P+掺杂区激活，并使所述P型轻掺杂漏区的硼离子发生微量热扩散，使所述P型轻掺杂漏区扩散到第七区域的栅氧化层下方，获得第五高压集成电路半成品；
其中，所述第七区域属于所述第五区域。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1、在本申请实施例中，由于采用对低压PMOS和非对称型高压PMOS进行光刻，分两次注入离子来形成P型轻掺杂漏区的方法，有效解决了现有技术中在制造高压集成电路P型轻掺杂漏区过程中，不能对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节的技术问题，进而实现了在制造高压集成电路P型轻掺杂漏区过程中，可以对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节的技术效果。
2、在本申请实施例中，由于在制造高压集成电路P型轻掺杂漏区过程中，就对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节，进而实现了不需要再额外增加光刻层对所述两种PMOS进行光刻，再注入离子来调节阈值电压的技术效果。
附图说明
图1为本申请实施例中一种制造P型轻掺杂漏区方法的流程图；
图2为本申请实施例中第一高压集成电路半成品的结构示意图；
图3为本申请实施例中第二高压集成电路半成品的结构示意图；
图4为本申请实施例中第三高压集成电路半成品的结构示意图；
图5为本申请实施例中第四高压集成电路半成品的结构示意图；
图6为本申请实施例中第五高压集成电路半成品的结构示意图。
具体实施方式
本申请实施例通过提供一种制造P型轻掺杂漏区的方法，解决了现有技术中在制造高压集成电路P型轻掺杂漏区过程中，不能对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节，而需要单独增加光刻层，对上述两种PMOS区域进行光刻，注入离子来调节阈值电压的技术问题。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
在第一高压集成电路半成品表面形成第一光刻胶层；
将所述第一高压集成电路半成品表面的第一区域和第二区域上的所述第一光刻胶层去除；
向所述第一高压集成电路半成品表面注入第一离子，获得第二高压集成电路半成品，所述第一离子用于形成所述P型轻掺杂漏区，及对所述低压PMOS和所述非对称型高压PMOS的阈值电压进行调节；
其中，所述第一高压集成电路半成品已形成P阱、N阱、场氧化层、栅氧化层、多晶硅栅，所述第一高压集成电路半成品包含至少一个低压PMOS、至少一个对称型高压PMOS、至少一个非对称型高压PMOS，所述低压PMOS对应所述第一区域，所述非对称型高压PMOS对应所述第二区域。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
如图1所示，图1为本实施例制造P型轻掺杂漏区的方法流程图。
首先，执行步骤101：在第一高压集成电路半成品表面形成第一光刻胶层；
将所述第一高压集成电路半成品表面的第一区域和第二区域上的所述第一光刻胶层去除；
向所述第一高压集成电路半成品表面注入第一离子，获得第二高压集成电路半成品，所述第一离子用于形成所述P型轻掺杂漏区，及对所述低压PMOS和所述非对称型高压PMOS的阈值电压进行调节；
其中，所述第一高压集成电路半成品的结构如图2所示，已形成P阱、N阱、场氧化层、栅氧化层、多晶硅栅，所述第一高压集成电路半成品包含至少一个低压PMOS、至少一个对称型高压PMOS、至少一个非对称型高压PMOS，所述低压PMOS对应所述第一区域，所述非对称型高压PMOS对应所述第二区域。
在具体实施过程中，所述第一离子具体为：用于形成所述P型轻掺杂漏区，及对所述低压PMOS和所述非对称型高压PMOS的阈值电压进行调节硼离子或二氟化硼离子。
在具体实施过程中，所述向所述第一高压集成电路半成品注入第一离子，具体包括以下两步：
步骤201，向所述第一高压集成电路半成品表面注入能量为第一能量值、剂量为第一剂量值的所述硼离子或所述二氟化硼离子；
其中，所述第一能量值不能够使所述硼离子或所述二氟化硼离子穿透所述多晶硅栅、所述场氧化层、所述对称型高压PMOS对应的第三区域上的所述第一光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透没有被所述多晶硅栅、或所述场氧化层、或所述第三区域上的所述第一光刻胶层覆盖的第四区域的所述栅氧化层，以使在所述第四区域的所述栅氧化层下方形成P型轻掺杂漏区，P型轻掺杂漏区的英文简写为：PLDD；
在具体实施过程中，所述第一剂量值较小，小于1E14原子/平方厘米，所述第一能量值较小，小于100千电子伏。
步骤202，向所述第一高压集成电路半成品表面注入能量为第二能量值、剂量为第二剂量值的所述硼离子或所述二氟化硼离子，用来对所述低压PMOS和所述非对称型高压PMOS的阈值电压进行调节；
其中，所述第二剂量值小于所述第一剂量值，所述第二能量值大于所述第一能量值，所述第二能量值不能够使所述硼离子或所述二氟化硼离子穿透所述第三区域的所述第一光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透所述第一区域和所述第二区域的所述多晶硅栅和所述栅氧化层、到达所述第一区域和所述第二区域的所述N阱的表面，以使在所述第一区域和所述第二区域的所述多晶硅栅对应的第五区域的所述栅氧化层的下方形成微量硼离子或二氟化硼离子掺杂。
在具体实施过程中，所述第二剂量值较小，小于1E13原子/平方厘米，所述第二能量值较大，大于100千电子伏，注入元素不能穿透光刻胶，但能穿透低压PMOS和非对称高压PMOS的多晶硅栅（Poly）及栅氧化层、达到N阱表面，在栅氧化层的下方形成微量硼离子掺杂，其中多晶硅栅的英文全称为：polysilicongate，简写为：Poly。
对于PMOS，其栅氧化层的下方阱表面的硼离子浓度越大，则其阈值电压的绝对值越小；因此，在本发明中，调整步骤202中所述硼离子或所述二氟化硼离子注入的剂量，就可以调节低压PMOS和非对称高压PMOS栅氧化层下方的微量硼离子的浓度，从而调节低压PMOS和非对称高压PMOS的阈值电压。
一般情况下，PMOS都是增强型晶体管，此时应合理设置所述第二剂量值，使得在栅氧化层下方的微量硼离子的浓度小于N阱表面的磷离子浓度；当需要实现耗尽型PMOS的阈值电压时，可设置较大的所述第二剂量值，使得在栅氧化层下方的微量硼离子的浓度大于N阱表面的磷离子浓度。
在具体实施过程中，在执行所述步骤201和所述步骤202时，所述步骤201在所述步骤202之前；或所述步骤201在所述步骤202之后。
经过步骤101，得到的所述第二高压集成电路半成品结构为如图3所示的结构，即在图1所示的所述第一高压集成电路半成品的低压PMOS区和非对称型高压PMOS区的未对多晶硅栅覆盖的栅氧化层下方形成P型轻掺杂漏区，在低压PMOS区和非对称型高压PMOS区的多晶硅栅覆盖的栅氧化层下方形成微量硼离子或二氟化硼离子掺杂。
执行完步骤101，就可以执行步骤102，即：
去除所述第二高压集成电路半成品表面的所述第一光刻胶层；
在所述多晶硅栅的侧面制作侧墙，获得第三高压集成电路半成品。
经过步骤102，得到的所述第三高压集成电路半成品结构为如图4所示的结构，即在图3所示的第二高压集成电路半成品结构的基础上，在所述第一区域（低压PMOS）和第二区域（非对称型高压PMOS）和第三区域（对称型高压PMOS）的多晶硅栅的侧面形成所述侧墙。
执行完步骤102，就可以执行步骤103，即：
在所述第三高压集成电路半成品表面形成第二光刻胶层；
去除所述第一区域、所述第二区域、所述第三区域上的所述第二光刻胶层，向所述第三高压集成电路半成品表面注入第二离子，获得第四高压集成电路半成品。
在具体实施过程中，所述向所述第三高压集成电路半成品表面注入第二离子，具体包括：
向所述第三高压集成电路半成品表面注入能量值为第三能量值的硼离子或二氟化硼离子；
在具体实施过程中，所述第三能量值不能够使所述硼离子或所述二氟化硼离子穿透所述多晶硅栅、所述场氧化层、所述侧墙、除所述第一区域、所述第二区域和所述第三区域以外的所述第二光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透没有被所述多晶硅栅、或所述场氧化层、或所述侧墙、或所述第二光刻胶层覆盖的第六区域的栅氧化层，以使在所述第六区域的栅氧化层下方形成P+掺杂区。
在具体实施过程中，所述第二离子为二氟化硼离子或硼离子，注入剂量较大（大于5E14原子/平方厘米），注入能量较低（小于100千电子伏）。
在本实施例中，在形成所述第一光刻胶层和所述第二光刻胶层不采用同一块掩模。
经过步骤103，得到的所述第四高压集成电路半成品结构为如图5所示的结构，即在如图4所示的所述第三高压集成电路半成品基础上，在没有被所述多晶硅栅、或所述场氧化层、或所述侧墙、或所述第二光刻胶层覆盖的第六区域的栅氧化层下方形成P+掺杂区。
执行完步骤103，就可以执行步骤104，即：
去除所述第四高压集成电路半成品表面的所述第二光刻胶层；
对所述第四高压集成电路半成品进行退火加工，以使所述P型轻掺杂漏区和P+掺杂区激活，并使所述P型轻掺杂漏区的硼离子发生微量热扩散，使所述P型轻掺杂漏区扩散到第七区域的栅氧化层下方，获得第五高压集成电路半成品；
其中，所述第七区域属于所述第五区域。
经过步骤104，得到的所述第五高压集成电路半成品结构为如图6所示的结构，即在图5所示的第四高压集成电路半成品基础上，使所述P+掺杂区的硼离子向P型轻掺杂漏区扩散一部分，使这部分的P型轻掺杂漏区成为P+掺杂区，使所述P型轻掺杂漏区向所述第五区域扩散一部分，使所述第五区域的这部分微量硼离子掺杂区成为P型轻掺杂漏区。
在本实施例中，在形成P型轻掺杂漏区时，采用分两次注入所述第一离子的工艺，可以选择性的在低压PMOS和非对称高压PMOS的栅氧化层的下方阱表面形成微量硼离子掺杂，从而调节这两种PMOS的阈值电压，可取代传统的增加光刻层以调节PMOS阈值电压的工艺方法。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
1、在本申请实施例中，由于对低压PMOS和非对称型高压PMOS进行光刻，分两次注入离子来形成P型轻掺杂漏区的方法，所以，有效解决了现有技术中在制造高压集成电路P型轻掺杂漏区过程中，不能对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节的技术问题，进而实现了在制造高压集成电路P型轻掺杂漏区过程中，就对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节的技术效果。
2、在本申请实施例中，由于在制造高压集成电路P型轻掺杂漏区过程中，就对高压集成电路低压PMOS、非对称高压PMOS的阈值电压进行调节，进而实现了不需要再额外增加光刻层对所述两种PMOS进行光刻，再注入离子来调节阈值电压的技术效果。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种制造P型轻掺杂漏区的方法，应用于高压集成电路的制造过程中，其特征在于，所述方法包括：
在第一高压集成电路半成品表面形成第一光刻胶层；
将所述第一高压集成电路半成品表面的第一区域和第二区域上的所述第一光刻胶层去除；
向所述第一高压集成电路半成品表面注入第一离子，获得第二高压集成电路半成品，所述第一离子用于形成所述P型轻掺杂漏区，及对低压PMOS和非对称型高压PMOS的阈值电压进行调节；
其中，所述第一高压集成电路半成品已形成P阱、N阱、场氧化层、栅氧化层、多晶硅栅，所述第一高压集成电路半成品包含至少一个低压PMOS、至少一个对称型高压PMOS、至少一个非对称型高压PMOS，所述低压PMOS对应所述第一区域，所述非对称型高压PMOS对应所述第二区域。
2.如权利要求1所述的方法，其特征在于，所述第一离子具体为：
硼离子或二氟化硼离子。
3.如权利要求2所述的方法，其特征在于，所述向所述第一高压集成电路半成品注入第一离子，具体包括：
步骤201，向所述第一高压集成电路半成品表面注入能量为第一能量值、剂量为第一剂量值的所述硼离子或所述二氟化硼离子；
其中，所述第一能量值不能够使所述硼离子或所述二氟化硼离子穿透所述多晶硅栅、所述场氧化层、所述对称型高压PMOS对应的第三区域上的所述第一光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透没有被所述多晶硅栅、或所述场氧化层、或所述第三区域上的所述第一光刻胶层覆盖的第四区域的所述栅氧化层，以使在所述第四区域的所述栅氧化层下方形成P型轻掺杂漏区；
步骤202，向所述第一高压集成电路半成品表面注入能量为第二能量值、剂量为第二剂量值的所述硼离子或所述二氟化硼离子，用来对所述低压PMOS和所述非对称型高压PMOS的阈值电压进行调节；
其中，所述第二剂量值小于所述第一剂量值，所述第二能量值大于所述第一能量值，所述第二能量值不能够使所述硼离子或所述二氟化硼离子穿透所述第三区域的所述第一光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透所述第一区域和所述第二区域的所述多晶硅栅和所述栅氧化层、到达所述第一区域和所述第二区域的所述N阱的表面，以使在所述第一区域和所述第二区域的所述多晶硅栅对应的第五区域的所述栅氧化层的下方形成微量硼离子或二氟化硼离子掺杂。
4.如权利要求3所述的方法，其特征在于，在执行所述步骤201和所述步骤202过程中，所述步骤201在所述步骤202之前；或所述步骤201在所述步骤202之后。
5.如权利要求3所述的方法，其特征在于，在所述获得第二高压集成电路半成品之后，所述方法还包括：
去除所述第二高压集成电路半成品表面的所述第一光刻胶层；
在所述多晶硅栅的侧面制作侧墙，获得第三高压集成电路半成品。
6.如权利要求5所述的方法，其特征在于，在获得第三高压集成电路半成品之后，所述方法还包括：
在所述第三高压集成电路半成品表面形成第二光刻胶层；
去除所述第一区域、所述第二区域、所述第三区域上的所述第二光刻胶层，向所述第三高压集成电路半成品表面注入第二离子，获得第四高压集成电路半成品。
7.如权利要求6所述的方法，其特征在于，所述向所述第三高压集成电路半成品表面注入第二离子，具体包括：
向所述第三高压集成电路半成品表面注入能量值为第三能量值的硼离子或二氟化硼离子；
其中，所述第三能量值不能够使所述硼离子或所述二氟化硼离子穿透所述多晶硅栅、所述场氧化层、所述侧墙、除所述第一区域、所述第二区域和所述第三区域以外的所述第二光刻胶层，但能够使所述硼离子或所述二氟化硼离子穿透没有被所述多晶硅栅、或所述场氧化层、或所述侧墙、或所述第二光刻胶层覆盖的第六区域的栅氧化层，以使在所述第六区域的栅氧化层下方形成P+掺杂区。
8.如权利要求7所述的方法，其特征在于，在所述获得第四高压集成电路半成品之后，所述方法还包括：
去除所述第四高压集成电路半成品表面的所述第二光刻胶层；
对所述第四高压集成电路半成品进行退火加工，以使所述P型轻掺杂漏区和P+掺杂区激活，并使所述P型轻掺杂漏区的硼离子发生微量热扩散，使所述P型轻掺杂漏区扩散到第七区域的栅氧化层下方，获得第五高压集成电路半成品；
其中，所述第七区域属于所述第五区域。
CN201210401337.4A 2012-10-19 2012-10-19 一种制造p型轻掺杂漏区的方法 Active CN103779197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210401337.4A CN103779197B (zh) 2012-10-19 2012-10-19 一种制造p型轻掺杂漏区的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210401337.4A CN103779197B (zh) 2012-10-19 2012-10-19 一种制造p型轻掺杂漏区的方法

Publications (2)

Publication Number Publication Date
CN103779197A CN103779197A (zh) 2014-05-07
CN103779197B true CN103779197B (zh) 2016-04-06

Family

ID=50571323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210401337.4A Active CN103779197B (zh) 2012-10-19 2012-10-19 一种制造p型轻掺杂漏区的方法

Country Status (1)

Country Link
CN (1) CN103779197B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590863B (zh) * 2014-11-17 2019-01-18 帝奥微电子有限公司 高压mos轻掺杂扩展区的制备工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5963799A (en) * 1998-03-23 1999-10-05 Texas Instruments - Acer Incorporated Blanket well counter doping process for high speed/low power MOSFETs
CN101452933A (zh) * 2008-12-30 2009-06-10 电子科技大学 Bcd半导体器件及其制造方法
CN101521178A (zh) * 2008-02-20 2009-09-02 芯瑞科技股份有限公司 一种制造一半导体结构的方法
CN102097441A (zh) * 2010-12-17 2011-06-15 电子科技大学 用于等离子显示屏驱动芯片的soi器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5963799A (en) * 1998-03-23 1999-10-05 Texas Instruments - Acer Incorporated Blanket well counter doping process for high speed/low power MOSFETs
CN101521178A (zh) * 2008-02-20 2009-09-02 芯瑞科技股份有限公司 一种制造一半导体结构的方法
CN101452933A (zh) * 2008-12-30 2009-06-10 电子科技大学 Bcd半导体器件及其制造方法
CN102097441A (zh) * 2010-12-17 2011-06-15 电子科技大学 用于等离子显示屏驱动芯片的soi器件

Also Published As

Publication number Publication date
CN103779197A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
CN102760754B (zh) 耗尽型vdmos及其制造方法
US8501567B2 (en) Manufacturing method of high voltage device
JP2010135800A (ja) 半導体素子及びその製造方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
US9013007B2 (en) Semiconductor device having depletion type MOS transistor
CN102623353A (zh) N-ldmos的制造方法
CN101621071B (zh) 金属氧化物半导体器件及其制造方法
CN202332858U (zh) 一种金属氧化物半导体场效应晶体管
CN103779197B (zh) 一种制造p型轻掺杂漏区的方法
CN103367431A (zh) Ldmos晶体管及其制造方法
CN102891088A (zh) 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
CN101609841A (zh) 一种金属氧化物半导体(mos)晶体管结构及其制造方法
CN109346440B (zh) 半导体器件的制造方法和集成电路的制造方法
CN208904025U (zh) 半导体器件和集成电路
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN105448708A (zh) 多晶硅栅极的后处理方法、多晶硅栅极和静态随机存储器
CN100590798C (zh) 高压nmos晶体管制造方法及高压pmos晶体管制造方法
CN102623352A (zh) P-ldmos的制造方法
CN104900695A (zh) 功率结型场效应管及其制造方法
CN109103261B (zh) 半导体器件和集成电路
CN202758891U (zh) 耗尽型vdmos
CN105576026B (zh) 半导体器件及其制备方法
CN102683185B (zh) 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法
CN106229337A (zh) Dddmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right