CN105590863B - 高压mos轻掺杂扩展区的制备工艺 - Google Patents
高压mos轻掺杂扩展区的制备工艺 Download PDFInfo
- Publication number
- CN105590863B CN105590863B CN201410654299.2A CN201410654299A CN105590863B CN 105590863 B CN105590863 B CN 105590863B CN 201410654299 A CN201410654299 A CN 201410654299A CN 105590863 B CN105590863 B CN 105590863B
- Authority
- CN
- China
- Prior art keywords
- lightly doped
- expansion area
- area
- pressure
- pressure mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种高压MOS中轻掺杂扩展区的制备工艺，包括：先在硅衬底上形成有源区光刻进行局部选择氧化工艺，以形成场氧化层且定义有源区和隔离区；于前述有源区上形成光刻，刻蚀后注入掺杂剂形成低压MOS的掺杂阱于其中；于前述有源区上生长栅氧后进行多晶硅光刻，形成多晶硅栅极；于前述有源区上淀积氧化硅后，形成多晶硅侧墙；于前述有源区上进行轻掺杂漏极扩展区光刻，掺杂剂注入；以及进行热过程以同时进行多晶硅热退火和前述轻掺杂扩展区的热推进形成轻掺杂漏极扩展区。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺领域，尤指一种高压集成电路中的一种高压MOS器件的制造方法。
背景技术
高压互补双扩散金属氧化物电晶体(CDMOS)或者高压BCD工艺都是常见的高压单片集成工艺技术，这种高压工艺通常以低压互补金属氧化物电晶体(CMOS)，例如5V CMOS工艺为基础，通过增加多个光刻层次实现高压结构,主流高压MOS结构有横向扩散金属氧化物电晶体(LDMOS)和高压金属氧化物电晶体HVMOS(也叫DEMOS)两种，HVMOS的特点是漏极和栅极在同一个阱中，采用厚栅氧化层和漏极轻掺杂扩展区。HVMOS对于导通电阻的要求不是很高，因而工艺层次与LDMOS相比较少。
一般的HVMOS工艺需要在低压CMOS工艺的基础上增加高压阱，厚栅氧和N型，P型轻掺杂等3到4个光刻层次才可以实现。对于高压相对于低压部分差别较大的高压应用而言，增加这些工艺3到4个光刻层次和高工艺成本的热推进是必须的。但是对于中高压，例如两倍于基础低压的高压应用而言，目前仍然采用增加3个光刻层次和轻掺杂漏热推进的方式来实现高压MOS，在工艺复杂度和成本上都有冗余，因此现有的基于低压CMOS的HVMOS工艺需要增加多个工艺层次以及热过程造成的成本较高的问题。
发明内容
为解决现有技术中所存在的缺陷，本发明提出了一种非常简洁的工艺方法，可以简单低成本地在低压基础上实现高压MOS轻掺杂扩展区。根据本发明提供了一种实现高压MOS轻掺杂扩展区的工艺方法，包括先在硅衬底上形成有源区光刻进行局部选择氧化工艺；于有源区上形成光刻，并于刻蚀后注入掺杂剂，以形成低压MOS的掺杂阱于其中；于有源区上生长栅氧后进行多晶硅光刻，以形成多晶硅栅极；于有源区上淀积氧化硅后，以刻蚀形成多晶硅侧墙；于有源区上进行轻掺杂漏极扩展区光刻，并注入掺杂剂；并进行热过程以同时进行多晶硅热退火和轻掺杂扩展区的热推进以形成轻掺杂漏极扩展区。
该方法中，所述的高压MOS轻掺杂扩展区的制备工艺，所述的高压MOS指5V到15V的工作电压的高压MOS；该方法中，所述的高压MOS轻掺杂扩展区的制备工艺，所述的低压指3V到5V工作电压，工艺线宽范围在0.13μm到0.8μm。
根据本发明的一方面，提供一种的高压MOS轻掺杂扩展区的制备工艺，所述的高压MOS为高压NMOS。
在该方法中，所述的高压NMOS中的N型轻掺杂扩展区是通过注入N型掺杂剂的步骤所形成。
在该方法中，所述的高压NMOS的注入N型掺杂剂的步骤包括大角度注入N型掺杂剂，且注入的角度范围为20度到50度，和能量为150KeV到300KeV。
在该方法中，所述高压NMOS的多晶硅栅极长度L为1.0μm到1.8μm,漏极扩展长度为0.5μm到1.6μm。注入剂量范围为2e13cm-2到5e13cm-2。
根据本发明的又一方面，提供一种的高压MOS轻掺杂扩展区的制备工艺，所述的高压MOS为高压PMOS。
在该方法中，所述的高压PMOS的P型轻掺杂扩展区是通过注入PDD的步骤所形成。
在该方法中，所述的高压PMOS的注入PDD的步骤包括两次注入，一次注入为大角度注入硼，且其注入角度范围为20度到50度，能量范围为50KeV到100KeV,注入剂量范围为5e12cm-2到8e12cm-2；另一次为小角度注入硼，所述的小角度其注入角度范围为0度到15度，能量范围为50KeV到100KeV，注入剂量范围为8e12cm-2到1.5e13cm-2。
在该方法中，所述的高压PMOS的多晶硅栅极长度为1.0μm到1.8μm，漏极扩展长度为0.5μm到1.6μm。
本发明提出的HVMOS的制作工艺采用与基准低压CMOS工艺自有的薄栅氧，而无需采用现有技术所必须加入的高压厚栅氧化层，也无需增加高压扩展区热推进过程，只简单增加两个光刻注入层次就实现了高压MOS器件,而且增加部分不会对基准低压的器件造成影响。因而本发明提出的高压MOS制作工艺方法较现有技术具有强可移植性以及制作工艺简单，成本也较低。
附图说明
图1到图5为根据一些示例性实施例的制造高压MOS轻掺杂扩展区的制备工艺所实现的中间阶段HVNMOS装置的剖面结构示意图。
图6为根据一些示例性实施例的制造高压MOS轻掺杂扩展区的制备工艺所实现的中间阶段HVPMOS装置的剖面结构示意图。
组件标号说明：
1、2 初始架构
10、20 P型衬底
101 P阱区
102、202 隔离区
103 N阱
104、204 栅极
110 光掩膜
111 N型轻掺杂漏极扩展区
112 N型低压轻掺杂区
121、221 漏极
122、222 源极
130、230 金属硅化物
140 窗口
201 N阱区
203 P阱
211 P型轻掺杂漏极扩展区
200 深N阱区(DNW)
具体实施方式
以下详细讨论本发明的实施例的制造。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅为说明性的，并且没有限定本发明的范围。
根据各种示例性实施例提供了形成高压金属氧化物半导体(HVMOS)的工艺方法。示出了形成N型HVMOS(HVNMOS)器件和P型HVMOS(HVPMOS)器件的中间阶段。讨论了实施例的变型例。在各个视图和说明性的实施例中，采用类似的参考标号指定类似的元素。
本发明中所提供的高压MOS是指工作电压介于5V到15V的高压MOS，而以下所提到的低压MOS是指工作电压介于3V到5V的低压MOS，且该低压MOS的工艺线宽范围在0.13μm到0.8μm。
图1显示于制程的中间阶段的HVNMOS装置，初始架构1是为用以提供其他初步以及/或传统制程步骤操作。初始架构1具有P型衬底10，以及设置于衬底10中的隔离区102。根据本发明一实施例，隔离区102较佳为形成于制程初始步骤。然而，根据本发明另一实施例，隔离区102可形成于后段(later stage)的制程。在此实施例中，隔离区102具有场氧化层结构。然而，隔离区102可以为其他的架构，例如浅沟槽隔离(shallow trench isolation,STI)架构。在此实施例中，隔离区102是用来定义出设置晶体管的有源区。在一实施例中，在初始结构1上方衬底10上先形成N阱区103，再形成低压MOS的P阱区101，P阱区101可略深于N阱区103。
图2显示于制程的中间阶段的HVNMOS装置，淀积多晶硅氧化层于P阱区101上后，进行多晶硅光刻以形成多晶硅栅极104，接着淀积氧化硅层于栅极104外侧，再刻蚀形成多晶硅侧墙105。在栅极104和P阱区101间可形成栅极介电层(未显示)，例如栅极氧化层或其他常用的介电层。接着形成光掩膜110，通过NDD光刻于阱区101中形成轻掺杂漏极扩展区窗口140，于窗口140中注入N型掺杂剂。
图3显示于制程的中间阶段的HVNMOS装置，注入N型掺杂剂后，再进行热过程，一方面对前述的多晶硅栅极104进行退火，并同时对窗口140中的N型掺杂剂进行热推进，以形成N型轻掺杂漏极扩展区111(虚线表示热推进前的窗口140的位置)。所形成的多晶硅栅极104其长度L为1.0μm到1.8μm，而所形成的N型漏极扩展区111的扩展长度D为0.5μm到1.6μm，且所形成的多晶硅栅极至少部分设置于有源区。前述的注入N型掺杂剂的步骤包括大角度注入N型掺杂剂，并且其注入范围为20度到50度，能量为150KeV到300KeV。注入剂量范围为2e13cm-2到5e13cm-2。轻掺杂漏极扩展区光刻胶在进行热过程前移除。
图4显示于制程的中间阶段的HVNMOS装置，形成轻掺杂漏极扩展区后，形成N型低压轻掺杂漏光刻窗口位于多晶硅栅极104和隔离区102之间，注入N型低压轻掺杂剂以形成N型低压轻掺杂区。
图5显示于制程的中间阶段的HVNMOS装置，形成N型低压轻掺杂漏极扩展区112后，形成N型源漏区光刻于N型低压轻掺杂漏极扩展区中，并形成窗口，注入N型掺杂剂，接着加热激活，以形成N型源漏极(N+)122和121。
接着于前述HVNMOS装置上形成金属硅化物阻挡层光刻，并快速热退火以形成金属硅化物130，前述的金属硅化物可为例如硅化钛。
淀积金属层与金属硅化物130之间的介质氧化层，通过刻蚀方式于前述介质氧化层形成金属与金属硅化物之间的接触孔。进行钨塞填充和化学机械研磨(CMP)平坦化。
于前述的介质氧化层上淀积第一金属层，此第一金属藉由前述的金属与金属硅化物接触孔和下方的金属硅化物接触。接着对第一金属层进行刻蚀，以形成金属互连图形。
于第一金属层上淀积金属层间介质氧化层，通过光刻和刻蚀方式于前述金属层间介质氧化层上形成互连通孔。并继续进行钨塞填充和化学机械研磨(CMP)平坦化。
淀积顶层金属，形成顶层金属层，此顶层金属藉由前述之互连通孔接触下方的第一金属层。
在此实施例中本发明提供的制作工艺实现的HVMOS是HVNMOS，然而在本发明的其他实施例中本发明提供的制作工艺所实现的HVMOS也可以是HVPMOS。
图6显示于制程的中间阶段的HVPMOS装置，其中采用类似的参考标号指定类似的元素。初始架构2是为用以提供其他初步以及/或传统制程步骤操作。初始架构2具有P型衬底20，以及设置于衬底20中的隔离区202。根据本发明一实施例，隔离区202较佳为形成于制程初始步骤。然而，根据本发明另一实施例，隔离区202可形成于后段(later stage)的制程。在此实施例中，隔离区202具有场氧化层结构。然而，隔离区202可以为其他的架构，例如浅沟槽隔离架构。在此实施例中，隔离区202是用来定义出设置晶体管的有源区。在一实施例中，在初始结构2上方衬底20上先形成P阱区203，再形成低压MOS的N阱区201，N阱区201可略浅于P阱区203。并可进一步于衬底20和N阱区201之间形成深N阱区(DNW)200。
淀积多晶硅氧化层于N阱区201上后，进行多晶硅光刻以形成多晶硅栅极204，接着淀积氧化硅层于栅极204外侧，再刻蚀形成多晶硅侧墙(未标示)。在栅极204和N阱区201间可形成栅极介电层(未显示)，例如栅极氧化层或其他常用的介电层。接着通过PDD光刻于阱区201中形成轻掺杂漏极扩展区窗口，于窗口中注入P型掺杂剂。
注入P型掺杂剂后，再进行热过程，一方面对前述的多晶硅进行退火，并同时对前述P型掺杂剂进行热推进，以形成P型轻掺杂漏极扩展区211。所形成的多晶硅栅极204其长度L为1.0μm到1.8μm，而所形成的P型漏极扩展区211的扩展长度D为0.5μm到1.6μm。
前述的注入P型掺杂剂的步骤包括两次注入﹐一次注入为大角度注入，注入角度范围为20度到50度，能量范围为50KeV到100KeV,注入剂量范围为5e12cm-2到8e12cm-2；另一次为小角度注入，注入角度范围为0度到15度，能量范围为50KeV到100KeV，注入剂量范围为8e12cm-2到1.5e13cm-2。轻掺杂漏极扩展区光刻胶在进行热过程前移除。
形成轻掺杂漏极扩展区后，形成P型低压轻掺杂漏光刻窗口位于多晶硅栅极204和隔离区202之间，注入P型低压轻掺杂剂以形成P型低压轻掺杂区(PLDD)(未标示)。
形成P型低压轻掺杂漏极扩展区后，形成P型源漏区光刻，于PLDD区形成窗口，注入P型掺杂剂，接着加热激活，以形成P型源漏极(P+)222和221。
接着于前述HVPMOS装置上形成金属硅化物阻挡层光刻，并快速热退火以形成金属硅化物230，前述的金属硅化物可为例如硅化钛。
淀积金属层与金属硅化物230之间的介质氧化层，通过刻蚀方式于前述介质氧化层形成金属层与金属硅化物之间的接触孔。进行钨塞填充和化学机械研磨(CMP)平坦化。
于前述的介质氧化层上淀积第一金属层，此第一金属藉由前述的金属层与金属硅化物接触孔和下方的金属硅化物接触。接着对第一金属层进行刻蚀，以形成金属互连图形。
于第一金属层上淀积金属层间介质氧化层，通过光刻和刻蚀方式于前述金属层间介质氧化层上形成互连通孔。并继续进行钨塞填充和化学机械研磨(CMP)平坦化。
淀积顶层金属，形成顶层金属层，此顶层金属藉由前述之互连通孔接触下方的第一金属层。
本发明所提供的实施例中仅显示非对称的HVMOS，然而在本发明其他实施例中，HVMOS也可以为对称的。
本发明实施例提供单一HVMOS的制备工艺。然而，本发明其他实施例所述的HVMOS可平行设置于其他装置。例如，HVMOS可与低压MOS平行。F.H.Chen et al.于美国专利申请第10/723,771号所揭露之「制造高压晶体管的方法」介绍了上述平行制程。
本发明提出的HVMOS的制作工艺采用与基准低压CMOS工艺自有的薄栅氧，而无需采用现有技术所必须加入的高压厚栅氧化层，也无需增加高压扩展区热推进过程，只简单增加两个光刻注入层次就实现了高压MOS器件,而且增加部分不会对基准低压的器件造成影响。因而本发明提出的高压MOS制作工艺方法较现有技术具有强可移植性以及制作工艺简单，成本也较低。
尽管已经详细地描述了本实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本实施例的主旨和范围的情况下，做各种不同的改变、替换和更改。而且，本申请的范围并且不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
Claims (9)
1.一种高压MOS轻掺杂扩展区的制备工艺，其特征在于：包括：
先在硅衬底上形成有源区光刻进行局部选择氧化工艺，以形成场氧化层且定义有源区和隔离区；
于前述有源区上形成光刻，刻蚀后掺杂剂注入以形成低压MOS的掺杂阱于其中；
于前述有源区上生长栅氧后进行多晶硅光刻，形成多晶硅栅极；
于前述有源区上淀积氧化硅后，以刻蚀形成多晶硅侧墙；
于前述有源区上进行轻掺杂漏极扩展区光刻，掺杂剂注入；
所要实现的高压MOS指5V到15V的工作电压的高压MOS；
所述的低压指3V到5V工作电压，工艺线宽范围在0.13μm到0.8μm；以及
进行热过程以同时进行多晶硅热退火和前述轻掺杂扩展区的热推进形成轻掺杂漏极扩展区。
2.根据权利要求1所述的高压MOS轻掺杂扩展区的制备工艺，其特征在于：所要实现的高压MOS为高压NMOS。
3.根据权利要求2所述的高压MOS轻掺杂扩展区的制备工艺，其特征在于：所要实现的高压NMOS的轻掺杂扩展区为N型掺杂剂注入。
4.根据权利要求3所述的高压MOS轻掺杂扩展区的制备工艺，其特征在于：所述的N型掺杂剂注入为大角度注入N型掺杂剂，注入角度范围为20度到50度，能量为150KeV到300KeV，注入剂量范围为2e13cm-2到5e13cm-2。
5.根据权利要求4所述的高压MOS轻掺杂扩展区的制备工艺，其特征在于：所述的高压NMOS的多晶硅栅极长度为1.0μm到1.8μm，漏极扩展区的扩展长度为0.5μm到1.6μm。
6.根据权利要求1所述的高压MOS轻掺杂扩展区的制备工艺，其特征在于：所要实现的高压MOS为高压PMOS。
7.根据权利要求6所述的高压MOS轻掺杂扩展区的制备工艺，其特征在于：所要实现的高压PMOS的轻掺杂扩展区为PDD注入。
8.根据权利要求6所述的高压MOS轻掺杂扩展区的制备工艺，其特征在于：所述的高压PMOS的PDD注入用两次注入实现，一次注入为大角度注入硼，注入角度范围为20度到50度，能量范围为50KeV到100KeV,注入剂量范围为5e12cm-2到8e12cm-2；另一次为小角度注入硼，注入角度范围为0度到15度，能量范围为50KeV到100KeV，注入剂量范围为8e12cm-2到1.5e13cm-2。
9.根据权利要求7所述的高压MOS轻掺杂扩展区的制备工艺，其特征在于：所述的高压PMOS的多晶硅栅极长度为1.0μm到1.8μm，漏极扩展区的扩展长度为0.5μm到1.6μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410654299.2A CN105590863B (zh) | 2014-11-17 | 2014-11-17 | 高压mos轻掺杂扩展区的制备工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410654299.2A CN105590863B (zh) | 2014-11-17 | 2014-11-17 | 高压mos轻掺杂扩展区的制备工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105590863A CN105590863A (zh) | 2016-05-18 |
| CN105590863B true CN105590863B (zh) | 2019-01-18 |
Family
ID=55930342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410654299.2A Active CN105590863B (zh) | 2014-11-17 | 2014-11-17 | 高压mos轻掺杂扩展区的制备工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105590863B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100120408A (ko) * | 2009-05-06 | 2010-11-16 | 주식회사 동부하이텍 | 고전압 트랜지스터 제조 방법 |
| CN103779197A (zh) * | 2012-10-19 | 2014-05-07 | 北大方正集团有限公司 | 一种制造p型轻掺杂漏区的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164776A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2014
- 2014-11-17 CN CN201410654299.2A patent/CN105590863B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100120408A (ko) * | 2009-05-06 | 2010-11-16 | 주식회사 동부하이텍 | 고전압 트랜지스터 제조 방법 |
| CN103779197A (zh) * | 2012-10-19 | 2014-05-07 | 北大方正集团有限公司 | 一种制造p型轻掺杂漏区的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105590863A (zh) | 2016-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI590457B (zh) | 半導體裝置及其製造方法 | |
| US20050032295A1 (en) | Dual doped gates | |
| CN105745748A (zh) | 使用低压工艺制造的高压器件 | |
| JP2006179864A (ja) | 半導体デバイス | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH10189475A (ja) | 低エネルギ注入を用いた逆行ウェル構造及びパンチスルー・バリアの形成方法 | |
| TWI443830B (zh) | 用以在ｂｉｃｍｏｓ－ｄｍｏｓ製程中提高崩潰電壓及特定導通電阻之ｌｄｐｍｏｓ結構 | |
| JPS6016456A (ja) | 半導体装置の製造方法 | |
| US20130062691A1 (en) | Semiconductor device including an n-well structure | |
| CN106816464B (zh) | 半导体装置的制造方法 | |
| US8673712B2 (en) | Power transistor with high voltage counter implant | |
| KR100345681B1 (ko) | 반도체소자의 삼중웰 형성방법 | |
| CN105590863B (zh) | 高压mos轻掺杂扩展区的制备工艺 | |
| US7863144B2 (en) | Semiconductor device and method for manufacturing the device | |
| CN103311241B (zh) | 一种双多晶电容和mos管的集成结构及其制造方法 | |
| KR101450436B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| US8501603B2 (en) | Method for fabricating high voltage transistor | |
| TWI509813B (zh) | 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| US9818790B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| CN111834221A (zh) | Ldmos和其制作方法 | |
| CN105514108B (zh) | Mtp器件及其制造方法 | |
| CN105990109B (zh) | 一种高压pmos及其制造方法 | |
| CN113327846B (zh) | 包括高阻电阻和ggnmos esd的模拟电路及其制作方法 | |
| TWI512977B (zh) | 具有浮置多矽晶之雙擴散汲極金屬氧化物半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 226017 No. 16 Wei14 Road, Sutong Science and Technology Industrial Park, Nantong City, Jiangsu Province Patentee after: Dioo Microelectronic Co., Ltd. Address before: 201103 Hongqiao International Business Plaza Building 603, 2679 Hechuan Road, Minhang District, Shanghai Patentee before: Dioo Microelectronic Co., Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No.16, wei14 Road, Sutong science and Technology Industrial Park, Nantong, Jiangsu Province Patentee after: Jiangsu Dior Microelectronics Co., Ltd Address before: 226017 Nantong science and Technology Industrial Park, Su Tong Road, Jiangsu, No. 14, No. 16 Patentee before: DIAO MICROELECTRONICS Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 6 / F, building 8, Zilang science and Technology City, Nantong Innovation Zone, 60 Chongzhou Avenue, Nantong City, Jiangsu Province 226000 Patentee after: Jiangsu Dior Microelectronics Co., Ltd Address before: No.16, wei14 Road, Sutong science and Technology Industrial Park, Nantong, Jiangsu Province Patentee before: Jiangsu Dior Microelectronics Co., Ltd |