TWI509813B - 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法 - Google Patents

延伸源極－汲極金屬氧化物半導體電晶體及其形成方法 Download PDF

Info

Publication number
TWI509813B
TWI509813B TW102131521A TW102131521A TWI509813B TW I509813 B TWI509813 B TW I509813B TW 102131521 A TW102131521 A TW 102131521A TW 102131521 A TW102131521 A TW 102131521A TW I509813 B TWI509813 B TW I509813B
Authority
TW
Taiwan
Prior art keywords
substrate
region
conductive gate
spacer
gate
Prior art date
Application number
TW102131521A
Other languages
English (en)
Other versions
TW201413979A (zh
Inventor
Chien-Sheng Su
Mandana Tadayoni
Yueh-Hsin Chen
Original Assignee
Silicon Storage Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Tech Inc filed Critical Silicon Storage Tech Inc
Publication of TW201413979A publication Critical patent/TW201413979A/zh
Application granted granted Critical
Publication of TWI509813B publication Critical patent/TWI509813B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Description

延伸源極-汲極金屬氧化物半導體電晶體及其形成方法 相關申請案
此申請案請求2012年9月27日申請之美國臨時申請案第61/706,587號的利益，並以參考方式併入本文。
發明領域
本發明係有關用於高功率元件之MOS電晶體。
圖1繪示一傳統MOS電晶體2。MOS電晶體2包括一傳導閘極4配置於基體6上方，且藉一層絕緣材料8與基體6絕緣。源極區域10與汲極區域12形成於此基體中，具有與基體(或基體中的一井)相反的傳導性類型。例如，對於P型基體或N型基體中之P型井，源極與汲極區域具有N型傳導性。絕緣間隔物14形成於閘極4之側邊。源極10與汲極12於其間界定一通道區域16。源極10和汲極12靠通道側邊之邊緣與閘極4之邊緣對齊。
如同圖2中繪示，使用多重摻雜步驟以形成源極與汲極區域亦為已知。特別是，在形成閘極4後但形成間隔物14前，實行第一次植入以形成LD(lightly doped，輕摻雜)區域18(其自我對齊於閘極4)。形成間隔物14後，實行第二次植入以形成 源極與汲極區域10/12(其自我對齊於間隔物14)。LD區域18配置於間隔物14下方，且它們將源極與汲極區域10/12連接到通道區域16。
針對高電壓應用，用於在一MOS電晶體中形成LD區域18之植入能量及劑量並不一定與用於形成在同一晶圓上的低電壓邏輯MOS電晶體相同。植入能量應相對地高以得到足夠高閘極的汲極接面崩潰電壓。通常，植入物不僅進入基體用於形成電晶體LD區域18，還進入電晶體的閘極多晶矽4。在半導體技術邁入65nm幾何尺寸、45nm幾何尺寸及以上，邏輯MOS電晶體多晶矽厚度變得更薄。針對65nm幾何尺寸，一典型邏輯多晶矽閘極厚度為大約1000埃，且針對45nm幾何尺寸為大約800埃。因為高電壓MOS電晶體與低電壓邏輯MOS電晶體共用相同之多晶矽，植入能量必須降低以防止諸如硼、磷或砷之植入摻雜劑穿入位於閘極多晶矽4下方之MOS通道16。然而，降低植入能量將造成較低之閘極的汲極接面崩潰電壓，且一高電壓MOS電晶體可能無法給予足夠高閘極的汲極接面崩潰電壓。
使用延伸汲極MOS電晶體以增加閘極的汲極接面崩潰電壓為已知。圖3繪示一延伸汲極NMOS電晶體(亦即形成於P型基體6中)，其中汲極區域12遠隔於閘極4及間隔物14而形成(亦即，汲極區域12未自我對齊於間隔物14，而是設置成橫向偏離閘極4及間隔物14)。在P型基體6中，源極與汲極區域10/12可形成作為N型區域。圖4繪示一延伸PMOS電晶體，其形成於P型基體6之一N型井20中，其中源 極/汲極區域10/12及LD區域18a/18b為P型。
延伸汲極MOS電晶體不是一對稱元件，因為源極並未延伸。此表示源極10對齊於(亦即到達)間隔物14，且其藉由本身配置於間隔物14下方之LD區域18a，與通道區域16連接。相反地，汲極12設置在距間隔物14遠處，且其藉由僅部分配置於間隔物14下方之LD區域18b，與通道區域16連接。當一MOS電晶體之源極與汲極10/12因佈局錯誤而互換時，此元件即變成一延伸源極MOS電晶體。因此，一高閘極的汲極崩潰電壓即可能無法得到。
在現今工業實務中，當延伸源極與汲極MOS電晶體使用作為一對稱元件時，多晶矽閘極材料及部分源極與汲極被阻擋於源極/汲極之N+或P+植入物之外。經常需要一特殊遮罩步驟以進行閘極材料(多晶矽)植入摻雜。若沒有摻雜，閘極多晶矽材料將有一空乏效應，且電晶體臨界電壓將會偏移。原地摻雜的多晶矽材料可替代植入的多晶矽，但此解決方法除非使用一低性能埋入式通道電晶體，否則將僅對一種MOS(諸如NMOS)有效，而不適用於另一種MOS(諸如PMOS)。
因此，需要有解決上述問題的一種MOS元件及其製作方法。
上述問題及需求可藉由一電晶體予以解決，其具有一基體；配置於基體上方且與基體絕緣之一傳導閘極，其中在基體中之一通道區域配置於傳導閘極下方；位於基 體上方且側向鄰近傳導閘極之第一側邊由絕緣材料構成的一第一間隔物；位於基體上方且側向鄰近傳導閘極之相對於第一側邊之第二側邊由絕緣材料構成的一第二間隔物；形成於基體中且鄰近但橫向隔離於傳導閘極之第一側邊及第一間隔物的一源極區域；形成於基體中且鄰近但橫向隔離於傳導閘極之第二側邊及第二間隔物的一汲極區域；形成於基體中且在通道區域與源極區域間橫向延伸之一第一LD區域，其中該第一LD區域具有配置於第一間隔物下方之一第一部分、及未配置於第一及第二間隔物下方且未配置於傳導閘極下方之一第二部分，且其中該第一LD區域之摻雜劑濃度少於源極區域之摻雜劑濃度；形成於基體中且在通道區域與汲極區域間橫向延伸之一第二LD區域，其中該第二LD區域具有配置於第二間隔物下方之一第一部分、以及未配置於第一及第二間隔物下方且未配置於傳導閘極下方之一第二部分，且其中該第二LD區域之摻雜劑濃度少於汲極區域之摻雜劑濃度。
形成一電晶體之方法，包括形成位於基體上方且與其絕緣之傳導閘極，其中基體中之一通道區域配置於傳導閘極下方；實行第一次植入將摻雜劑植入鄰近傳導閘極之相對立第一及第二側邊的基體之部分中，以在基體中分別形成第一及第二LD區域；在基體中形成位於第一LD區域上方且側向鄰近傳導閘極之第一側邊由絕緣材料構成之一第一間隔物；在基體中形成位於第二LD區域上方且側向鄰近傳導閘極之第二側邊由絕緣材料構成之第二間隔物；形 成至少在基體橫向緊鄰第一及第二間隔物之部分上方延伸，但至少讓該基體橫向隔離於第一及第二間隔物之部分保持暴露的遮罩材料；實行第二次植入將摻雜劑植入該基體之暴露部分，以在基體中形成鄰近但橫向隔離於傳導閘極之第一側邊及第一間隔物的一源極區域，且在基體中形成鄰近但橫向隔離於傳導閘極之第二側邊及第二間隔物的一汲極區域，其中第一LD區域在通道區域與源極區域間橫向延伸，且具有配置於第一間隔物下方之第一部分、及未配置於第一及第二間隔物下方且未配置於傳導閘極下方之第二部分，且其中第一LD區域之摻雜劑濃度少於源極區域之摻雜劑濃度；及其中第二LD區域在通道區域與汲極區域間橫向延伸，且具有配置於第二間隔物下方之第一部分、及未配置於第一及第二間隔物下方且未配置於傳導閘極下方之第二部分，且其中第二LD區域之摻雜劑濃度少於汲極區域之摻雜劑濃度。
本發明其他目的及特徵將藉由審視說明書、申請專利範圍及附圖而明顯看出。
2‧‧‧MOS電晶體
4‧‧‧傳導閘極
6、34‧‧‧基體
8、36‧‧‧絕緣材料
10、38‧‧‧源極區域
12、40‧‧‧汲極區域
14、42‧‧‧絕緣間隔物
16、46‧‧‧通道區域
18、18a、18b、44a、44b‧‧‧LD區域
20、54‧‧‧N型井
30‧‧‧延伸源極/汲極MOS電晶體
32‧‧‧傳導閘極/傳導層
50‧‧‧遮罩材料
52‧‧‧光阻
圖1為一傳統MOS電晶體之側視橫截面圖。
圖2為一具有將源極與汲極連接到通道區域之輕摻雜區域的一傳統MOS電晶體之側視橫截面圖。
圖3為一傳統延伸汲極MOS電晶體之側視橫截面圖。
圖4為一傳統延伸汲極PMOS電晶體之側視橫截 面圖。
圖5為一對稱延伸源極/汲極MOS電晶體之側視橫截面圖。
圖6A-6D為繪示形成對稱延伸源極/汲極NMOS電晶體之過程的側視橫截面圖。
圖7為一對稱延伸源極/汲極PMOS電晶體之側視橫截面圖。
本發明為一對稱延伸源極/汲極MOS電晶體，如圖5中繪示者，其中源極與汲極皆延伸遠離閘極與間隔物。此延伸源極/汲極MOS電晶體30包括一傳導閘極32配置於基體34上方，且藉一層絕緣材料36與基體34絕緣。源極區域38與汲極區域40形成於此基體34中，具有與基體(或基體中的一井)相反的傳導類型。例如，對於P型基體或N型基體中之P型井，源極與汲極區域38/40具有N型傳導性。絕緣間隔物42形成於閘極32之橫向側邊上。基體34中之通道區域46位於閘極32下方。基體34中之LD區域44a於間隔物42下方自通道區域46延伸，且超過間隔物42到達源極區域38。基體34中之LD區域44b於間隔物42下方自通道區域46延伸，且超過間隔物42到達汲極區域40。各個LD區域44a及44b有一部分未配置於間隔物42下方。LD區域44a將通道區域46連接到與間隔物42隔開之源極38。LD區域44b將通道區域46連接到亦與間隔物42隔開之汲極40。閘極32控制通道區域46之傳導性(亦即，閘極32上之一相對正電壓使通道區域 46導通，反之通道區域46為不導通)。
圖6A-6D繪示形成對稱延伸源極/汲極MOS電晶體30之步驟序列。製程從積設或形成於基體34之表面上方的一絕緣層36(例如二氧化矽-統稱氧化物)開始。一傳導層32(例如多晶矽-即poly)積設於氧化層36上方(例如藉由積設一非傳導無摻雜的多晶矽層，該多晶矽層而後藉由諸如源極-汲極植入之後續植入使其變成可傳導)。一遮罩材料50積設於多晶矽層32上方，此後接續一光微影製程用於選擇地移除部分遮罩材料，暴露多晶矽層32之選定區域。至此所得之結構顯示於圖6A中。
使用一非等向性多晶矽蝕刻來移除多晶矽層32之暴露部分，而暴露出部分氧化層36。多晶矽層32之剩餘部分構成閘極。使用第一次摻雜劑植入製程在基體34鄰近閘極32之部分中形成LD區域44a及44b。圖6B顯示在遮罩材料50被移除後所得之結構。
絕緣材料製成之間隔物42鄰近閘極32形成。間隔物的形成在業界中為熟知，且涉及絕緣材料或多重材料積設於一結構之輪廓上方，此後接續一非等向性蝕刻製程，藉此，該結構之水平表面上的材料被移除，但在該結構30(有一圓形上表面)之垂直方向表面上的材料則保有大部分的完整。較好地，間隔物42由氧化物及氮化物形成，其中一層氧化物及另一層氮化物積設於該結構上方，此後接續一非等向性蝕刻，其移除鄰近閘極32之垂直側邊的部分以外的氮化物及氧化物。一遮罩光阻52塗佈於該結構上 方，此後接續一光微影製程，以選擇性地移除部分光阻52，而暴露出閘極32及基體34之目標位置，此等目標位置與閘極32及間隔物42隔開。圖6C顯示至此所得之結構。
使用第二次植入製程將摻雜劑植入閘極32及基體34之暴露部分，以形成源極與汲極區域38/40(其與閘極32及間隔物42分開)，如同圖6D所示。而後光阻52被移除以得到圖5之結構。
利用此種設計，可得到無錯誤的佈局。此允許於與源極/汲極植入相同的植入步驟中同時摻雜多晶矽閘極32，因而減少一額外的遮罩步驟。一薄的多晶矽層可用於閘極32，且閘極32與基體34(源極/汲極區域38/40)二者中仍可達到想要的摻雜。LD區域44a/44b摻雜得比源極汲極區域38/40更輕微(亦即每單位體積的摻雜劑濃度較小)。藉由延伸較重摻雜之源極/汲極接面遠離閘極邊緣，位於閘極32下方之接面輪廓呈漸進狀且摻雜得較不重，其造成1)尖峰電場降低，及2)改善的閘極二極體崩潰(藉由使高電場移離閘極32)。針對延伸源極/汲極PMOS電晶體及延伸源極/汲極NMOS電晶體二者，可得到較高崩潰電壓。
應了解的是本發明並不限制於上述及本文所說明之諸實施例，而是包含落在後附申請專利範圍之範圍內的任何以及所有變化。例如，在此本發明之參考敘述並不欲限制任何請求項或請求項用語的範圍，而是只要論述可為一或多個請求項涵蓋的一或多個特徵。上述所提之材料、製程及數值實例僅為範例，且不應視為限制申請專利 範圍。此外，如同從申請專利範圍及說明書顯而易見的，不是所有方法步驟均需按所述或請求之精確順序實行，而是可按允許適當形成本發明MOS電晶體之任何順序來實行。單一的材料層可當作此種或相似材料的多重層來形成，且反之亦然。最後，圖5顯示一對稱延伸源極/汲極NMOS電晶體(在P型基體中以N+摻雜劑形成)，然而本發明可具現為一對稱延伸源極/汲極PMOS電晶體(在P型基體34之一N型井54中以P+摻雜劑形成)，如同圖7中所繪示。
應注意的是，如同本文所使用地，「在……上方」及「在……上」等用語，均包括「直接在……上」(無中間材料、元件或空間配置於其間)及「間接在……上」(有中間材料、元件或空間配置於其間)。同樣地，「鄰近」一詞包括「緊鄰」(無中間材料、元件或空間配置於其間)及「間接相鄰」(有中間材料、元件或空間配置於其間)。例如，形成一元件「於一基體上方」可包括形成該元件直接於該基體上，而無中間材料/元件位於其間；以及形成該元件間接於該基體上，而有一或多個中間材料/元件位於其間。
2‧‧‧MOS電晶體
4‧‧‧傳導閘極
6‧‧‧基體
8‧‧‧絕緣材料
10‧‧‧源極區域
12‧‧‧汲極區域
14‧‧‧絕緣間隔物
16‧‧‧通道區域

Claims (6)

  1. 一種電晶體，包含：一基體；配置於該基體上方且與其絕緣之一傳導閘極，其中在該基體中之一通道區域配置於該傳導閘極下方；位於該基體上方且側向鄰近該傳導閘極之一第一側邊由絕緣材料構成的一第一間隔物；位於該基體上方且側向鄰近該傳導閘極之相對於該第一側邊之一第二側邊由絕緣材料構成的一第二間隔物；形成於該基體中且鄰近但橫向隔離於該傳導閘極之該第一側邊及該第一間隔物的一源極區域；形成於該基體中且鄰近但橫向隔離於該傳導閘極之該第二側邊及該第二間隔物的一汲極區域；形成於該基體中且在該通道區域與該源極區域間橫向延伸之一第一LD區域，其中該第一LD區域具有配置於該第一間隔物下方之一第一部分、及未配置於該等第一及第二間隔物下方且未配置於該傳導閘極下方之一第二部分，且其中該第一LD區域之一摻雜劑濃度少於該源極區域之一摻雜劑濃度；及形成於該基體中且在該通道區域與該汲極區域間橫向延伸之一第二LD區域，其中該第二LD區域具有配置於該第二間隔物下方之一第一部分、及未配置於該等 第一及第二間隔物下方且未配置於該傳導閘極下方之一第二部分，且其中該第二LD區域之一摻雜劑濃度少於該汲極區域之一摻雜劑濃度。
  2. 如請求項1之電晶體，其中：該第一LD區域之一邊緣對齊於該傳導閘極之該第一側邊；及該第二LD區域之一邊緣對齊於該傳導閘極之該第二側邊。
  3. 如請求項1之電晶體，其中該傳導閘極藉由一層絕緣材料與該基體絕緣，且其中該等第一及第二間隔物緊鄰於該層絕緣材料及該傳導閘極。
  4. 一種形成電晶體之方法，包含：形成位於一基體上方且與其絕緣之一傳導閘極，其中該基體中之一通道區域配置於該傳導閘極下方；實行一第一次植入將摻雜劑植入鄰近該傳導閘極之相對立第一及第二側邊的該基體之部分中，以在該基體中分別形成第一及第二LD區域；在該基體中形成位於該第一LD區域上方且側向鄰近該傳導閘極之該第一側邊由絕緣材料構成之一第一間隔物；在該基體中形成位於該第二LD區域上方且側向鄰近該傳導閘極之該第二側邊由絕緣材料構成之一第二間隔物；形成至少在該基體橫向緊鄰該等第一及第二間隔 物之部分上方延伸，但至少讓該基體橫向隔離於該等第一及第二間隔物之部分保持暴露的遮罩材料；實行一第二次植入將摻雜劑植入該基體之暴露部分，以在基體中形成鄰近但橫向隔離於該傳導閘極之該第一側邊及該第一間隔物的一源極區域，且在基體中形成鄰近但橫向隔離於該傳導閘極之該第二側邊及該第二間隔物的一汲極區域；其中該第一LD區域在該通道區域及該源極區域間橫向延伸，且具有配置於該第一間隔物下方之一第一部分、及未配置於該等第一及第二間隔物下方且未配置於該傳導閘極下方之一第二部分，且其中該第一LD區域之一摻雜劑濃度少於該源極區域之一摻雜劑濃度；及其中該第二LD區域在該通道區域及該汲極區域間橫向延伸，且具有配置於該第二間隔物下方之一第一部分、及未配置於該等第一及第二間隔物下方且未配置於該傳導閘極下方之一第二部分，且其中該第二LD區域之一摻雜劑濃度少於該汲極區域之一摻雜劑濃度。
  5. 如請求項4之方法，其中：形成該遮罩材料更包括讓該傳導閘極的至少一部分保持暴露；及實行該第二次植入更包括同時將摻雜劑植入該傳導閘極與該基體之該等暴露部分。
  6. 如請求項4之方法，其中該遮罩材料更於該等第一及第二間隔物上方延伸。
TW102131521A 2012-09-27 2013-09-02 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法 TWI509813B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261706587P 2012-09-27 2012-09-27
US13/974,936 US20140084367A1 (en) 2012-09-27 2013-08-23 Extended Source-Drain MOS Transistors And Method Of Formation
PCT/US2013/056660 WO2014051911A1 (en) 2012-09-27 2013-08-26 Extended source-drain mos transistors and method of formation

Publications (2)

Publication Number Publication Date
TW201413979A TW201413979A (zh) 2014-04-01
TWI509813B true TWI509813B (zh) 2015-11-21

Family

ID=50338024

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131521A TWI509813B (zh) 2012-09-27 2013-09-02 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法

Country Status (7)

Country Link
US (2) US20140084367A1 (zh)
EP (1) EP2901482A4 (zh)
JP (1) JP2015529404A (zh)
KR (1) KR20150058513A (zh)
CN (1) CN104662665A (zh)
TW (1) TWI509813B (zh)
WO (1) WO2014051911A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935502A (zh) * 2015-12-29 2017-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107819031B (zh) * 2017-10-30 2023-12-08 长鑫存储技术有限公司 晶体管及其形成方法、半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201318172A (zh) * 2011-09-23 2013-05-01 Semiconductor Energy Lab 半導體裝置及半導體裝置的製造方法
TW201334184A (zh) * 2012-02-10 2013-08-16 Taiwan Semiconductor Mfg 半導體元件與其形成方法及ｐ型金氧半電晶體

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753557A (en) * 1996-10-07 1998-05-19 Vanguard International Semiconductor Company Bridge-free self aligned silicide process
US5874329A (en) * 1996-12-05 1999-02-23 Lsi Logic Corporation Method for artificially-inducing reverse short-channel effects in deep sub-micron CMOS devices
US5824578A (en) * 1996-12-12 1998-10-20 Mosel Vitelic Inc. Method of making a CMOS transistor using liquid phase deposition
US5943565A (en) * 1997-09-05 1999-08-24 Advanced Micro Devices, Inc. CMOS processing employing separate spacers for independently optimized transistor performance
US5846857A (en) * 1997-09-05 1998-12-08 Advanced Micro Devices, Inc. CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance
US5952693A (en) * 1997-09-05 1999-09-14 Advanced Micro Devices, Inc. CMOS semiconductor device comprising graded junctions with reduced junction capacitance
US6444531B1 (en) * 2000-08-24 2002-09-03 Infineon Technologies Ag Disposable spacer technology for device tailoring
JP3719192B2 (ja) * 2001-10-26 2005-11-24 セイコーエプソン株式会社 半導体装置の製造方法
KR100476887B1 (ko) * 2002-03-28 2005-03-17 삼성전자주식회사 소오스 및 드레인 영역의 실리사이드층이 확장된 모스트랜지스터 및 그 제조방법
US6911695B2 (en) * 2002-09-19 2005-06-28 Intel Corporation Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain
JP2004221170A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp 半導体装置の製造方法
US6873017B2 (en) * 2003-05-14 2005-03-29 Fairchild Semiconductor Corporation ESD protection for semiconductor products
JP4410222B2 (ja) * 2006-06-21 2010-02-03 株式会社東芝 半導体装置及びその製造方法
JP5114919B2 (ja) * 2006-10-26 2013-01-09 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR100824532B1 (ko) * 2006-12-11 2008-04-22 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
KR20090073410A (ko) * 2007-12-31 2009-07-03 주식회사 동부하이텍 트랜지스터 및 그 제조 방법
JP2009212111A (ja) * 2008-02-29 2009-09-17 Renesas Technology Corp トランジスタ
US20100032753A1 (en) * 2008-05-13 2010-02-11 Micrel, Inc. MOS Transistor Including Extended NLDD Source-Drain Regions For Improved Ruggedness
US20100084712A1 (en) * 2008-10-03 2010-04-08 Texas Instruments Inc. Multiple spacer and carbon implant comprising process and semiconductor devices therefrom
KR20100078058A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자 제조 방법
JP2011211089A (ja) * 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd トランジスタ、半導体装置及びトランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201318172A (zh) * 2011-09-23 2013-05-01 Semiconductor Energy Lab 半導體裝置及半導體裝置的製造方法
TW201334184A (zh) * 2012-02-10 2013-08-16 Taiwan Semiconductor Mfg 半導體元件與其形成方法及ｐ型金氧半電晶體

Also Published As

Publication number Publication date
EP2901482A4 (en) 2016-05-11
JP2015529404A (ja) 2015-10-05
EP2901482A1 (en) 2015-08-05
US20140084367A1 (en) 2014-03-27
CN104662665A (zh) 2015-05-27
TW201413979A (zh) 2014-04-01
KR20150058513A (ko) 2015-05-28
US20150270372A1 (en) 2015-09-24
WO2014051911A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
US9755067B2 (en) Semiconductor device and fabrication method thereof
US9842903B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
US10032766B2 (en) VDMOS transistors, BCD devices including VDMOS transistors, and methods for fabricating integrated circuits with such devices
KR101474100B1 (ko) 수직형 파워 ｍｏｓ 트랜지스터를 갖는 집적 회로
US20130134512A1 (en) Power MOSFETs and Methods for Forming the Same
CN108695389B (zh) 具有低导通电阻的半导体器件结构及其制造方法
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
TWI488297B (zh) 元件與其形成方法
CN103456788A (zh) 垂直功率mosfet及其形成方法
US8940609B2 (en) MOS device and method of manufacturing the same
TW200908319A (en) Junction field effect transistors in germanium and silicon-germanium alloys and method for making and using
TW201310653A (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
KR101469343B1 (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
KR102424771B1 (ko) 반도체 소자 및 그 제조 방법
CN111403472A (zh) 沟槽栅极沟槽场板垂直mosfet
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
TW201943073A (zh) 半導體裝置及其製造方法
KR101530579B1 (ko) 반도체 소자 및 이의 제조 방법
TWI509813B (zh) 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
US9257555B1 (en) Semiconductor structure
US8008664B2 (en) Component comprising a thin-film transistor and CMOS-transistors and methods for production
CN108807379B (zh) 具有可调整临界电压的高压耗尽型mos元件及其制造方法
KR101842318B1 (ko) 반도체 소자의 제조 방법
CN101431099B (zh) 半导体元件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees