JP3719192B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3719192B2 JP3719192B2 JP2001329038A JP2001329038A JP3719192B2 JP 3719192 B2 JP3719192 B2 JP 3719192B2 JP 2001329038 A JP2001329038 A JP 2001329038A JP 2001329038 A JP2001329038 A JP 2001329038A JP 3719192 B2 JP3719192 B2 JP 3719192B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- breakdown voltage
- drain
- oxide film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 95
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 230000015556 catabolic process Effects 0.000 claims description 319
- 230000015572 biosynthetic process Effects 0.000 claims description 116
- 239000012535 impurity Substances 0.000 claims description 90
- 238000005530 etching Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 42
- 230000001681 protective effect Effects 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 58
- 230000008569 process Effects 0.000 description 50
- 238000005468 ion implantation Methods 0.000 description 30
- 102220605469 Coilin_R16A_mutation Human genes 0.000 description 18
- 102220605470 Coilin_R15A_mutation Human genes 0.000 description 16
- -1 phosphorus ion Chemical class 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 15
- 102200025788 rs179363875 Human genes 0.000 description 13
- 102200016458 rs104894274 Human genes 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ドレイン耐圧の異なる高耐圧ＭＯＳ（Metal Oxide Semiconductor ）トランジスタおよび低耐圧ＭＯＳトランジスタを同一基板上に混在する半導体装置を製造するための方法及びこれにより製造された半導体装置に関するものである。
【０００２】
【従来の技術】
一般に、撮像素子やＬＣＤ（Liquid Crystal Display）、印刷ヘッド等を駆動するための集積回路（以下、「駆動ＩＣ」と呼ぶ）は、十Ｖ程度以上の電源電圧で動作可能なドレインおよびソース間の耐圧（単に「ドレイン耐圧」とも呼ぶ。）の高い高耐圧ＭＯＳトランジスタを有する駆動出力部と、数Ｖ以下の電源電圧で使用されるドレイン耐圧の低い低耐圧ＭＯＳトランジスタを有し、駆動出力部を制御するためのロジック部とで構成されている。なお、以下では、ＭＯＳトランジスタを単にトランジスタと呼ぶ場合もある。
【０００３】
【発明が解決しようとする課題】
駆動ＩＣにおいては、これらの高耐圧トランジスタおよび低耐圧トランジスタを同一基板上に形成することが好ましい。このような耐圧の異なるトランジスタを同一基板上に形成する方法として最も単純な方法は、それぞれを別々のプロセスで形成する方法がある。すなわち、まず、高耐圧または低耐圧のいずれか一方のトランジスタを基板上に形成し、その後、他方のトランジスタを同一の基板上に形成する方法である。
【０００４】
しかし、高耐圧トランジスタと低耐圧トランジスタを別々のプロセスで形成する場合、製造工程数が非常に多くなるため、製造効率が悪く製造コストも高くなる。
【０００５】
従って、高耐圧トランジスタおよび低耐圧トランジスタを、それぞれの特性を損なうことなく効率良く同一基板上に形成することが望まれている。
【０００６】
本発明は、上記した従来技術における課題を解決するためになされたものであり、高耐圧ＭＯＳトランジスタおよび低耐圧ＭＯＳトランジスタを、それぞれの特性を損なうことなく効率良く同一基板上に形成する技術を提供することを目的とする。
【０００７】
【課題を解決するための手段およびその作用・効果】
上記した目的の少なくとも一部を達成するために、本発明の製造方法は、ドレイン耐圧の異なる高耐圧ＭＯＳトランジスタおよび低耐圧ＭＯＳトランジスタが同一の半導体基板上に混在する半導体装置を製造するための製造方法であって、
（ａ）前記基板の上方に形成された第１の絶縁膜の上方にゲート電極を形成した後、前記ゲート電極を含む前記基板表面に第２の絶縁膜を形成し、形成された前記第２の絶縁膜をエッチングすることにより、前記ゲート電極の側面に前記第２の絶縁膜によるサイドウォールを形成する工程と、
（ｂ）不純物を導入することにより、ドレイン領域およびソース領域を形成する工程と、
を備え、
前記工程（ｂ）は、
（ｂ−１）前記高耐圧ＭＯＳトランジスタにおける前記ドレイン領域およびソース領域を形成すべきドレイン／ソース形成領域の上は少なくとも開いており、前記高耐圧ＭＯＳトランジスタにおける前記ゲート電極と前記ドレイン領域または前記ソース領域との間にオフセット領域を形成すべきオフセット形成領域の上は少なくとも覆っている、第１のマスクを形成する工程と、
（ｂ−２）形成した前記第１のマスクを用いて、前記基板上に形成された前記絶縁膜のうち、少なくとも前記ドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去する工程と、
（ｂ−３）形成した前記第１のマスクをそのまま用いて、前記ドレイン／ソース形成領域に前記不純物を導入する工程と、
を備えることを要旨とする。
【０００８】
本発明の製造方法によれば、高耐圧ＭＯＳトランジスタおよび低耐圧ＭＯＳトランジスタを効率良く同一基板上に形成することができる。特に、高耐圧ＭＯＳトランジスタにおけるゲート電極周辺の絶縁膜の下層領域に、ドレイン領域およびソース領域を形成するための不純物が導入されないようにすることができるので、ドレイン耐圧の低下を抑制することが可能となり、高耐圧ＭＯＳトランジスタの耐圧特性を損なうことがない。
【０００９】
本発明の製造方法によれば、第１のマスクを用いて、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去し、その後、同じマスクを除去することなくそのまま用いて、そのドレイン／ソース形成領域に不純物を導入しているため、マスクの位置ずれの発生する余地がなく、それらの領域に精度よく不純物を導入することができる。
【００１０】
本発明の製造方法において、
前記工程（ａ）では、前記第２の絶縁膜を、その厚さが所定の標準厚さより厚くなるよう形成すると共に、
前記工程（ｂ−１）では、前記第１のマスクとして、前記ドレイン／ソース形成領域の上の他、前記低耐圧ＭＯＳトランジスタにおける素子を形成すべき素子形成領域の上もさらに開いている、マスクを形成し、
前記工程（ｂ−３）では、開口した前記ドレイン／ソース形成領域の他、前記素子形成領域にも前記不純物を導入することが好ましい。
【００１１】
また、本発明の製造方法において、前記標準厚さは、約１３００Åであることが好ましい。
【００１２】
このように構成することにより、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域への不純物の導入と、低耐圧ＭＯＳトランジスタにおける素子形成領域への不純物の導入と、を同時に行うことができるので、その分、工程数を少なくすることができる。
【００１３】
また、標準厚さよりも厚く形成した第２の絶縁膜から、サイドウォールを形成しているため、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去する際に、例え、低耐圧ＭＯＳトランジスタにおけるサイドウォールの一部がエッチングにより除去されても、最終的にサイドウォールとして必要な所望の膜厚を確保することができる。
【００１４】
また、第２の絶縁膜を厚くしたことによって、サイドウォールを形成する際に、高耐圧ＭＯＳトランジスタにおいて、エッチングした後に基板上に残る絶縁膜の厚さを薄くすることができるので、これにより、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去して、ドレイン／ソース形成領域を開口する際の、エッチング量を少なくすることができ、低耐圧ＭＯＳトランジスタ領域におけるサイドウォールのエッチングされる量も少なくすることができる。
【００１５】
本発明の製造方法において、
前記工程（ｂ−１）では、前記第１のマスクとして、前記オフセット形成領域の上の他、前記低耐圧ＭＯＳトランジスタにおける素子を形成すべき素子形成領域の上もさらに覆っている、マスクを形成すると共に、
（ｂ−４）前記低耐圧ＭＯＳトランジスタにおける前記素子形成領域の上は少なくとも開いている、第２のマスクを形成する工程と、
（ｂ−５）形成した前記第２のマスクを用いて、少なくとも前記素子形成領域に前記不純物を導入する工程と、
をさらに備えることが好ましい。
【００１６】
このように、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去する際に、第１のマスクとして、低耐圧ＭＯＳトランジスタにおける素子形成領域の上も覆っているマスクを用いているため、低耐圧ＭＯＳトランジスタにおける素子形成領域は、その際のエッチングによって何ら影響を受けることがなく、低耐圧ＭＯＳトランジスタにおけるサイドウォールの一部がエッチングにより除去される恐れもない。
【００１７】
また、第２の絶縁膜を形成する際、その厚さは標準厚さでも良いため、その絶縁膜から形成されるサイドウォールの膜厚を正確に制御することができる。
【００１８】
本発明の製造方法において、
（ｃ）形成した前記ゲート電極、ドレイン領域およびソース領域の上に金属膜を形成して熱処理することにより、前記ゲート電極、ドレイン領域およびソース領域を構成するそれぞれの半導体の少なくとも一部を、前記金属膜を構成する金属と融合させてシリサイド化する工程
をさらに備え、
前記工程（ｃ）は、
（ｃ−１）少なくとも前記オフセット形成領域上に保護膜を形成する工程を少なくとも備えることが好ましい。
【００１９】
このように構成することにより、高耐圧ＭＯＳトランジスタにおけるゲート電極周辺の絶縁膜の下層領域にある半導体がシリサイド化されないようにすることができるので、かかる下層領域にある半導体がシリサイド化されことによるドレイン耐圧の低下を抑制することが可能となり、高耐圧ＭＯＳトランジスタの耐圧特性を損なうことがない。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．前提となる基本的な製造工程：
Ｂ．基本的な製造工程により形成される高耐圧トランジスタの構造上の問題：
Ｃ．第１の実施例の製造工程：
Ｄ．第２の実施例の製造工程：
Ｅ．変形例：
【００２１】
Ａ．前提となる基本的な製造工程：
まず、本発明の半導体装置の製造工程を説明するために、その前提となる基本的な製造工程について説明する。図１〜図２８は、本発明の半導体製造装置の製造工程の前提となる基本的な製造工程を示す概略断面図である。この製造工程は、高耐圧と低耐圧のＣＭＯＳ（Complimentary Metal Oxide Semiconductor）トランジスタを同一基板上に混在形成する工程の一例を示している。各図の領域ＨＶは高耐圧トランジスタ領域を示し、領域ＬＶは低耐圧トランジスタ領域を示している。また、領域ＨＶｐは高耐圧のｐチャネルＭＯＳトランジスタ（以下、ｐチャネルＭＯＳトランジスタを単に「ｐＭＯＳ」と呼ぶ。）領域を示し、領域ＨＶｎは高耐圧のｎチャネルＭＯＳトランジスタ（以下、ｎチャネルＭＯＳトランジスタを単に「ｎＭＯＳ」と呼ぶ。）領域を示している。また、領域ＬＶｐは低耐圧ｐＭＯＳ領域を示し、領域ＬＶｎは低耐圧ｎＭＯＳ領域を示している。
【００２２】
まず、半導体基板上に、素子形成領域とその他の領域（「フィールド部」あるいは「アイソレーション部」と呼ばれる。）とを分離して素子形成領域を限定し形成する。図１は、フィールド部の表面にフィールド酸化膜を形成する工程を示す概略断面図である。図１に示すように、ｐ形のシリコン（Ｓｉ）基板（Ｐｓｕｂ）１００のフィールド部の表面にフィールド酸化膜（ＬＯＣＯＳ（Local Oxidation of Silicon）膜）１０２を形成する。なお、以下では、ｐ形のＳｉ基板を、単に「基板」と呼ぶ。ＬＯＣＯＳ膜１０２の形成は、一般的なホトリソグラフィ技術により実行される。ＬＯＣＯＳ膜１０２の形成後、基板１００の表面全体に第１の酸化膜（ＳｉＯ2）１１０を形成する。第１の酸化膜１１０は例えば、基板１００の表面を熱酸化することにより形成される。
【００２３】
次に、高耐圧ｐＭＯＳを形成するためのｎ形のウェル（以下、単に「ｎウェル」と呼ぶ）を、高耐圧トランジスタ領域ＨＶに形成する。図２および図３は、高耐圧トランジスタ領域ＨＶにｎウェルを形成する工程を示す概略断面図である。
【００２４】
図２に示すように、高耐圧トランジスタ領域ＨＶを除く他の領域上に第１のレジストＲ１を形成する。なお、レジストの形成は、一般的なホトリソグラフィ技術により行われる。そして、第１のレジストＲ１の開口領域、すなわち、高耐圧トランジスタ領域ＨＶの基板１００内に、ｎ形の不純物をイオン注入により打ち込む。なお、図中の×は打ち込まれた不純物を表しており、以下の図でも同様である。本例では、２．６ＭｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。さらに、図３に示すように、第１のレジストＲ１を除去して高温、長時間の熱処理を行うことにより、注入されたｎ形不純物（リン）を基板１００中に拡散し、ｎウェル１２０を形成する。本例では、１２００℃で１２時間の熱処理を行う。
【００２５】
次に、高耐圧ｎＭＯＳを形成するためのｐ形のウェル（以下、単に「ｐウェル」と呼ぶ。）を、高耐圧トランジスタ領域ＨＶに形成する。図４および図５は、高耐圧トランジスタ領域ＨＶにｐウェルを形成する工程を示す概略断面図である。
【００２６】
図４に示すように、高耐圧ｎＭＯＳ領域ＨＶｎを除く他の領域上に第２のレジストＲ２を形成する。そして、第２のレジストＲ２の開口領域、すなわち、高耐圧ｎＭＯＳ領域ＨＶｎのｎウェル１２０内に、ｐ形の不純物をイオン注入により打ち込む。本例では、２５０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。さらに、図５に示すように、第２のレジストＲ２を除去して高温、長時間の熱処理を行うことにより、注入されたｐ形不純物（硼素）をｎウェル１２０中に拡散し、ｐウェル１３０を形成する。本例では、１２００℃で１２時間の熱処理を行う。
【００２７】
次に、高耐圧トランジスタのソース領域およびドレイン領域を形成するためのオフセットソース領域およびオフセットドレイン領域（以下、単に「オフセット領域」とも呼ぶ。）を形成する。図６〜図８は、高耐圧トランジスタのドレインおよびソースのオフセット領域を形成する工程を示す概略断面図である。
【００２８】
まず、図６に示すように、高耐圧ｎＭＯＳのドレインおよびソースのオフセット領域に相当する部分を除く他の領域上に第３のレジストＲ３を形成する。そして、第３のレジストＲ３の開口領域、すなわち、高耐圧ｎＭＯＳのオフセット領域に対応するｐウェル１３０内に、ｎ形の不純物をイオン注入により打ち込む。第３のレジストＲ３は、イオン注入後除去される。なお、本例では、３００ｋｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。
【００２９】
次に、図７に示すように、高耐圧ｐＭＯＳのドレインおよびソースのオフセット領域に相当する部分を除く他の領域上に第４のレジストＲ４を形成する。そして、第４のレジストＲ４の開口領域、すなわち、高耐圧ｐＭＯＳのオフセット領域に対応するｎウェル１２０内に、ｐ形の不純物をイオン注入により打ち込む。第４のレジストＲ４は、イオン注入後除去される。なお、本例では、１５０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【００３０】
なお、図６に示すイオン注入工程と、図７に示すイオン注入工程とは、順番を逆にすることも可能である。
【００３１】
そして、図８に示すように、高温、長時間の熱処理により、注入されたｐ形不純物（硼素）をｎウェル１２０中に拡散して高耐圧ｐＭＯＳのオフセットドレイン領域１２２およびオフセットソース領域１２４を形成する。また、注入されたｎ形不純物（リン）をｐウェル１３０中に拡散して高耐圧ｎＭＯＳのオフセットドレイン領域１３２およびオフセットソース領域１３４を形成する。
【００３２】
次に、高耐圧トランジスタの閾値電圧を制御するために、チャネル領域に不純物をイオン注入する。図９は、高耐圧ｎＭＯＳのチャネル領域にｎ形不純物をイオン注入する工程を示す概略断面図であり、図１０は、高耐圧ｐＭＯＳのチャネル領域にｐ形不純物をイオン注入する工程を示す概略断面図である。
【００３３】
まず、図９に示すように、高耐圧ｎＭＯＳ領域ＨＶｎを除く他の領域上に第５のレジストＲ５を形成する。そして、高耐圧ｎＭＯＳの閾値電圧を制御するために、第５のレジストＲ５の開口領域、すなわち、チャネル領域にｎ形の不純物をイオン注入する。本例では、８０ｋｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。第５のレジストＲ５は、イオン注入後除去される。
【００３４】
また、図１０に示すように、高耐圧ｐＭＯＳ領域ＨＶｐを除く他の領域上に第６のレジストＲ６を形成する。そして、高耐圧ｐＭＯＳの閾値電圧を制御するために、第６のレジストＲ６の開口領域、すなわち、チャネル領域にｐ形の不純物をイオン注入する。本例では、４０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。第６のレジストＲ６は、イオン注入後除去される。
【００３５】
なお、図９のイオン注入工程と、図１０のイオン注入工程とは、順番を逆にして行うことも可能である。
【００３６】
次に、高耐圧トランジスタのゲート酸化膜を形成する。図１１および図１２は、高耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【００３７】
図１１に示すように、まず、全面エッチングにより第１の酸化膜１１０を除去し、次に、高耐圧トランジスタのゲート酸化膜を形成するために、第２の酸化膜１１２を熱酸化形成する。そして、ゲート酸化膜として必要な領域を保護するように第７のレジストＲ７を形成し、第７のレジストＲ７の開口領域にある、不要な第２の酸化膜１１２をエッチングにより除去する。これにより、図１２に示すように、高耐圧ｎＭＯＳのためのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのためのゲート酸化膜１１２Ｇｐを形成する。なお、図中の破線は、高耐圧ｎＭＯＳおよびｐＭＯＳのチャネル領域を示しており、以下の図においても同様である。
【００３８】
ここで、形成されたゲート酸化膜１１２Ｇｐ，１１２Ｇｎは、熱酸化形成された第２の酸化膜１１２で構成される。ただし、最終的なゲート酸化膜は、後述する工程でさらに熱酸化形成される酸化膜を含めた構造となる。なお、本例において、第２の酸化膜１１２は、ゲート酸化膜１１２Ｇｐ、１１２Ｇｎの厚みが約７００Åとなるように、熱酸化形成される。
【００３９】
次に、低耐圧ｐＭＯＳを形成するためのｎウェルを低耐圧トランジスタ領域ＬＶの低耐圧ｐＭＯＳ領域ＬＶｐに形成する。図１３は、低耐圧ｐＭＯＳ領域ＬＶｐにｎウェルを形成する工程を示す概略断面図である。
【００４０】
図１３に示すように、基板１００の表面全体に犠牲酸化膜としての第３の酸化膜１１４を熱酸化形成する。そして、低耐圧ｐＭＯＳ領域ＬＶｐを除く他の領域に第８のレジストＲ８を形成する。そして、第８のレジストの開口領域、すなわち、低耐圧ｐＭＯＳ領域ＬＶｐの基板１００内に、ｎ形の不純物をイオン注入することによりｎウェル１４０を形成する。本例では、１．２ＭｅＶ、３８０ｋｅＶ、１８０ｋｅＶ、３０ｋｅＶの４種類のエネルギーを有するリンイオン（Ｐ+）をイオン注入してｎウェル１４０を形成する。第８のレジストＲ８は、イオン注入後除去される。
【００４１】
次に、低耐圧ｎＭＯＳを形成するためのｐウェルを低耐圧トランジスタ領域ＬＶの低耐圧ｎＭＯＳ領域ＬＶｎに形成する。図１４は、低耐圧ｎＭＯＳ領域ＬＶｎにｐウェルを形成する工程を示す概略断面図である。
【００４２】
図１４に示すように、低耐圧ｎＭＯＳ領域ＬＶｎを除く他の領域上に第９のレジストＲ９を形成する。第９のレジストＲ９の開口部、すなわち、低耐圧ｎＭＯＳ領域ＬＶｎの基板１００内に、ｐ形の不純物をイオン注入することによりｐウェル１５０を形成する。本例では、７００ｋｅＶ、１３０ｋｅＶ、６０ｋｅＶの３種類のエネルギーを有する硼素イオン（Ｂ+）と、５０ｋｅＶのエネルギーを有するフッ化硼素イオン（ＢＦ2 +）とをイオン注入してｐウェル１５０を形成する。第９のレジストＲ９は、イオン注入後除去される。
【００４３】
なお、図１３に示すｎウェル１４０の形成工程と、図１４に示すｐウェル１５０の形成工程は、順番を逆にすることも可能である。
【００４４】
ところで、図１３および図１４の工程終了時における高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐは、第２および第３の酸化膜１１２，１１４で構成されている。なお、本例における第３の酸化膜１１４は約１００Åの厚みで熱酸化形成され、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐは、約７６０〜７７０Åの厚みで形成されている。
【００４５】
次に、低耐圧トランジスタのゲート酸化膜を形成する。図１５および図１６は、低耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【００４６】
まず、図１５に示すように、第１０のレジストＲ１０を形成して、エッチングにより不要な第３の酸化膜１１４を除去する。その後、第１０のレジストＲ１０を除去した後、図１６に示すように、基板１００の表面全体に第４の酸化膜１１６を熱酸化形成する。低耐圧ｎＭＯＳ領域ＬＶｎおよび低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域（ＬＯＣＯＳ１０２に挟まれた領域）上に形成された第４の酸化膜１１６がそれぞれの領域に形成されるトランジスタのゲート酸化膜１１６Ｇｎ，１１６Ｇｐとなる。
【００４７】
なお、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐは、第２〜第４の酸化膜１１２，１１４，１１６で構成されることになる。ここで、本例における第４の酸化膜１１６は約７０Åの厚みで熱酸化形成され、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐは、約８００Åの厚みとなるように形成される。
【００４８】
次に、高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する。図１７〜図１９は、高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する工程を示す概略断面図である。
【００４９】
まず、図１７に示すように、基板１００の表面全体にゲート電極となるポリシリコン（ポリＳｉ）膜１６０を堆積形成する。そして、高耐圧ｎＭＯＳおよび低耐圧ｎＭＯＳのゲート電極となる領域を除く他の領域に第１１のレジストＲ１１を形成する。第１１のレジストＲ１１の開口領域、すなわち、高耐圧ｎＭＯＳおよび低耐圧ｎＭＯＳのゲート電極となるポリＳｉ膜１６０の領域にｎ形の不純物をイオン注入する。本例では、３０ｋｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。さらに、図１８に示すように、第１１のレジストＲ１１を除去した後、注入されたｎ形不純物（リン）を熱処理により拡散する。
【００５０】
そして、図１９に示すように、各トランジスタのゲート電極に対応する領域上に第１２のレジストＲ１２を形成する。そして、第１２のレジストＲ１２で保護されていない不要なポリＳｉ膜１６０をエッチングにより除去する。これにより、高耐圧ｐＭＯＳのゲート電極１６０Ｈｐと、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎと、低耐圧ｐＭＯＳのゲート電極１６０Ｌｐと、低耐圧ｎＭＯＳのゲート電極１６０Ｌｎとが形成される。
【００５１】
ここで、ポリＳｉの抵抗値は電極材料としては他の一般的な金属材料に比べて高いので、ポリＳｉを用いてゲート電極を構成する場合には、それぞれのチャネルに対応した不純物を注入することにより低抵抗化することが行われる。後述する図２４に示す工程においてｎＭＯＳのドレインおよびソース領域にｎ形の不純物をイオン注入する際に、対応するゲート電極にもｎ形不純物がイオン注入されるが、この際のイオン注入量ではｎＭＯＳのゲート電極に対するイオン注入量が不足し、低抵抗化が十分ではない。このため、上記図１７および図１８に示す処理において、ｎＭＯＳのゲート電極に対応するポリＳｉ領域１６０Ｈ，１６０Ｌを予備的に低抵抗化している。
【００５２】
なお、図１７における第１１のレジストＲ１１は、ゲート電極に対応しない領域にも開口領域を有しているが、これは、後述する図２４に示すドレインおよびソース領域へのイオン注入の工程において第１５のレジストＲ１５を形成するために使用されるレジストマスクと、同じレジストマスクを利用して第１１のレジストＲ１１を形成しているためである。このように、第１１のレジストＲ１１がゲート電極に対応しない領域に開口領域を有していても、図１９に示すように、ゲート電極に対応しない領域のポリＳｉはエッチングで除去されるので、問題はない。なお、専用のマスクにより形成される第１１のレジストＲ１１のゲート電極に対応しない領域を開口しないようにすることも可能である。
【００５３】
次に低耐圧ｎＭＯＳのソースおよびドレインのオフセット領域をｐウェル１５０の基板表面側に形成する。図２０は、低耐圧ｎＭＯＳのソースおよびドレインのオフセット領域を形成する工程を示す概略断面図である。
【００５４】
図２０に示すように、基板１００の表面全体に、第５の酸化膜１１８を熱酸化により形成する。そして、低耐圧ｎＭＯＳ領域ＬＶｎを除く他の領域上に第１３のレジストＲ１３を形成し、ｎ形不純物をｐウェル１５０の浅い領域にイオン注入する。本例では、ｎ形の不純物として３０ｋｅＶのエネルギーを有するリンイオン（Ｐ+）をイオン注入する。これにより、ドレイン領域およびソース領域を形成するためのドレインオフセット領域１５２およびソースオフセット領域１５４が形成される。
【００５５】
さらに、ｐ形不純物をｐウェル１５０の深い領域にイオン注入する。本例では、ｐ形不純物として５５ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。これにより、ｐウェル１５０の深い領域が浅い領域に比べてｎ形の不純物濃度が薄くなるように形成される。このようなｐウェル１５０の構造により、形成される低耐圧ｎＭＯＳの各電極間の耐圧を比較的高くすることが可能である。
【００５６】
また、低耐圧ｐＭＯＳのソースおよびドレインのオフセット領域をｎウェル１４０の基板表面側に形成する。図２１は、低耐圧ｐＭＯＳのソースおよびドレインのオフセット領域を形成する工程を示す概略断面図である。
【００５７】
図２１に示すように、低耐圧ｐＭＯＳ領域ＬＶｐを除く他の領域上に第１４のレジストＲ１４を形成し、ｐ形不純物をｎウェル１４０の浅い領域にイオン注入する。本例では、ｐ形不純物として２０ｋｅＶのエネルギーを有するフッ化硼素イオン（ＢＦ2 +）をイオン注入する。これにより、ドレイン領域およびソース領域を形成するためのドレインオフセット領域１４２およびソースオフセット領域１４４が形成される。
【００５８】
さらに、ｎ形不純物をｎウェル１４０の深い領域にイオン注入する。本例では、ｎ形不純物として１００ｋｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。これにより、ｎウェル１４０の深い領域が浅い領域に比べてｐ形の不純物濃度が薄くなるように形成される。このようなｎウェル１４０の構造により、形成される低耐圧ｐＭＯＳの各電極間の耐圧を比較的高くすることが可能である。
【００５９】
なお、図２０に示す低耐圧ｎＭＯＳのオフセット領域の形成工程と、図２１に示す低耐圧ｐＭＯＳのオフセット領域の形成工程とは、順番を逆にして行うことも可能である。
【００６０】
次に、低耐圧ｎＭＯＳのゲート電極１６０Ｌｎおよび低耐圧ｐＭＯＳのゲート電極１６０Ｌｐの側面に、ソース領域およびドレイン領域形成時のマスクとなるサイドウォールを形成する。図２２および図２３は、サイドウォール形成工程を示す概略断面図である。
【００６１】
図２２に示すように、基板１００の表面全体に、サイドウォール形成用の第６の酸化膜１１９を形成する。なお、本例における第６の酸化膜１１９は約１３００Åの厚みで形成される。そして、図２３に示すように、各トランジスタのゲート電極１６０Ｈｐ，１６０Ｈｎ，１６０Ｌｐ，１６０Ｌｎの上面を覆う第５の酸化膜１１８および第６の酸化膜１１９が完全に除去されるまでエッチバックする。これにより低耐圧ｐＭＯＳおよびｎＭＯＳのゲート電極１６０Ｌｐ，１６０Ｌｎの側面に第５の酸化膜１１８および第６の酸化膜１１９によるサイドウォール１１９ＳＷを形成する。なお、この工程において、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎおよび高耐圧ｐＭＯＳのゲート電極１６０Ｈｐの側面にも、同様に、サイドウォール１１９ＳＷが形成される。
【００６２】
次に、高耐圧トランジスタおよび低耐圧トランジスタのソース領域およびドレイン領域を形成する。図２４〜図２６は、高耐圧トランジスタおよび低耐圧トランジスタのソース領域およびドレイン領域を形成する工程を示す概略断面図である。
【００６３】
まず、図２４に示すように、高耐圧ｎＭＯＳ領域ＨＶｎおよび低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域を除く他の領域上に第１５のレジストＲ１５を形成する。そして、第１５のレジストＲ１５の他、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域ではゲート酸化膜１１２Ｇｎを、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域では、ゲート電極１６０Ｌｎおよびサイドウォール１１９ＳＷを、それぞれマスクとして、ｎ形不純物をイオン注入する。本例では、５０ｋｅＶのエネルギーを有する砒素イオン（Ａｓ+）を注入する。
【００６４】
また、図２５に示すように、高耐圧ｐＭＯＳ領域ＨＶｐおよび低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域を除く他の領域上に第１６のレジストＲ１６を形成する。そして、第１６のレジストＲ１６の他、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域ではゲート酸化膜１１２Ｇｐを、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域では、ゲート電極１６０Ｌｐおよびサイドウォール１１９ＳＷを、それぞれマスクとして、ｐ形不純物をイオン注入する。本例では、１０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【００６５】
なお、図２４に示すイオン注入工程と、図２５に示すイオン注入工程は、順番を逆にして行うことも可能である。
【００６６】
そして、高温、長時間の熱処理を行って注入された不純物を拡散することにより、図２６に示すように、高耐圧ｐＭＯＳのドレイン領域１２６およびソース領域１２８と、高耐圧ｎＭＯＳのドレイン領域１３６およびソース領域１３８と、低耐圧ｐＭＯＳのドレイン領域１４６およびソース領域１４８と、低耐圧ｎＭＯＳのドレイン領域１５６およびソース領域１５８とが形成される。
【００６７】
なお、図２４および図２５に示すように、ｎＭＯＳのゲート電極１６０Ｈｎ、１６０Ｌｎにはｎ形の不純物が注入され、ｐＭＯＳのゲート電極１６０Ｈｐ、１６０Ｌｐにはｐ形の不純物が注入されるので、これにより各ゲート電極１６０Ｈｎ，１６０Ｌｎ，１６０Ｈｐ，１６０Ｌｐは低抵抗化される。
【００６８】
また、図２４および図２５に示すように、高耐圧トランジスタ領域ＨＶにおいて、ｎＭＯＳやｐＭＯＳが形成される領域以外のＬＯＣＯＳ膜１０２で挟まれた領域にも、不純物をイオン注入している。これは、このようなＬＯＣＯＳ膜１０２で挟まれた領域に寄生的にチャネルが生じることにより、素子間の分離が不完全となる場合があるので、これを防ぐためである。
【００６９】
次に、各トランジスタのドレイン、ゲート、ソース領域の表面をシリサイド化する。図２７および図２８は、シリサイド化工程を示す概略断面図である。
【００７０】
図２７に示すように、基板１００の表面全体上に、スパッタリングによりチタン（Ｔｉ）膜１８０を形成する。そして、高温、長時間熱処理することにより、各トランジスタにおけるゲート１６０Ｈｐ，１６０Ｈｎ，１６０Ｌｐ，１６０Ｌｎと、ドレイン１２６，１３６，１４６，１４８と、ソース１２８，１３８，１４８，１５８のチタン膜１８０との接触領域１６０ＳＨｐ，１６０ＳＨｎ，１６０ＳＬｐ，１６０ＳＬｎ，１２６Ｓ，１３６Ｓ，１４６Ｓ，１４８Ｓ，１２８Ｓ，１３８Ｓ，１４８Ｓ，１５８Ｓをシリサイド化する。なお、シリサイド化されていないチタン膜１８０は、図２８に示すように、セルフアライン的に除去される。
【００７１】
以上の図１〜図２８に示す各工程の後、図示しない配線工程等を実施することにより、同一の基板１００上に高耐圧トランジスタおよび低耐圧トランジスタを混在形成した半導体装置が効率良く製造することができる。
【００７２】
Ｂ．基本的な製造工程により形成される高耐圧トランジスタの構造上の問題：
図２９および図３０は、基本的な製造工程により形成される高耐圧ｎＭＯＳの構造上の特徴を示す概略断面図である。なお、高耐圧ｐＭＯＳの場合も高耐圧ｎＭＯＳの場合と同様であるので、代表して、高耐圧ｎＭＯＳの場合についてのみ説明する。
【００７３】
高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎは、図２２および図２３に示した工程においてサイドウォール１１９ＳＷを形成する際にオーバエッチングされるため、図２９（Ａ）に示すようにサイドウォール１１９ＳＷが形成されていない周辺部（破線の丸で囲まれた部分）の厚みが中央部に比べて薄くなっている。このため、図２４および図２５に示す工程においてオフセット領域１３２，１３４に不純物をイオン注入する際に、本来なら、ゲート酸化膜１１２Ｇｎによってマスクされることにより不純物が注入されることのない領域、すなわち、ゲート酸化膜１１２Ｇｎの周辺部（破線の丸で囲まれた部分）の下層のオフセット領域にも、図２９（Ａ）に示すように不純物が注入されてしまう。そして、図２６に示す工程において、熱処理により、注入された不純物を拡散すると、図２９（Ｂ）に示すように、ゲート酸化膜１１２Ｇｎの周辺部（破線の丸で囲まれた部分）の下層のオフセット領域にもドレイン領域１３６αおよびソース領域１３８αが形成されてしまう。このように、ドレイン領域１３６αおよびソース領域１３８αがさらに形成されることにより、ドレイン領域とソース領域との間隔が狭くなり、これに起因して各電極間の耐圧の低下が発生する場合がある。
【００７４】
また、図２７に示す工程においてシリサイド化を行う際に、図３０に示すように、ゲート酸化膜１１２Ｇｎの周辺部（破線の丸で囲まれた部分）の下層領域１３６α，１３８αの表面領域１３６Ｓα，１３８Ｓαがシリサイド化される場合もある。これによっても、ドレイン領域とソース領域との間隔が狭くなり、各電極間の耐圧の低下を招く場合もある。なお、このシリサイド化は、下層領域１３６α，１３８αに不純物が注入されないでドレイン領域およびソース領域が形成されない場合においても、ゲート酸化膜１１２Ｇｎの周辺部（破線の丸で囲まれた部分）が中央部に比べて薄いことにより、発生する場合がある。
【００７５】
以上説明したように、基本的な製造工程により形成される高耐圧トランジスタは、低耐圧トランジスタのゲート電極に対するサイドウォールの製造工程において、ゲート酸化膜がオーバーエッチングされることにより、各電極間の耐圧の低下を招く場合があるという問題を有している。
【００７６】
Ｃ．第１の実施例の製造工程：
そこで、このような基本的な製造工程により形成される高耐圧トランジスタの問題を解決するために、本発明の第１の実施例では、図３１〜図３８に示すように、半導体装置の製造工程の一部を、基本的な製造工程から変更するようにした。図３１〜図３８は本発明の第１の実施例としての半導体製造装置の製造工程のうち、主要工程を示す概略断面図である。
【００７７】
本実施例の製造工程では、まず、基本的な製造工程のうち、図１１および図１２に示す高耐圧トランジスタのゲート酸化膜を形成する工程を、図３１および図３２に示す工程に変更する。
【００７８】
図３１および図３２は、本実施例の製造工程のうち、高耐圧トランジスタのゲート酸化膜となるべき酸化膜を形成する工程を示す概略断面図である。図３１および図３２に示す工程では、図１１および図１２に示す工程と比較すればわかるように、基板１００上に形成された第２の酸化膜１１２のうち、低耐圧トランジスタ領域ＬＶの酸化膜は全て除去するが、高耐圧トランジスタ領域ＨＶの酸化膜は、開口を開けることなく、全面をそのまま残すようにしている。このため、図３１に示す工程では、第７のレジストＲ７がレジストＲ７Ａに変更されている。
【００７９】
具体的には、図３１に示すように、第２の酸化膜１１２を熱酸化形成した後、高耐圧トランジスタ領域ＨＶの酸化膜を保護するように、高耐圧トランジスタ領域ＨＶの全体にレジストＲ７Ａを形成し、低耐圧トランジスタ領域ＬＶにある第２の酸化膜１１２のみをエッチングにより除去する。これにより、図３２に示すように、高耐圧トランジスタ領域ＨＶのみに、将来のゲート酸化膜となり得る酸化膜を形成する。
【００８０】
次に、以降の製造工程は、図２０および図２１に示す低耐圧ＭＯＳのソースおよびドレインのオフセット領域を形成する工程まで、前述した基本的な製造工程と同じである。但し、高耐圧トランジスタ領域ＨＶの酸化膜を全面残したことよって、例えば、図１５に示す低耐圧トランジスタのゲート酸化膜を形成する工程では、高耐圧トランジスタ領域ＨＶにおいて、形成する第１０のレジストＲ１０の形状も、それに応じて変更される。
【００８１】
次に、本実施例の製造工程では、基本的な製造工程のうち、図２２および図２３に示すサイドウォール形成工程を、図３３および図３４に示す工程に、図２４および図２５に示す高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を、図３５および図３６に示す工程に、それぞれ変更する。
【００８２】
図３３および図３４は、本実施例の製造工程のうち、サイドウォール形成工程を示す概略断面図である。基本的な製造工程である図２２に示す工程では、サイドウォール形成用の第６の酸化膜１１９を、標準厚さである厚さ約１３００Åで形成していたのを、本実施例である図３３に示す工程では、それよりも厚い約２０００Åで形成するようにしている。
【００８３】
具体的には、図３３に示すように、基板１００の表面全体に、サイドウォール形成用の第６の酸化膜１１９を、標準厚さ（約１３００Å）よりも厚い約２０００Åで形成する。そして、この形成した第６の酸化膜１１９を、図３４に示すように、低耐圧トランジスタ領域ＬＶの基板１００が露出するまで、オーバーエッチングする。これにより低耐圧ｐＭＯＳおよびｎＭＯＳのゲート電極１６０Ｌｐ，１６０Ｌｎの側面に第５の酸化膜１１８および第６の酸化膜１１９によるサイドウォール１１９ＳＷを形成する。なお、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎおよび高耐圧ｐＭＯＳのゲート電極１６０Ｈｐの側面にも、同様に、サイドウォール１１９ＳＷが形成される。
【００８４】
一般的に、酸化膜をエッチングする際のエッチング量は、その酸化膜の厚さに比例する。従って、上記の如く、サイドウォール形成用の第６の酸化膜１１９を、標準厚さ（約１３００Å）よりも厚くすることよって、エッチング量は多くなる。そのため、図３４と図２３とを比較すれば明らかなように、高耐圧トランジスタ領域ＨＶにおいて、エッチングした後に残る酸化膜（第２の酸化膜１１２）の厚さを、基本的な製造工程の場合よりも薄くすることができる。
【００８５】
図３５および図３６は、本実施例の製造工程のうち、高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図３５に示す工程では、図２４に示す工程と比較すればわかるように、第１５のレジストＲ１５がレジストＲ１５Ａに変更されている。このレジストＲ１５Ａには、高耐圧ｎＭＯＳ領域ＨＶｎにおけるサイドウォール１１９ＳＷおよびその周辺の酸化膜１１２を少なくとも覆うように、レジストＲ１５ｎがさらに形成されている。そこで、図３５に示す工程では、このようなレジストＲ１５Ａを用いて、まず、不要な部分の酸化膜１１２をエッチングにより除去して、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域に、ドレイン領域およびソース領域を形成すべきドレイン／ソース形成領域をそれぞれ開口している。そして、さらに、上述したレジストＲ１５Ａを除去することなくそのまま用いて、開口したドレイン／ソース形成領域にｎ形不純物をイオン注入している。
【００８６】
具体的には、図３５に示すように、まず、上述したレジストＲ１５Ａを、高耐圧ｎＭＯＳ領域ＨＶｎおよび低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域を除く他の領域上に形成して、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去する。これにより、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域に、ドレイン／ソース形成領域がそれぞれ開口すると共に、ゲート酸化膜１１２Ｇｎが独立する。次に、上述したレジストＲ１５Ａをそのままマスクとして用いる他、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域では、ゲート電極１６０Ｌｎおよびサイドウォール１１９ＳＷを、それぞれマスクとして用いて、ｎ形不純物をイオン注入する。本例では、５０ｋｅＶのエネルギーを有する砒素イオン（Ａｓ+）を注入する。
【００８７】
一方、図３６に示す工程においても、図２５に示す工程と比較すればわかるように、第１６のレジストＲ１６がレジストＲ１６Ａに変更されている。このレジストＲ１６Ａにも、高耐圧ｐＭＯＳ領域ＨＶｐにおけるサイドウォール１１９ＳＷおよびその周辺の酸化膜１１２を少なくとも覆うように、レジストＲ１６ｐがさらに形成されている。そこで、図３６に示す工程では、このようなレジストＲ１６Ａを用いて、まず、不要な部分の酸化膜１１２をエッチングにより除去して、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域にドレイン／ソース形成領域をそれぞれ開口している。そして、さらに、上述したレジストＲ１６Ａを除去することなくそのまま用いて、開口したドレイン／ソース形成領域にｐ形不純物をイオン注入している。
【００８８】
具体的には、図３６に示すように、まず、上述したレジストＲ１６Ａを、高耐圧ｐＭＯＳ領域ＨＶｐおよび低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域を除く他の領域上に形成する。そして、そのレジストＲ１６Ａを用いて、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去する。これにより、今度は、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域に、ドレイン／ソース形成領域がそれぞれ開口すると共に、ゲート酸化膜１１２Ｇｐが独立する。次に、上述したレジストＲ１６Ａをそのままマスクとして用いる他、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域では、ゲート電極１６０Ｌｐおよびサイドウォール１１９ＳＷを、それぞれマスクとして用いて、ｐ形不純物をイオン注入する。本例では、１０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【００８９】
このように、図３５に示す工程では、ｎ形不純物をイオン注入する際に、レジストＲ１５ＡにおけるレジストＲ１５ｎがマスクとなるため、ゲート酸化膜１１２Ｇｎの薄くなっている部分のオフセット領域１３６α，１３８α（図２９参照）にｎ形不純物が注入されるのを防止することができる。同様に、図３６に示す工程では、ｐ形不純物をイオン注入する際に、レジストＲ１６ＡにおけるレジストＲ１６ｐがマスクとなるため、ゲート酸化膜１１２Ｇｐの薄くなっている部分のオフセット領域１２６α，１２８α（図２９参照）にｐ形不純物が注入されるのを防止することができる。
【００９０】
また、図３５および図３６に示す工程では、レジストＲ１５Ａ，Ｒ１６Ａを用いて、高耐圧ＭＯＳ領域の素子形成領域に、ドレイン／ソース形成領域を開口し、その後、同じレジストＲ１５Ａ，Ｒ１６Ａを除去することなくそのまま用いて、その開口したドレイン／ソース形成領域に不純物をイオン注入しているため、それら領域に正確にイオン注入することができる。
【００９１】
すなわち、上述した基本的な製造工程では、図１１および図１２に示す工程において、高耐圧トランジスタ領域ＨＶにドレイン／ソース形成領域を開口した後、種々の工程を経てから、図２５および図２６に示す工程において、新たなレジストＲ１５，Ｒ１６を用いて、ドレイン／ソース形成領域に不純物をイオン注入している。そのため、レジストＲ１５，Ｒ１６を形成する際に、レジストＲ１５，Ｒ１６の開口領域とドレイン／ソース形成領域と間に位置ずれが発生する可能性があり、それ故、それら領域に精度よくイオン注入することが困難である。これに対し、本実施例では、ドレイン／ソース形成領域を開口する際に用いたレジストＲ１５Ａ，Ｒ１６Ａを、除去して新たに形成したりすることなく、そのまま、それら領域へのイオン注入のために用いているため、レジストの位置ずれの発生する余地がなく、それら領域に精度よくイオン注入することが可能となる。
【００９２】
さらにまた、図３５および図３６に示す工程では、レジストＲ１５Ａ，Ｒ１６Ａを用いて、エッチングにより、高耐圧ＭＯＳ領域の素子形成領域に、ドレイン／ソース形成領域を開口する際に、図３５に示す工程では低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域がレジストＲ１５Ａによって覆われておらず、図３６に示す工程では低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域がレジストＲ１６Ａによって覆われておらず、それぞれ、その後のイオン注入のために開いているので、これら低耐圧ＭＯＳ領域の素子形成領域では、酸化膜によって形成されているサイドウォール１１９ＳＷも、エッチングによる影響を受けることになる。しかしながら、本実施例では、前述したとおり、図３３および図３４に示す工程において、標準厚さよりも厚く（約２０００Å）形成した酸化膜１１９から、サイドウォール１１９ＳＷを形成しているため、図３５および図３６に示す工程において、例え、サイドウォール１１９ＳＷの一部がエッチングにより除去されても、最終的にサイドウォール１１９ＳＷとして必要な所望の膜厚を確保することができる。また、上述したように、サイドウォール形成用の酸化膜１１９を厚くしたことによって、図３４に示す工程では、高耐圧トランジスタ領域ＨＶにおいて、エッチングした後に残る酸化膜１１２の厚さを薄くすることができたので、これにより、図３５および図３６に示す工程において、エッチングにより、高耐圧トランジスタ領域ＨＶにおける酸化膜１１２を除去して、ドレイン／ソース形成領域を開口する際の、エッチング量を少なくすることができる。従って、図３５および図３６に示す工程において、低耐圧トランジスタ領域ＬＶにおけるサイドウォール１１９ＳＷのエッチングされる量も少なくすることができる。
【００９３】
なお、図３５および図３６に示す工程においても、ｎＭＯＳのゲート電極１６０Ｈｎ、１６０Ｌｎにはｎ形の不純物が注入され、ｐＭＯＳのゲート電極１６０Ｈｐ、１６０Ｌｐにはｐ形の不純物が注入されるので、これにより各ゲート電極１６０Ｈｎ，１６０Ｌｎ，１６０Ｈｐ，１６０Ｌｐｎは低抵抗化される。
【００９４】
また、図３５および図３６に示す工程では、高耐圧トランジスタ領域ＨＶにおいて、ｎＭＯＳやｐＭＯＳが形成される領域以外のＬＯＣＯＳ膜１０２で挟まれた領域も、レジストＲ１５Ａ，Ｒ１６Ａを用いて酸化膜１１２をエッチングにより除去することによって、それぞれ開口し、同じレジストＲ１５Ａ，Ｒ１６Ａを用いて、不純物をイオン注入している。この結果、このようなＬＯＣＯＳ膜１０２で挟まれた領域に対しても、正確にイオン注入することができ、素子間の分離の不完全さを防止することができる。
【００９５】
また、図３５および図３６に示す工程において、さらに形成されるレジストＲ１５ｐ、Ｒ１６ｐは、形成寸法精度を考慮して、それぞれの電極１６０Ｈｎ，１６０Ｈｐの周辺端部上も覆うように形成される。
【００９６】
次に、本実施例の製造工程では、基本的な製造工程のうち、図２７および図２８に示すシリサイド化工程の前に、図３７および図３８に示す工程を追加する。また、図３５に示すイオン注入工程と、図３６に示すイオン注入工程は、順番を逆にして行うことも可能である。
【００９７】
図３７および図３８は、本実施例の製造工程のうち、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜を形成する工程を示す概略断面図である。
【００９８】
図３７に示すように、基板１００の表面全体に第７の酸化膜１９０を堆積形成する。本例では、第７の酸化膜１９０を約７００Åの厚みで堆積形成している。そして、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを覆うように第１７のレジストＲ１７を形成する。そして、第１７のレジストＲ１７で覆われた部分を除く第７の酸化膜１９０をエッチングにより除去することにより、図３８に示すように、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜１９０Ｐが形成される。
【００９９】
なお、あらたに追加された第１７のレジストＲ１７は、形成寸法精度を考慮して、それぞれの電極１６０Ｈｎ，１６０Ｈｐの周辺端部上も覆うように形成される。これにより、エッチングにより形成された保護酸化膜１９０Ｐも、ゲート電極１６０Ｈｐ，１６０Ｈｎの周辺端部上を覆うように形成されている。
【０１００】
そして、その後は、図２７および図２８に示す工程により、各トランジスタのドレイン，ゲート，ソース領域の表面がシリサイド化される。
【０１０１】
ここで本実施例において、図３８に示すようにゲート酸化膜１１２Ｇｐ，１１２Ｇｎの薄い部分は、約７００Åの十分厚い第７の酸化膜１９０により覆われて保護されている。従って、図２７および図２８に示す工程によりシリサイド化を行ったとしても、図３０で示したような、ゲート酸化膜１１２Ｇｐ，１１２Ｇｎの薄い部分のオフセット領域１２６α，１２８α，１３６α，１３８αの表面領域１２６Ｓα，１２８Ｓα，１３６Ｓα，１３８Ｓαがシリサイド化されることはない。
【０１０２】
以上説明したように、本実施例においても、基本的な製造工程の場合と同様に、同一の基板１００上に高耐圧トランジスタおよび低耐圧トランジスタを効率良く混在形成することができる。また、特に、本実施例においては、基本的な製造工程により形成される高耐圧トランジスタにおいて問題であった耐圧の低下を、有効に防止することができるという利点を有している。
【０１０３】
図３９は、本実施例の製造工程により形成された高耐圧トランジスタを示す概略断面図である。図３９に示すように、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷを覆うように保護酸化膜１９０Ｐが形成されている。また、この保護酸化膜１９０Ｐは、上述したように、寸法精度を考慮して、ゲート電極１６０Ｈｐの周辺端部も覆うように形成されている。このため、高耐圧ｐＭＯＳのゲート電極１６０Ｈｐにおいてシリサイド化されている領域１６０ＳＨｐは、保護酸化膜１９０Ｐにより覆われていない開口部のみとなる。すなわち、高耐圧ｐＭＯＳのゲート電極１６０Ｈｐ表面の周辺端部にはシリサイド化されていない領域が発生する。
【０１０４】
高耐圧ｎＭＯＳも、同様に、ゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷを覆うように保護酸化膜１９０Ｐが形成されている。また、この保護酸化膜１９０Ｐは、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎの周辺端部も覆うように形成されている。このため、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎにおいてシリサイド化されている領域１６０ＳＨｎも、保護酸化膜１９０Ｐにより覆われていない開口部のみとなる。すなわち、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎ表面の周辺端部にもシリサイド化されていない領域が発生する。
【０１０５】
Ｄ．第２の実施例の製造工程：
次に、本発明の第２の実施例では、上記した基本的な製造工程により形成される高耐圧トランジスタの問題を解決するために、半導体装置の製造工程の一部を、基本的な製造工程から、前述の図３１、図３２、図３７および図３８に示すように変更する他、図４０〜図４３に示すように変更するようにした。図４０〜図４３は本発明の第２の実施例としての半導体製造装置の製造工程のうち、主要工程を示す概略断面図である。
【０１０６】
本実施例の製造工程では、まず、基本的な製造工程のうち、図１１および図１２に示す高耐圧トランジスタのゲート酸化膜を形成する工程を、第１の実施例の場合と同様に、図３１および図３２に示す工程に変更する。
【０１０７】
前述したとおり、図３１および図３２に示す工程では、第２の酸化膜１１２を熱酸化形成した後、高耐圧トランジスタ領域ＨＶの酸化膜を保護するように、高耐圧トランジスタ領域ＨＶの全体にレジストＲ７Ａを形成し、低耐圧トランジスタ領域ＬＶにある第２の酸化膜１１２のみをエッチングにより除去して、高耐圧トランジスタ領域ＨＶのみに、将来のゲート酸化膜となり得る酸化膜を形成する。
【０１０８】
次に、以降の製造工程は、図２２および図２３に示すサイドウォール形成工程まで、前述した基本的な製造工程と同じである。但し、高耐圧トランジスタ領域ＨＶの酸化膜を全面残したことよって、例えば、図１５に示す低耐圧トランジスタのゲート酸化膜を形成する工程では、高耐圧トランジスタ領域ＨＶにおいて、形成する第１０のレジストＲ１０の形状も、それに応じて変更される。
【０１０９】
次に、本実施例の製造工程では、基本的な製造工程のうち、図２４および図２５に示す高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を、図４０〜図４３に示す工程に、それぞれ変更する。具体的には、高耐圧トランジスタおよび低耐圧トランジスタにおいて、同時に行われていた不純物のイオン注入を、低圧トランジスタと高圧トランジスタとで別々に行うようにしている。
【０１１０】
図４０は、本実施例の製造工程のうち、低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図４０に示す工程では、図２４に示す工程と比較すればわかるように、第１５のレジストＲ１５がレジストＲ１５Ｂに変更されている。このレジストＲ１５Ｂでは、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域のみ開いており、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域を含む他の領域は全て覆うように構成されている。そして、このレジストＲ１５Ｂを用いて、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域のみにｎ形不純物をイオン注入している。
【０１１１】
具体的には、図４０に示すように、まず、上述したレジストＲ１５Ｂを、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域を除く全ての領域上に形成し、このレジストＲ１５Ｂをマスクとして用いる他、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域において、ゲート電極１６０Ｌｎおよびサイドウォール１１９ＳＷを、それぞれマスクとして用いて、ｎ形不純物をイオン注入する。本例では、５０ｋｅＶのエネルギーを有する砒素イオン（Ａｓ+）を注入する。
【０１１２】
これにより、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域のうち、ドレイン／ソース形成領域にｎ形不純物がイオン注入される。
【０１１３】
次に、図４１は、本実施例の製造工程のうち、高耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図４１に示す工程では、図２４に示す工程と比較すればわかるように、第１５のレジストＲ１５がレジストＲ１５Ｃに変更されている。このレジストＲ１５Ｃには、高耐圧ｎＭＯＳ領域ＨＶｎにおけるサイドウォール１１９ＳＷおよびその周辺の酸化膜１１２を少なくとも覆うように、レジストＲ１５ｎがさらに形成されている。また、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域を含む低耐圧トランジスタ領域ＬＶ領域全体を覆うように構成されている。そこで、図４１に示す工程では、このようなレジストＲ１５Ｃを用いて、まず、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去して、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域にドレイン／ソース形成領域をそれぞれ開口している。そして、さらに、上述したレジストＲ１５Ｃを除去することなくそのまま用いて、開口したドレイン／ソース形成領域にｎ形不純物をイオン注入している。
【０１１４】
具体的には、図４１に示すように、まず、上述したレジストＲ１５Ｃを、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域を除く他の領域上に形成して、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去する。これにより、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域に、ドレイン／ソース形成領域がそれぞれ開口すると共に、ゲート酸化膜１１２Ｇｎが独立する。次に、上述したレジストＲ１５Ｃをそのままマスクとして用いて、ｎ形不純物をイオン注入する。本例では、５０ｋｅＶのエネルギーを有する砒素イオン（Ａｓ+）を注入する。
【０１１５】
これにより、少なくとも、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域のうち、ドレイン／ソース形成領域にｎ形不純物がイオン注入される。
【０１１６】
一方、図４２は、本実施例の製造工程のうち、低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図４２に示す工程では、図２５に示す工程と比較すればわかるように、第１６のレジストＲ１６がレジストＲ１６Ｂに変更されている。このレジストＲ１６Ｂでは、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域のみ開いており、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域を含む他の領域は全て覆うように構成されている。そして、このレジストＲ１６Ｂを用いて、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域のみにｐ形不純物をイオン注入している。
【０１１７】
具体的には、図４２に示すように、まず、上述したレジストＲ１６Ｂを、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域を除く全ての領域上に形成し、このレジストＲ１６Ｂをマスクとして用いる他、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域において、ゲート電極１６０Ｌｐおよびサイドウォール１１９ＳＷを、それぞれマスクとして用いて、ｐ形不純物をイオン注入する。本例では、１０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【０１１８】
これにより、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域のうち、ドレイン／ソース形成領域にｐ形不純物がイオン注入される。
【０１１９】
次に、図４３は、本実施例の製造工程のうち、高耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図４３に示す工程では、図２５に示す工程と比較すればわかるように、第１６のレジストＲ１６がレジストＲ１６Ｃに変更されている。このレジストＲ１６Ｃには、高耐圧ｐＭＯＳ領域ＨＶｐにおけるサイドウォール１１９ＳＷおよびその周辺の酸化膜１１２を少なくとも覆うように、レジストＲ１６ｐがさらに形成されている。また、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域を含む低耐圧トランジスタ領域ＬＶ領域全体を覆うように構成されている。そこで、図４３に示す工程では、このようなレジストＲ１６Ｃを用いて、まず、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去して、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域にドレイン／ソース形成領域をそれぞれ開口している。そして、さらに、上述したレジストＲ１６Ｃを除去することなくそのまま用いて、開口したドレイン／ソース形成領域にｐ形不純物をイオン注入している。
【０１２０】
具体的には、図４３に示すように、まず、上述したレジストＲ１６Ｃを、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域を除く他の領域上に形成して、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去する。これにより、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域に、ドレイン／ソース形成領域がそれぞれ開口すると共に、ゲート酸化膜１１２Ｇｐが独立する。次に、上述したレジストＲ１６Ｃをそのままマスクとして用いて、ｐ形不純物をイオン注入する。本例では、１０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【０１２１】
これにより、少なくとも、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域のうち、ドレイン／ソース形成領域にｐ形不純物がイオン注入される。
【０１２２】
このように、図４１に示す工程では、第１の実施例の場合と同様に、ｎ形不純物をイオン注入する際に、レジストＲ１５ＣにおけるレジストＲ１５ｎがマスクとなるため、ゲート酸化膜１１２Ｇｎの薄くなっている部分のオフセット領域１３６α，１３８α（図２９参照）にｎ形不純物が注入されるのを防止することができる。同様に、図４３に示す工程では、ｐ形不純物をイオン注入する際に、レジストＲ１６ＡにおけるレジストＲ１６ｐがマスクとなるため、ゲート酸化膜１１２Ｇｐの薄くなっている部分のオフセット領域１２６α，１２８α（図２９参照）にｐ形不純物が注入されるのを防止することができる。
【０１２３】
また、図４１および図４３に示す工程では、第１の実施例の場合と同様に、レジストＲ１５Ｃ，Ｒ１６Ｃを用いて、高耐圧ＭＯＳ領域の素子形成領域に、ドレイン／ソース形成領域を開口し、その後、同じレジストＲ１５Ａ，Ｒ１６Ａを除去することなくそのまま用いて、その開口したドレイン／ソース形成領域に不純物をイオン注入しているため、レジストの位置ずれの発生する余地がなく、それら領域に精度よくイオン注入することが可能となる。
【０１２４】
さらにまた、本実施例では、低耐圧トランジスタ領域ＬＶに対する不純物のイオン注入と、高耐圧トランジスタ領域ＨＶに対する不純物のイオン注入と、をそれぞれ別々に行うようにしているため、図４１および図４３に示す工程では、低耐圧ＭＯＳ領域の素子形成領域を含む低耐圧トランジスタ領域ＬＶ全体が、レジストＲ１５Ｃ，Ｒ１６Ｃによって覆われている。このため、図４１および図４３に示す工程において、高耐圧ＭＯＳ領域の素子形成領域に、ドレイン／ソース形成領域を開口するために、レジストＲ１５Ｃ，Ｒ１６Ｃを用いて、エッチングを行っても、低耐圧ＭＯＳ領域の素子形成領域では、そのエッチングによる影響を何ら受けることがなく、酸化膜によって形成されるサイドウォール１１９ＳＷの一部がエッチングにより除去される恐れもない。
【０１２５】
なお、図４０〜図４３に示す工程においても、ｎＭＯＳのゲート電極１６０Ｈｎ、１６０Ｌｎにはｎ形の不純物が注入され、ｐＭＯＳのゲート電極１６０Ｈｐ、１６０Ｌｐにはｐ形の不純物が注入されるので、これにより各ゲート電極１６０Ｈｎ，１６０Ｌｎ，１６０Ｈｐ，１６０Ｌｐｎは低抵抗化される。
【０１２６】
また、図４１および図４３に示す工程では、高耐圧トランジスタ領域ＨＶにおいて、ｎＭＯＳやｐＭＯＳが形成される領域以外のＬＯＣＯＳ膜１０２で挟まれた領域も、レジストＲ１５Ｃ，Ｒ１６Ｃを用いて酸化膜１１２をエッチングにより除去することによって、それぞれ開口し、同じレジストＲ１５Ｃ，Ｒ１６Ｃを用いて、不純物をイオン注入している。この結果、このようなＬＯＣＯＳ膜１０２で挟まれた領域に対しても、正確にイオン注入することができ、素子間の分離の不完全さを防止することができる。
【０１２７】
また、図４１および図４３に示す工程において、さらに形成されるレジストＲ１５ｐ、Ｒ１６ｐは、形成寸法精度を考慮して、それぞれの電極１６０Ｈｎ，１６０Ｈｐの周辺端部上も覆うように形成される。
【０１２８】
また、図４０に示すイオン注入工程と、図４１に示すイオン注入工程と、図４２に示すイオン注入工程と、図４３に示すイオン注入工程は、それぞれ、順番を入れ換えることも可能である。
【０１２９】
次に、本実施例の製造工程では、基本的な製造工程のうち、図２７および図２８に示すシリサイド化工程の前に、第１の実施例の場合と同様に、図３７および図３８に示す工程を追加する。
【０１３０】
前述したとおり、図３７に示す工程では、基板１００の表面全体に第７の酸化膜１９０を堆積形成した後、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを覆うように第１７のレジストＲ１７を形成する。そして、第１７のレジストＲ１７で覆われた部分を除く第７の酸化膜１９０をエッチングにより除去することにより、図３８に示すように、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜１９０Ｐが形成される。
【０１３１】
そして、その後は、図２７および図２８に示す工程により、各トランジスタのドレイン，ゲート，ソース領域の表面がシリサイド化される。
【０１３２】
本実施例においても、図３８に示すようにゲート酸化膜１１２Ｇｐ，１１２Ｇｎの薄い部分は十分厚い第７の酸化膜１９０により覆われて保護されているので、図２７および図２８に示す工程によりシリサイド化を行ったとしても、図３０で示したような、ゲート酸化膜１１２Ｇｐ，１１２Ｇｎの薄い部分のオフセット領域１２６α，１２８α，１３６α，１３８αの表面領域１２６Ｓα，１２８Ｓα，１３６Ｓα，１３８Ｓαがシリサイド化されることはない。
【０１３３】
以上説明したように、本実施例においても、基本的な製造工程の場合と同様に、同一の基板１００上に高耐圧トランジスタおよび低耐圧トランジスタを効率良く混在形成することができる。また、特に、本実施例においては、基本的な製造工程により形成される高耐圧トランジスタにおいて問題であった耐圧の低下を、有効に防止することができるという利点を有している。
【０１３４】
なお、本実施例の製造工程により形成された高耐圧トランジスタも、図３９に示す高耐圧トランジスタと、ほぼ同様の構造上の特徴を有することになる。
【０１３５】
Ｅ．変形例：
なお、本発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
【０１３６】
例えば、上記実施例においては、ゲート酸化膜の薄い部分のシリサイド化を防止するための保護膜として酸化膜を形成する場合を例に説明しているが、これに限定するものではなく、例えば、窒化膜（Ｓｉ3Ｎ4）等であってもよい。すなわち、保護膜として形成可能なものであればよい。
【図面の簡単な説明】
【図１】フィールド部の表面にフィールド酸化膜を形成する工程を示す概略断面図である。
【図２】高耐圧トランジスタ領域ＨＶにｎウェルを形成する工程を示す概略断面図である。
【図３】高耐圧トランジスタ領域ＨＶにｎウェルを形成する工程を示す概略断面図である。
【図４】高耐圧トランジスタ領域ＨＶにｐウェルを形成する工程を示す概略断面図である。
【図５】高耐圧トランジスタ領域ＨＶにｐウェルを形成する工程を示す概略断面図である。
【図６】高耐圧トランジスタのドレインおよびソースのオフセット領域を形成する工程を示す概略断面図である。
【図７】高耐圧トランジスタのドレインおよびソースのオフセット領域を形成する工程を示す概略断面図である。
【図８】高耐圧トランジスタのドレインおよびソースのオフセット領域を形成する工程を示す概略断面図である。
【図９】高耐圧ｎＭＯＳのチャネル領域にｎ形不純物をイオン注入する工程を示す概略断面図である。
【図１０】高耐圧ｐＭＯＳのチャネル領域にｐ形不純物をイオン注入する工程を示す概略断面図である。
【図１１】高耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【図１２】高耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【図１３】低耐圧ｐＭＯＳ領域ＬＶｐにｎウェルを形成する工程を示す概略断面図である。
【図１４】低耐圧ｎＭＯＳ領域ＬＶｎにｐウェルを形成する工程を示す概略断面図である。
【図１５】低耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【図１６】低耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【図１７】高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する工程を示す概略断面図である。
【図１８】高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する工程を示す概略断面図である。
【図１９】高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する工程を示す概略断面図である。
【図２０】低耐圧ｎＭＯＳのソースおよびドレインのオフセット領域を形成する工程を示す概略断面図である。
【図２１】低耐圧ｐＭＯＳのソースおよびドレインのオフセット領域を形成する工程を示す概略断面図である。
【図２２】サイドウォール形成工程を示す概略断面図である。
【図２３】サイドウォール形成工程を示す概略断面図である。
【図２４】高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図２５】高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図２６】高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図２７】シリサイド化工程を示す概略断面図である。
【図２８】シリサイド化工程を示す概略断面図である。
【図２９】基本的な製造工程により形成される高耐圧ｎＭＯＳの構造上の特徴を示す概略断面図である。
【図３０】基本的な製造工程により形成される高耐圧ｎＭＯＳの構造上の特徴を示す概略断面図である。
【図３１】本発明の第１の実施例としての半導体装置の製造工程のうち、高耐圧トランジスタのゲート酸化膜となるべき酸化膜を形成する工程を示す概略断面図である。
【図３２】第１の実施例の製造工程のうち、高耐圧トランジスタのゲート酸化膜となるべき酸化膜を形成する工程を示す概略断面図である。
【図３３】第１の実施例の製造工程のうち、サイドウォール形成工程を示す概略断面図である。
【図３４】第１の実施例の製造工程のうち、サイドウォール形成工程を示す概略断面図である。
【図３５】第１の実施例の製造工程のうち、高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図３６】第１の実施例の製造工程のうち、高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図３７】第１の実施例の製造工程のうち、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜を形成する工程を示す概略断面図である。
【図３８】第１の実施例の製造工程のうち、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜を形成する工程を示す概略断面図である。
【図３９】第１の実施例の製造工程により形成された高耐圧トランジスタを示す概略断面図である。
【図４０】本発明の第２の実施例としての半導体装置の製造工程のうち、低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図４１】第２の実施例の製造工程のうち、高耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図４２】第２の実施例の製造工程のうち、低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図４３】第２の実施例の製造工程のうち、高耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【符号の説明】
１００…基板
１０２…ＬＯＣＯＳ膜
１１０…第１の酸化膜
１１２…第２の酸化膜
１１２Ｇｎ，１１２Ｇｐ…ゲート酸化膜
１１４…第３の酸化膜
１１６…第４の酸化膜
１１６Ｇｎ，１１６Ｇｐ…ゲート酸化膜
１１８…第５の酸化膜
１１９…第６の酸化膜
１１９ＳＷ…サイドウォール
１２０…ｎウェル
１２２…オフセットドレイン領域
１２４…オフセットソース領域
１２６…ドレイン領域
１２６Ｓα，１２８Ｓα，１３６Ｓα，１３８Ｓα…表面領域
１２６α，１２８α，１３６α，１３８α…オフセット領域
１２８…ソース領域
１２８α…ソース領域
１３０…ｐウェル
１３２…オフセットドレイン領域
１３４…オフセットソース領域
１３６…ドレイン領域
１３６Ｓα，１３８Ｓα…表面領域
１３６α，１３８α…オフセット領域
１３８…ソース領域
１４０…ｎウェル
１４２…ドレインオフセット領域
１４４…ソースオフセット領域
１４６…ドレイン領域
１４８…ソース領域
１５０…ｐウェル
１５２…ドレインオフセット領域
１５４…ソースオフセット領域
１５６…ドレイン領域
１５８…ソース領域
１６０…ポリＳｉ膜
１６０Ｈ，１６０Ｌ…ポリＳｉ領域
１６０Ｈｎ，１６０Ｌｎ，１６０Ｈｐ，１６０Ｌｐ…ゲート電極
１８０…チタン膜
１９０…酸化膜
１９０Ｐ…保護酸化膜
ＨＶ…高耐圧トランジスタ領域
ＬＶ…低耐圧トランジスタ領域
Ｒ１…第１のレジスト
Ｒ１０…レジスト
Ｒ１１…レジスト
Ｒ１２…レジスト
Ｒ１３…レジスト
Ｒ１４…レジスト
Ｒ１５…レジスト
Ｒ１５Ａ…レジスト
Ｒ１５Ｂ…レジスト
Ｒ１５Ｃ…レジスト
Ｒ１５ｎ…レジスト
Ｒ１５ｐ…レジスト
Ｒ１６…レジスト
Ｒ１６Ａ…レジスト
Ｒ１６Ｂ…レジスト
Ｒ１６Ｃ…レジスト
Ｒ１６ｐ…レジスト
Ｒ１７…レジスト
Ｒ２…第２のレジスト
Ｒ３…第３のレジスト
Ｒ４…第４のレジスト
Ｒ５…第５のレジスト
Ｒ６…レジスト
Ｒ７…レジスト
Ｒ７Ａ…レジスト
Ｒ８…レジスト
Ｒ９…レジスト
【発明の属する技術分野】
本発明は、ドレイン耐圧の異なる高耐圧ＭＯＳ（Metal Oxide Semiconductor ）トランジスタおよび低耐圧ＭＯＳトランジスタを同一基板上に混在する半導体装置を製造するための方法及びこれにより製造された半導体装置に関するものである。
【０００２】
【従来の技術】
一般に、撮像素子やＬＣＤ（Liquid Crystal Display）、印刷ヘッド等を駆動するための集積回路（以下、「駆動ＩＣ」と呼ぶ）は、十Ｖ程度以上の電源電圧で動作可能なドレインおよびソース間の耐圧（単に「ドレイン耐圧」とも呼ぶ。）の高い高耐圧ＭＯＳトランジスタを有する駆動出力部と、数Ｖ以下の電源電圧で使用されるドレイン耐圧の低い低耐圧ＭＯＳトランジスタを有し、駆動出力部を制御するためのロジック部とで構成されている。なお、以下では、ＭＯＳトランジスタを単にトランジスタと呼ぶ場合もある。
【０００３】
【発明が解決しようとする課題】
駆動ＩＣにおいては、これらの高耐圧トランジスタおよび低耐圧トランジスタを同一基板上に形成することが好ましい。このような耐圧の異なるトランジスタを同一基板上に形成する方法として最も単純な方法は、それぞれを別々のプロセスで形成する方法がある。すなわち、まず、高耐圧または低耐圧のいずれか一方のトランジスタを基板上に形成し、その後、他方のトランジスタを同一の基板上に形成する方法である。
【０００４】
しかし、高耐圧トランジスタと低耐圧トランジスタを別々のプロセスで形成する場合、製造工程数が非常に多くなるため、製造効率が悪く製造コストも高くなる。
【０００５】
従って、高耐圧トランジスタおよび低耐圧トランジスタを、それぞれの特性を損なうことなく効率良く同一基板上に形成することが望まれている。
【０００６】
本発明は、上記した従来技術における課題を解決するためになされたものであり、高耐圧ＭＯＳトランジスタおよび低耐圧ＭＯＳトランジスタを、それぞれの特性を損なうことなく効率良く同一基板上に形成する技術を提供することを目的とする。
【０００７】
【課題を解決するための手段およびその作用・効果】
上記した目的の少なくとも一部を達成するために、本発明の製造方法は、ドレイン耐圧の異なる高耐圧ＭＯＳトランジスタおよび低耐圧ＭＯＳトランジスタが同一の半導体基板上に混在する半導体装置を製造するための製造方法であって、
（ａ）前記基板の上方に形成された第１の絶縁膜の上方にゲート電極を形成した後、前記ゲート電極を含む前記基板表面に第２の絶縁膜を形成し、形成された前記第２の絶縁膜をエッチングすることにより、前記ゲート電極の側面に前記第２の絶縁膜によるサイドウォールを形成する工程と、
（ｂ）不純物を導入することにより、ドレイン領域およびソース領域を形成する工程と、
を備え、
前記工程（ｂ）は、
（ｂ−１）前記高耐圧ＭＯＳトランジスタにおける前記ドレイン領域およびソース領域を形成すべきドレイン／ソース形成領域の上は少なくとも開いており、前記高耐圧ＭＯＳトランジスタにおける前記ゲート電極と前記ドレイン領域または前記ソース領域との間にオフセット領域を形成すべきオフセット形成領域の上は少なくとも覆っている、第１のマスクを形成する工程と、
（ｂ−２）形成した前記第１のマスクを用いて、前記基板上に形成された前記絶縁膜のうち、少なくとも前記ドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去する工程と、
（ｂ−３）形成した前記第１のマスクをそのまま用いて、前記ドレイン／ソース形成領域に前記不純物を導入する工程と、
を備えることを要旨とする。
【０００８】
本発明の製造方法によれば、高耐圧ＭＯＳトランジスタおよび低耐圧ＭＯＳトランジスタを効率良く同一基板上に形成することができる。特に、高耐圧ＭＯＳトランジスタにおけるゲート電極周辺の絶縁膜の下層領域に、ドレイン領域およびソース領域を形成するための不純物が導入されないようにすることができるので、ドレイン耐圧の低下を抑制することが可能となり、高耐圧ＭＯＳトランジスタの耐圧特性を損なうことがない。
【０００９】
本発明の製造方法によれば、第１のマスクを用いて、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去し、その後、同じマスクを除去することなくそのまま用いて、そのドレイン／ソース形成領域に不純物を導入しているため、マスクの位置ずれの発生する余地がなく、それらの領域に精度よく不純物を導入することができる。
【００１０】
本発明の製造方法において、
前記工程（ａ）では、前記第２の絶縁膜を、その厚さが所定の標準厚さより厚くなるよう形成すると共に、
前記工程（ｂ−１）では、前記第１のマスクとして、前記ドレイン／ソース形成領域の上の他、前記低耐圧ＭＯＳトランジスタにおける素子を形成すべき素子形成領域の上もさらに開いている、マスクを形成し、
前記工程（ｂ−３）では、開口した前記ドレイン／ソース形成領域の他、前記素子形成領域にも前記不純物を導入することが好ましい。
【００１１】
また、本発明の製造方法において、前記標準厚さは、約１３００Åであることが好ましい。
【００１２】
このように構成することにより、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域への不純物の導入と、低耐圧ＭＯＳトランジスタにおける素子形成領域への不純物の導入と、を同時に行うことができるので、その分、工程数を少なくすることができる。
【００１３】
また、標準厚さよりも厚く形成した第２の絶縁膜から、サイドウォールを形成しているため、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去する際に、例え、低耐圧ＭＯＳトランジスタにおけるサイドウォールの一部がエッチングにより除去されても、最終的にサイドウォールとして必要な所望の膜厚を確保することができる。
【００１４】
また、第２の絶縁膜を厚くしたことによって、サイドウォールを形成する際に、高耐圧ＭＯＳトランジスタにおいて、エッチングした後に基板上に残る絶縁膜の厚さを薄くすることができるので、これにより、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去して、ドレイン／ソース形成領域を開口する際の、エッチング量を少なくすることができ、低耐圧ＭＯＳトランジスタ領域におけるサイドウォールのエッチングされる量も少なくすることができる。
【００１５】
本発明の製造方法において、
前記工程（ｂ−１）では、前記第１のマスクとして、前記オフセット形成領域の上の他、前記低耐圧ＭＯＳトランジスタにおける素子を形成すべき素子形成領域の上もさらに覆っている、マスクを形成すると共に、
（ｂ−４）前記低耐圧ＭＯＳトランジスタにおける前記素子形成領域の上は少なくとも開いている、第２のマスクを形成する工程と、
（ｂ−５）形成した前記第２のマスクを用いて、少なくとも前記素子形成領域に前記不純物を導入する工程と、
をさらに備えることが好ましい。
【００１６】
このように、高耐圧ＭＯＳトランジスタにおけるドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去する際に、第１のマスクとして、低耐圧ＭＯＳトランジスタにおける素子形成領域の上も覆っているマスクを用いているため、低耐圧ＭＯＳトランジスタにおける素子形成領域は、その際のエッチングによって何ら影響を受けることがなく、低耐圧ＭＯＳトランジスタにおけるサイドウォールの一部がエッチングにより除去される恐れもない。
【００１７】
また、第２の絶縁膜を形成する際、その厚さは標準厚さでも良いため、その絶縁膜から形成されるサイドウォールの膜厚を正確に制御することができる。
【００１８】
本発明の製造方法において、
（ｃ）形成した前記ゲート電極、ドレイン領域およびソース領域の上に金属膜を形成して熱処理することにより、前記ゲート電極、ドレイン領域およびソース領域を構成するそれぞれの半導体の少なくとも一部を、前記金属膜を構成する金属と融合させてシリサイド化する工程
をさらに備え、
前記工程（ｃ）は、
（ｃ−１）少なくとも前記オフセット形成領域上に保護膜を形成する工程を少なくとも備えることが好ましい。
【００１９】
このように構成することにより、高耐圧ＭＯＳトランジスタにおけるゲート電極周辺の絶縁膜の下層領域にある半導体がシリサイド化されないようにすることができるので、かかる下層領域にある半導体がシリサイド化されことによるドレイン耐圧の低下を抑制することが可能となり、高耐圧ＭＯＳトランジスタの耐圧特性を損なうことがない。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．前提となる基本的な製造工程：
Ｂ．基本的な製造工程により形成される高耐圧トランジスタの構造上の問題：
Ｃ．第１の実施例の製造工程：
Ｄ．第２の実施例の製造工程：
Ｅ．変形例：
【００２１】
Ａ．前提となる基本的な製造工程：
まず、本発明の半導体装置の製造工程を説明するために、その前提となる基本的な製造工程について説明する。図１〜図２８は、本発明の半導体製造装置の製造工程の前提となる基本的な製造工程を示す概略断面図である。この製造工程は、高耐圧と低耐圧のＣＭＯＳ（Complimentary Metal Oxide Semiconductor）トランジスタを同一基板上に混在形成する工程の一例を示している。各図の領域ＨＶは高耐圧トランジスタ領域を示し、領域ＬＶは低耐圧トランジスタ領域を示している。また、領域ＨＶｐは高耐圧のｐチャネルＭＯＳトランジスタ（以下、ｐチャネルＭＯＳトランジスタを単に「ｐＭＯＳ」と呼ぶ。）領域を示し、領域ＨＶｎは高耐圧のｎチャネルＭＯＳトランジスタ（以下、ｎチャネルＭＯＳトランジスタを単に「ｎＭＯＳ」と呼ぶ。）領域を示している。また、領域ＬＶｐは低耐圧ｐＭＯＳ領域を示し、領域ＬＶｎは低耐圧ｎＭＯＳ領域を示している。
【００２２】
まず、半導体基板上に、素子形成領域とその他の領域（「フィールド部」あるいは「アイソレーション部」と呼ばれる。）とを分離して素子形成領域を限定し形成する。図１は、フィールド部の表面にフィールド酸化膜を形成する工程を示す概略断面図である。図１に示すように、ｐ形のシリコン（Ｓｉ）基板（Ｐｓｕｂ）１００のフィールド部の表面にフィールド酸化膜（ＬＯＣＯＳ（Local Oxidation of Silicon）膜）１０２を形成する。なお、以下では、ｐ形のＳｉ基板を、単に「基板」と呼ぶ。ＬＯＣＯＳ膜１０２の形成は、一般的なホトリソグラフィ技術により実行される。ＬＯＣＯＳ膜１０２の形成後、基板１００の表面全体に第１の酸化膜（ＳｉＯ2）１１０を形成する。第１の酸化膜１１０は例えば、基板１００の表面を熱酸化することにより形成される。
【００２３】
次に、高耐圧ｐＭＯＳを形成するためのｎ形のウェル（以下、単に「ｎウェル」と呼ぶ）を、高耐圧トランジスタ領域ＨＶに形成する。図２および図３は、高耐圧トランジスタ領域ＨＶにｎウェルを形成する工程を示す概略断面図である。
【００２４】
図２に示すように、高耐圧トランジスタ領域ＨＶを除く他の領域上に第１のレジストＲ１を形成する。なお、レジストの形成は、一般的なホトリソグラフィ技術により行われる。そして、第１のレジストＲ１の開口領域、すなわち、高耐圧トランジスタ領域ＨＶの基板１００内に、ｎ形の不純物をイオン注入により打ち込む。なお、図中の×は打ち込まれた不純物を表しており、以下の図でも同様である。本例では、２．６ＭｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。さらに、図３に示すように、第１のレジストＲ１を除去して高温、長時間の熱処理を行うことにより、注入されたｎ形不純物（リン）を基板１００中に拡散し、ｎウェル１２０を形成する。本例では、１２００℃で１２時間の熱処理を行う。
【００２５】
次に、高耐圧ｎＭＯＳを形成するためのｐ形のウェル（以下、単に「ｐウェル」と呼ぶ。）を、高耐圧トランジスタ領域ＨＶに形成する。図４および図５は、高耐圧トランジスタ領域ＨＶにｐウェルを形成する工程を示す概略断面図である。
【００２６】
図４に示すように、高耐圧ｎＭＯＳ領域ＨＶｎを除く他の領域上に第２のレジストＲ２を形成する。そして、第２のレジストＲ２の開口領域、すなわち、高耐圧ｎＭＯＳ領域ＨＶｎのｎウェル１２０内に、ｐ形の不純物をイオン注入により打ち込む。本例では、２５０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。さらに、図５に示すように、第２のレジストＲ２を除去して高温、長時間の熱処理を行うことにより、注入されたｐ形不純物（硼素）をｎウェル１２０中に拡散し、ｐウェル１３０を形成する。本例では、１２００℃で１２時間の熱処理を行う。
【００２７】
次に、高耐圧トランジスタのソース領域およびドレイン領域を形成するためのオフセットソース領域およびオフセットドレイン領域（以下、単に「オフセット領域」とも呼ぶ。）を形成する。図６〜図８は、高耐圧トランジスタのドレインおよびソースのオフセット領域を形成する工程を示す概略断面図である。
【００２８】
まず、図６に示すように、高耐圧ｎＭＯＳのドレインおよびソースのオフセット領域に相当する部分を除く他の領域上に第３のレジストＲ３を形成する。そして、第３のレジストＲ３の開口領域、すなわち、高耐圧ｎＭＯＳのオフセット領域に対応するｐウェル１３０内に、ｎ形の不純物をイオン注入により打ち込む。第３のレジストＲ３は、イオン注入後除去される。なお、本例では、３００ｋｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。
【００２９】
次に、図７に示すように、高耐圧ｐＭＯＳのドレインおよびソースのオフセット領域に相当する部分を除く他の領域上に第４のレジストＲ４を形成する。そして、第４のレジストＲ４の開口領域、すなわち、高耐圧ｐＭＯＳのオフセット領域に対応するｎウェル１２０内に、ｐ形の不純物をイオン注入により打ち込む。第４のレジストＲ４は、イオン注入後除去される。なお、本例では、１５０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【００３０】
なお、図６に示すイオン注入工程と、図７に示すイオン注入工程とは、順番を逆にすることも可能である。
【００３１】
そして、図８に示すように、高温、長時間の熱処理により、注入されたｐ形不純物（硼素）をｎウェル１２０中に拡散して高耐圧ｐＭＯＳのオフセットドレイン領域１２２およびオフセットソース領域１２４を形成する。また、注入されたｎ形不純物（リン）をｐウェル１３０中に拡散して高耐圧ｎＭＯＳのオフセットドレイン領域１３２およびオフセットソース領域１３４を形成する。
【００３２】
次に、高耐圧トランジスタの閾値電圧を制御するために、チャネル領域に不純物をイオン注入する。図９は、高耐圧ｎＭＯＳのチャネル領域にｎ形不純物をイオン注入する工程を示す概略断面図であり、図１０は、高耐圧ｐＭＯＳのチャネル領域にｐ形不純物をイオン注入する工程を示す概略断面図である。
【００３３】
まず、図９に示すように、高耐圧ｎＭＯＳ領域ＨＶｎを除く他の領域上に第５のレジストＲ５を形成する。そして、高耐圧ｎＭＯＳの閾値電圧を制御するために、第５のレジストＲ５の開口領域、すなわち、チャネル領域にｎ形の不純物をイオン注入する。本例では、８０ｋｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。第５のレジストＲ５は、イオン注入後除去される。
【００３４】
また、図１０に示すように、高耐圧ｐＭＯＳ領域ＨＶｐを除く他の領域上に第６のレジストＲ６を形成する。そして、高耐圧ｐＭＯＳの閾値電圧を制御するために、第６のレジストＲ６の開口領域、すなわち、チャネル領域にｐ形の不純物をイオン注入する。本例では、４０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。第６のレジストＲ６は、イオン注入後除去される。
【００３５】
なお、図９のイオン注入工程と、図１０のイオン注入工程とは、順番を逆にして行うことも可能である。
【００３６】
次に、高耐圧トランジスタのゲート酸化膜を形成する。図１１および図１２は、高耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【００３７】
図１１に示すように、まず、全面エッチングにより第１の酸化膜１１０を除去し、次に、高耐圧トランジスタのゲート酸化膜を形成するために、第２の酸化膜１１２を熱酸化形成する。そして、ゲート酸化膜として必要な領域を保護するように第７のレジストＲ７を形成し、第７のレジストＲ７の開口領域にある、不要な第２の酸化膜１１２をエッチングにより除去する。これにより、図１２に示すように、高耐圧ｎＭＯＳのためのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのためのゲート酸化膜１１２Ｇｐを形成する。なお、図中の破線は、高耐圧ｎＭＯＳおよびｐＭＯＳのチャネル領域を示しており、以下の図においても同様である。
【００３８】
ここで、形成されたゲート酸化膜１１２Ｇｐ，１１２Ｇｎは、熱酸化形成された第２の酸化膜１１２で構成される。ただし、最終的なゲート酸化膜は、後述する工程でさらに熱酸化形成される酸化膜を含めた構造となる。なお、本例において、第２の酸化膜１１２は、ゲート酸化膜１１２Ｇｐ、１１２Ｇｎの厚みが約７００Åとなるように、熱酸化形成される。
【００３９】
次に、低耐圧ｐＭＯＳを形成するためのｎウェルを低耐圧トランジスタ領域ＬＶの低耐圧ｐＭＯＳ領域ＬＶｐに形成する。図１３は、低耐圧ｐＭＯＳ領域ＬＶｐにｎウェルを形成する工程を示す概略断面図である。
【００４０】
図１３に示すように、基板１００の表面全体に犠牲酸化膜としての第３の酸化膜１１４を熱酸化形成する。そして、低耐圧ｐＭＯＳ領域ＬＶｐを除く他の領域に第８のレジストＲ８を形成する。そして、第８のレジストの開口領域、すなわち、低耐圧ｐＭＯＳ領域ＬＶｐの基板１００内に、ｎ形の不純物をイオン注入することによりｎウェル１４０を形成する。本例では、１．２ＭｅＶ、３８０ｋｅＶ、１８０ｋｅＶ、３０ｋｅＶの４種類のエネルギーを有するリンイオン（Ｐ+）をイオン注入してｎウェル１４０を形成する。第８のレジストＲ８は、イオン注入後除去される。
【００４１】
次に、低耐圧ｎＭＯＳを形成するためのｐウェルを低耐圧トランジスタ領域ＬＶの低耐圧ｎＭＯＳ領域ＬＶｎに形成する。図１４は、低耐圧ｎＭＯＳ領域ＬＶｎにｐウェルを形成する工程を示す概略断面図である。
【００４２】
図１４に示すように、低耐圧ｎＭＯＳ領域ＬＶｎを除く他の領域上に第９のレジストＲ９を形成する。第９のレジストＲ９の開口部、すなわち、低耐圧ｎＭＯＳ領域ＬＶｎの基板１００内に、ｐ形の不純物をイオン注入することによりｐウェル１５０を形成する。本例では、７００ｋｅＶ、１３０ｋｅＶ、６０ｋｅＶの３種類のエネルギーを有する硼素イオン（Ｂ+）と、５０ｋｅＶのエネルギーを有するフッ化硼素イオン（ＢＦ2 +）とをイオン注入してｐウェル１５０を形成する。第９のレジストＲ９は、イオン注入後除去される。
【００４３】
なお、図１３に示すｎウェル１４０の形成工程と、図１４に示すｐウェル１５０の形成工程は、順番を逆にすることも可能である。
【００４４】
ところで、図１３および図１４の工程終了時における高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐは、第２および第３の酸化膜１１２，１１４で構成されている。なお、本例における第３の酸化膜１１４は約１００Åの厚みで熱酸化形成され、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐは、約７６０〜７７０Åの厚みで形成されている。
【００４５】
次に、低耐圧トランジスタのゲート酸化膜を形成する。図１５および図１６は、低耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【００４６】
まず、図１５に示すように、第１０のレジストＲ１０を形成して、エッチングにより不要な第３の酸化膜１１４を除去する。その後、第１０のレジストＲ１０を除去した後、図１６に示すように、基板１００の表面全体に第４の酸化膜１１６を熱酸化形成する。低耐圧ｎＭＯＳ領域ＬＶｎおよび低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域（ＬＯＣＯＳ１０２に挟まれた領域）上に形成された第４の酸化膜１１６がそれぞれの領域に形成されるトランジスタのゲート酸化膜１１６Ｇｎ，１１６Ｇｐとなる。
【００４７】
なお、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐは、第２〜第４の酸化膜１１２，１１４，１１６で構成されることになる。ここで、本例における第４の酸化膜１１６は約７０Åの厚みで熱酸化形成され、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよび高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐは、約８００Åの厚みとなるように形成される。
【００４８】
次に、高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する。図１７〜図１９は、高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する工程を示す概略断面図である。
【００４９】
まず、図１７に示すように、基板１００の表面全体にゲート電極となるポリシリコン（ポリＳｉ）膜１６０を堆積形成する。そして、高耐圧ｎＭＯＳおよび低耐圧ｎＭＯＳのゲート電極となる領域を除く他の領域に第１１のレジストＲ１１を形成する。第１１のレジストＲ１１の開口領域、すなわち、高耐圧ｎＭＯＳおよび低耐圧ｎＭＯＳのゲート電極となるポリＳｉ膜１６０の領域にｎ形の不純物をイオン注入する。本例では、３０ｋｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。さらに、図１８に示すように、第１１のレジストＲ１１を除去した後、注入されたｎ形不純物（リン）を熱処理により拡散する。
【００５０】
そして、図１９に示すように、各トランジスタのゲート電極に対応する領域上に第１２のレジストＲ１２を形成する。そして、第１２のレジストＲ１２で保護されていない不要なポリＳｉ膜１６０をエッチングにより除去する。これにより、高耐圧ｐＭＯＳのゲート電極１６０Ｈｐと、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎと、低耐圧ｐＭＯＳのゲート電極１６０Ｌｐと、低耐圧ｎＭＯＳのゲート電極１６０Ｌｎとが形成される。
【００５１】
ここで、ポリＳｉの抵抗値は電極材料としては他の一般的な金属材料に比べて高いので、ポリＳｉを用いてゲート電極を構成する場合には、それぞれのチャネルに対応した不純物を注入することにより低抵抗化することが行われる。後述する図２４に示す工程においてｎＭＯＳのドレインおよびソース領域にｎ形の不純物をイオン注入する際に、対応するゲート電極にもｎ形不純物がイオン注入されるが、この際のイオン注入量ではｎＭＯＳのゲート電極に対するイオン注入量が不足し、低抵抗化が十分ではない。このため、上記図１７および図１８に示す処理において、ｎＭＯＳのゲート電極に対応するポリＳｉ領域１６０Ｈ，１６０Ｌを予備的に低抵抗化している。
【００５２】
なお、図１７における第１１のレジストＲ１１は、ゲート電極に対応しない領域にも開口領域を有しているが、これは、後述する図２４に示すドレインおよびソース領域へのイオン注入の工程において第１５のレジストＲ１５を形成するために使用されるレジストマスクと、同じレジストマスクを利用して第１１のレジストＲ１１を形成しているためである。このように、第１１のレジストＲ１１がゲート電極に対応しない領域に開口領域を有していても、図１９に示すように、ゲート電極に対応しない領域のポリＳｉはエッチングで除去されるので、問題はない。なお、専用のマスクにより形成される第１１のレジストＲ１１のゲート電極に対応しない領域を開口しないようにすることも可能である。
【００５３】
次に低耐圧ｎＭＯＳのソースおよびドレインのオフセット領域をｐウェル１５０の基板表面側に形成する。図２０は、低耐圧ｎＭＯＳのソースおよびドレインのオフセット領域を形成する工程を示す概略断面図である。
【００５４】
図２０に示すように、基板１００の表面全体に、第５の酸化膜１１８を熱酸化により形成する。そして、低耐圧ｎＭＯＳ領域ＬＶｎを除く他の領域上に第１３のレジストＲ１３を形成し、ｎ形不純物をｐウェル１５０の浅い領域にイオン注入する。本例では、ｎ形の不純物として３０ｋｅＶのエネルギーを有するリンイオン（Ｐ+）をイオン注入する。これにより、ドレイン領域およびソース領域を形成するためのドレインオフセット領域１５２およびソースオフセット領域１５４が形成される。
【００５５】
さらに、ｐ形不純物をｐウェル１５０の深い領域にイオン注入する。本例では、ｐ形不純物として５５ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。これにより、ｐウェル１５０の深い領域が浅い領域に比べてｎ形の不純物濃度が薄くなるように形成される。このようなｐウェル１５０の構造により、形成される低耐圧ｎＭＯＳの各電極間の耐圧を比較的高くすることが可能である。
【００５６】
また、低耐圧ｐＭＯＳのソースおよびドレインのオフセット領域をｎウェル１４０の基板表面側に形成する。図２１は、低耐圧ｐＭＯＳのソースおよびドレインのオフセット領域を形成する工程を示す概略断面図である。
【００５７】
図２１に示すように、低耐圧ｐＭＯＳ領域ＬＶｐを除く他の領域上に第１４のレジストＲ１４を形成し、ｐ形不純物をｎウェル１４０の浅い領域にイオン注入する。本例では、ｐ形不純物として２０ｋｅＶのエネルギーを有するフッ化硼素イオン（ＢＦ2 +）をイオン注入する。これにより、ドレイン領域およびソース領域を形成するためのドレインオフセット領域１４２およびソースオフセット領域１４４が形成される。
【００５８】
さらに、ｎ形不純物をｎウェル１４０の深い領域にイオン注入する。本例では、ｎ形不純物として１００ｋｅＶのエネルギーを有するリンイオン（Ｐ+）を注入する。これにより、ｎウェル１４０の深い領域が浅い領域に比べてｐ形の不純物濃度が薄くなるように形成される。このようなｎウェル１４０の構造により、形成される低耐圧ｐＭＯＳの各電極間の耐圧を比較的高くすることが可能である。
【００５９】
なお、図２０に示す低耐圧ｎＭＯＳのオフセット領域の形成工程と、図２１に示す低耐圧ｐＭＯＳのオフセット領域の形成工程とは、順番を逆にして行うことも可能である。
【００６０】
次に、低耐圧ｎＭＯＳのゲート電極１６０Ｌｎおよび低耐圧ｐＭＯＳのゲート電極１６０Ｌｐの側面に、ソース領域およびドレイン領域形成時のマスクとなるサイドウォールを形成する。図２２および図２３は、サイドウォール形成工程を示す概略断面図である。
【００６１】
図２２に示すように、基板１００の表面全体に、サイドウォール形成用の第６の酸化膜１１９を形成する。なお、本例における第６の酸化膜１１９は約１３００Åの厚みで形成される。そして、図２３に示すように、各トランジスタのゲート電極１６０Ｈｐ，１６０Ｈｎ，１６０Ｌｐ，１６０Ｌｎの上面を覆う第５の酸化膜１１８および第６の酸化膜１１９が完全に除去されるまでエッチバックする。これにより低耐圧ｐＭＯＳおよびｎＭＯＳのゲート電極１６０Ｌｐ，１６０Ｌｎの側面に第５の酸化膜１１８および第６の酸化膜１１９によるサイドウォール１１９ＳＷを形成する。なお、この工程において、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎおよび高耐圧ｐＭＯＳのゲート電極１６０Ｈｐの側面にも、同様に、サイドウォール１１９ＳＷが形成される。
【００６２】
次に、高耐圧トランジスタおよび低耐圧トランジスタのソース領域およびドレイン領域を形成する。図２４〜図２６は、高耐圧トランジスタおよび低耐圧トランジスタのソース領域およびドレイン領域を形成する工程を示す概略断面図である。
【００６３】
まず、図２４に示すように、高耐圧ｎＭＯＳ領域ＨＶｎおよび低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域を除く他の領域上に第１５のレジストＲ１５を形成する。そして、第１５のレジストＲ１５の他、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域ではゲート酸化膜１１２Ｇｎを、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域では、ゲート電極１６０Ｌｎおよびサイドウォール１１９ＳＷを、それぞれマスクとして、ｎ形不純物をイオン注入する。本例では、５０ｋｅＶのエネルギーを有する砒素イオン（Ａｓ+）を注入する。
【００６４】
また、図２５に示すように、高耐圧ｐＭＯＳ領域ＨＶｐおよび低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域を除く他の領域上に第１６のレジストＲ１６を形成する。そして、第１６のレジストＲ１６の他、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域ではゲート酸化膜１１２Ｇｐを、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域では、ゲート電極１６０Ｌｐおよびサイドウォール１１９ＳＷを、それぞれマスクとして、ｐ形不純物をイオン注入する。本例では、１０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【００６５】
なお、図２４に示すイオン注入工程と、図２５に示すイオン注入工程は、順番を逆にして行うことも可能である。
【００６６】
そして、高温、長時間の熱処理を行って注入された不純物を拡散することにより、図２６に示すように、高耐圧ｐＭＯＳのドレイン領域１２６およびソース領域１２８と、高耐圧ｎＭＯＳのドレイン領域１３６およびソース領域１３８と、低耐圧ｐＭＯＳのドレイン領域１４６およびソース領域１４８と、低耐圧ｎＭＯＳのドレイン領域１５６およびソース領域１５８とが形成される。
【００６７】
なお、図２４および図２５に示すように、ｎＭＯＳのゲート電極１６０Ｈｎ、１６０Ｌｎにはｎ形の不純物が注入され、ｐＭＯＳのゲート電極１６０Ｈｐ、１６０Ｌｐにはｐ形の不純物が注入されるので、これにより各ゲート電極１６０Ｈｎ，１６０Ｌｎ，１６０Ｈｐ，１６０Ｌｐは低抵抗化される。
【００６８】
また、図２４および図２５に示すように、高耐圧トランジスタ領域ＨＶにおいて、ｎＭＯＳやｐＭＯＳが形成される領域以外のＬＯＣＯＳ膜１０２で挟まれた領域にも、不純物をイオン注入している。これは、このようなＬＯＣＯＳ膜１０２で挟まれた領域に寄生的にチャネルが生じることにより、素子間の分離が不完全となる場合があるので、これを防ぐためである。
【００６９】
次に、各トランジスタのドレイン、ゲート、ソース領域の表面をシリサイド化する。図２７および図２８は、シリサイド化工程を示す概略断面図である。
【００７０】
図２７に示すように、基板１００の表面全体上に、スパッタリングによりチタン（Ｔｉ）膜１８０を形成する。そして、高温、長時間熱処理することにより、各トランジスタにおけるゲート１６０Ｈｐ，１６０Ｈｎ，１６０Ｌｐ，１６０Ｌｎと、ドレイン１２６，１３６，１４６，１４８と、ソース１２８，１３８，１４８，１５８のチタン膜１８０との接触領域１６０ＳＨｐ，１６０ＳＨｎ，１６０ＳＬｐ，１６０ＳＬｎ，１２６Ｓ，１３６Ｓ，１４６Ｓ，１４８Ｓ，１２８Ｓ，１３８Ｓ，１４８Ｓ，１５８Ｓをシリサイド化する。なお、シリサイド化されていないチタン膜１８０は、図２８に示すように、セルフアライン的に除去される。
【００７１】
以上の図１〜図２８に示す各工程の後、図示しない配線工程等を実施することにより、同一の基板１００上に高耐圧トランジスタおよび低耐圧トランジスタを混在形成した半導体装置が効率良く製造することができる。
【００７２】
Ｂ．基本的な製造工程により形成される高耐圧トランジスタの構造上の問題：
図２９および図３０は、基本的な製造工程により形成される高耐圧ｎＭＯＳの構造上の特徴を示す概略断面図である。なお、高耐圧ｐＭＯＳの場合も高耐圧ｎＭＯＳの場合と同様であるので、代表して、高耐圧ｎＭＯＳの場合についてのみ説明する。
【００７３】
高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎは、図２２および図２３に示した工程においてサイドウォール１１９ＳＷを形成する際にオーバエッチングされるため、図２９（Ａ）に示すようにサイドウォール１１９ＳＷが形成されていない周辺部（破線の丸で囲まれた部分）の厚みが中央部に比べて薄くなっている。このため、図２４および図２５に示す工程においてオフセット領域１３２，１３４に不純物をイオン注入する際に、本来なら、ゲート酸化膜１１２Ｇｎによってマスクされることにより不純物が注入されることのない領域、すなわち、ゲート酸化膜１１２Ｇｎの周辺部（破線の丸で囲まれた部分）の下層のオフセット領域にも、図２９（Ａ）に示すように不純物が注入されてしまう。そして、図２６に示す工程において、熱処理により、注入された不純物を拡散すると、図２９（Ｂ）に示すように、ゲート酸化膜１１２Ｇｎの周辺部（破線の丸で囲まれた部分）の下層のオフセット領域にもドレイン領域１３６αおよびソース領域１３８αが形成されてしまう。このように、ドレイン領域１３６αおよびソース領域１３８αがさらに形成されることにより、ドレイン領域とソース領域との間隔が狭くなり、これに起因して各電極間の耐圧の低下が発生する場合がある。
【００７４】
また、図２７に示す工程においてシリサイド化を行う際に、図３０に示すように、ゲート酸化膜１１２Ｇｎの周辺部（破線の丸で囲まれた部分）の下層領域１３６α，１３８αの表面領域１３６Ｓα，１３８Ｓαがシリサイド化される場合もある。これによっても、ドレイン領域とソース領域との間隔が狭くなり、各電極間の耐圧の低下を招く場合もある。なお、このシリサイド化は、下層領域１３６α，１３８αに不純物が注入されないでドレイン領域およびソース領域が形成されない場合においても、ゲート酸化膜１１２Ｇｎの周辺部（破線の丸で囲まれた部分）が中央部に比べて薄いことにより、発生する場合がある。
【００７５】
以上説明したように、基本的な製造工程により形成される高耐圧トランジスタは、低耐圧トランジスタのゲート電極に対するサイドウォールの製造工程において、ゲート酸化膜がオーバーエッチングされることにより、各電極間の耐圧の低下を招く場合があるという問題を有している。
【００７６】
Ｃ．第１の実施例の製造工程：
そこで、このような基本的な製造工程により形成される高耐圧トランジスタの問題を解決するために、本発明の第１の実施例では、図３１〜図３８に示すように、半導体装置の製造工程の一部を、基本的な製造工程から変更するようにした。図３１〜図３８は本発明の第１の実施例としての半導体製造装置の製造工程のうち、主要工程を示す概略断面図である。
【００７７】
本実施例の製造工程では、まず、基本的な製造工程のうち、図１１および図１２に示す高耐圧トランジスタのゲート酸化膜を形成する工程を、図３１および図３２に示す工程に変更する。
【００７８】
図３１および図３２は、本実施例の製造工程のうち、高耐圧トランジスタのゲート酸化膜となるべき酸化膜を形成する工程を示す概略断面図である。図３１および図３２に示す工程では、図１１および図１２に示す工程と比較すればわかるように、基板１００上に形成された第２の酸化膜１１２のうち、低耐圧トランジスタ領域ＬＶの酸化膜は全て除去するが、高耐圧トランジスタ領域ＨＶの酸化膜は、開口を開けることなく、全面をそのまま残すようにしている。このため、図３１に示す工程では、第７のレジストＲ７がレジストＲ７Ａに変更されている。
【００７９】
具体的には、図３１に示すように、第２の酸化膜１１２を熱酸化形成した後、高耐圧トランジスタ領域ＨＶの酸化膜を保護するように、高耐圧トランジスタ領域ＨＶの全体にレジストＲ７Ａを形成し、低耐圧トランジスタ領域ＬＶにある第２の酸化膜１１２のみをエッチングにより除去する。これにより、図３２に示すように、高耐圧トランジスタ領域ＨＶのみに、将来のゲート酸化膜となり得る酸化膜を形成する。
【００８０】
次に、以降の製造工程は、図２０および図２１に示す低耐圧ＭＯＳのソースおよびドレインのオフセット領域を形成する工程まで、前述した基本的な製造工程と同じである。但し、高耐圧トランジスタ領域ＨＶの酸化膜を全面残したことよって、例えば、図１５に示す低耐圧トランジスタのゲート酸化膜を形成する工程では、高耐圧トランジスタ領域ＨＶにおいて、形成する第１０のレジストＲ１０の形状も、それに応じて変更される。
【００８１】
次に、本実施例の製造工程では、基本的な製造工程のうち、図２２および図２３に示すサイドウォール形成工程を、図３３および図３４に示す工程に、図２４および図２５に示す高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を、図３５および図３６に示す工程に、それぞれ変更する。
【００８２】
図３３および図３４は、本実施例の製造工程のうち、サイドウォール形成工程を示す概略断面図である。基本的な製造工程である図２２に示す工程では、サイドウォール形成用の第６の酸化膜１１９を、標準厚さである厚さ約１３００Åで形成していたのを、本実施例である図３３に示す工程では、それよりも厚い約２０００Åで形成するようにしている。
【００８３】
具体的には、図３３に示すように、基板１００の表面全体に、サイドウォール形成用の第６の酸化膜１１９を、標準厚さ（約１３００Å）よりも厚い約２０００Åで形成する。そして、この形成した第６の酸化膜１１９を、図３４に示すように、低耐圧トランジスタ領域ＬＶの基板１００が露出するまで、オーバーエッチングする。これにより低耐圧ｐＭＯＳおよびｎＭＯＳのゲート電極１６０Ｌｐ，１６０Ｌｎの側面に第５の酸化膜１１８および第６の酸化膜１１９によるサイドウォール１１９ＳＷを形成する。なお、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎおよび高耐圧ｐＭＯＳのゲート電極１６０Ｈｐの側面にも、同様に、サイドウォール１１９ＳＷが形成される。
【００８４】
一般的に、酸化膜をエッチングする際のエッチング量は、その酸化膜の厚さに比例する。従って、上記の如く、サイドウォール形成用の第６の酸化膜１１９を、標準厚さ（約１３００Å）よりも厚くすることよって、エッチング量は多くなる。そのため、図３４と図２３とを比較すれば明らかなように、高耐圧トランジスタ領域ＨＶにおいて、エッチングした後に残る酸化膜（第２の酸化膜１１２）の厚さを、基本的な製造工程の場合よりも薄くすることができる。
【００８５】
図３５および図３６は、本実施例の製造工程のうち、高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図３５に示す工程では、図２４に示す工程と比較すればわかるように、第１５のレジストＲ１５がレジストＲ１５Ａに変更されている。このレジストＲ１５Ａには、高耐圧ｎＭＯＳ領域ＨＶｎにおけるサイドウォール１１９ＳＷおよびその周辺の酸化膜１１２を少なくとも覆うように、レジストＲ１５ｎがさらに形成されている。そこで、図３５に示す工程では、このようなレジストＲ１５Ａを用いて、まず、不要な部分の酸化膜１１２をエッチングにより除去して、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域に、ドレイン領域およびソース領域を形成すべきドレイン／ソース形成領域をそれぞれ開口している。そして、さらに、上述したレジストＲ１５Ａを除去することなくそのまま用いて、開口したドレイン／ソース形成領域にｎ形不純物をイオン注入している。
【００８６】
具体的には、図３５に示すように、まず、上述したレジストＲ１５Ａを、高耐圧ｎＭＯＳ領域ＨＶｎおよび低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域を除く他の領域上に形成して、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去する。これにより、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域に、ドレイン／ソース形成領域がそれぞれ開口すると共に、ゲート酸化膜１１２Ｇｎが独立する。次に、上述したレジストＲ１５Ａをそのままマスクとして用いる他、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域では、ゲート電極１６０Ｌｎおよびサイドウォール１１９ＳＷを、それぞれマスクとして用いて、ｎ形不純物をイオン注入する。本例では、５０ｋｅＶのエネルギーを有する砒素イオン（Ａｓ+）を注入する。
【００８７】
一方、図３６に示す工程においても、図２５に示す工程と比較すればわかるように、第１６のレジストＲ１６がレジストＲ１６Ａに変更されている。このレジストＲ１６Ａにも、高耐圧ｐＭＯＳ領域ＨＶｐにおけるサイドウォール１１９ＳＷおよびその周辺の酸化膜１１２を少なくとも覆うように、レジストＲ１６ｐがさらに形成されている。そこで、図３６に示す工程では、このようなレジストＲ１６Ａを用いて、まず、不要な部分の酸化膜１１２をエッチングにより除去して、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域にドレイン／ソース形成領域をそれぞれ開口している。そして、さらに、上述したレジストＲ１６Ａを除去することなくそのまま用いて、開口したドレイン／ソース形成領域にｐ形不純物をイオン注入している。
【００８８】
具体的には、図３６に示すように、まず、上述したレジストＲ１６Ａを、高耐圧ｐＭＯＳ領域ＨＶｐおよび低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域を除く他の領域上に形成する。そして、そのレジストＲ１６Ａを用いて、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去する。これにより、今度は、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域に、ドレイン／ソース形成領域がそれぞれ開口すると共に、ゲート酸化膜１１２Ｇｐが独立する。次に、上述したレジストＲ１６Ａをそのままマスクとして用いる他、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域では、ゲート電極１６０Ｌｐおよびサイドウォール１１９ＳＷを、それぞれマスクとして用いて、ｐ形不純物をイオン注入する。本例では、１０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【００８９】
このように、図３５に示す工程では、ｎ形不純物をイオン注入する際に、レジストＲ１５ＡにおけるレジストＲ１５ｎがマスクとなるため、ゲート酸化膜１１２Ｇｎの薄くなっている部分のオフセット領域１３６α，１３８α（図２９参照）にｎ形不純物が注入されるのを防止することができる。同様に、図３６に示す工程では、ｐ形不純物をイオン注入する際に、レジストＲ１６ＡにおけるレジストＲ１６ｐがマスクとなるため、ゲート酸化膜１１２Ｇｐの薄くなっている部分のオフセット領域１２６α，１２８α（図２９参照）にｐ形不純物が注入されるのを防止することができる。
【００９０】
また、図３５および図３６に示す工程では、レジストＲ１５Ａ，Ｒ１６Ａを用いて、高耐圧ＭＯＳ領域の素子形成領域に、ドレイン／ソース形成領域を開口し、その後、同じレジストＲ１５Ａ，Ｒ１６Ａを除去することなくそのまま用いて、その開口したドレイン／ソース形成領域に不純物をイオン注入しているため、それら領域に正確にイオン注入することができる。
【００９１】
すなわち、上述した基本的な製造工程では、図１１および図１２に示す工程において、高耐圧トランジスタ領域ＨＶにドレイン／ソース形成領域を開口した後、種々の工程を経てから、図２５および図２６に示す工程において、新たなレジストＲ１５，Ｒ１６を用いて、ドレイン／ソース形成領域に不純物をイオン注入している。そのため、レジストＲ１５，Ｒ１６を形成する際に、レジストＲ１５，Ｒ１６の開口領域とドレイン／ソース形成領域と間に位置ずれが発生する可能性があり、それ故、それら領域に精度よくイオン注入することが困難である。これに対し、本実施例では、ドレイン／ソース形成領域を開口する際に用いたレジストＲ１５Ａ，Ｒ１６Ａを、除去して新たに形成したりすることなく、そのまま、それら領域へのイオン注入のために用いているため、レジストの位置ずれの発生する余地がなく、それら領域に精度よくイオン注入することが可能となる。
【００９２】
さらにまた、図３５および図３６に示す工程では、レジストＲ１５Ａ，Ｒ１６Ａを用いて、エッチングにより、高耐圧ＭＯＳ領域の素子形成領域に、ドレイン／ソース形成領域を開口する際に、図３５に示す工程では低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域がレジストＲ１５Ａによって覆われておらず、図３６に示す工程では低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域がレジストＲ１６Ａによって覆われておらず、それぞれ、その後のイオン注入のために開いているので、これら低耐圧ＭＯＳ領域の素子形成領域では、酸化膜によって形成されているサイドウォール１１９ＳＷも、エッチングによる影響を受けることになる。しかしながら、本実施例では、前述したとおり、図３３および図３４に示す工程において、標準厚さよりも厚く（約２０００Å）形成した酸化膜１１９から、サイドウォール１１９ＳＷを形成しているため、図３５および図３６に示す工程において、例え、サイドウォール１１９ＳＷの一部がエッチングにより除去されても、最終的にサイドウォール１１９ＳＷとして必要な所望の膜厚を確保することができる。また、上述したように、サイドウォール形成用の酸化膜１１９を厚くしたことによって、図３４に示す工程では、高耐圧トランジスタ領域ＨＶにおいて、エッチングした後に残る酸化膜１１２の厚さを薄くすることができたので、これにより、図３５および図３６に示す工程において、エッチングにより、高耐圧トランジスタ領域ＨＶにおける酸化膜１１２を除去して、ドレイン／ソース形成領域を開口する際の、エッチング量を少なくすることができる。従って、図３５および図３６に示す工程において、低耐圧トランジスタ領域ＬＶにおけるサイドウォール１１９ＳＷのエッチングされる量も少なくすることができる。
【００９３】
なお、図３５および図３６に示す工程においても、ｎＭＯＳのゲート電極１６０Ｈｎ、１６０Ｌｎにはｎ形の不純物が注入され、ｐＭＯＳのゲート電極１６０Ｈｐ、１６０Ｌｐにはｐ形の不純物が注入されるので、これにより各ゲート電極１６０Ｈｎ，１６０Ｌｎ，１６０Ｈｐ，１６０Ｌｐｎは低抵抗化される。
【００９４】
また、図３５および図３６に示す工程では、高耐圧トランジスタ領域ＨＶにおいて、ｎＭＯＳやｐＭＯＳが形成される領域以外のＬＯＣＯＳ膜１０２で挟まれた領域も、レジストＲ１５Ａ，Ｒ１６Ａを用いて酸化膜１１２をエッチングにより除去することによって、それぞれ開口し、同じレジストＲ１５Ａ，Ｒ１６Ａを用いて、不純物をイオン注入している。この結果、このようなＬＯＣＯＳ膜１０２で挟まれた領域に対しても、正確にイオン注入することができ、素子間の分離の不完全さを防止することができる。
【００９５】
また、図３５および図３６に示す工程において、さらに形成されるレジストＲ１５ｐ、Ｒ１６ｐは、形成寸法精度を考慮して、それぞれの電極１６０Ｈｎ，１６０Ｈｐの周辺端部上も覆うように形成される。
【００９６】
次に、本実施例の製造工程では、基本的な製造工程のうち、図２７および図２８に示すシリサイド化工程の前に、図３７および図３８に示す工程を追加する。また、図３５に示すイオン注入工程と、図３６に示すイオン注入工程は、順番を逆にして行うことも可能である。
【００９７】
図３７および図３８は、本実施例の製造工程のうち、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜を形成する工程を示す概略断面図である。
【００９８】
図３７に示すように、基板１００の表面全体に第７の酸化膜１９０を堆積形成する。本例では、第７の酸化膜１９０を約７００Åの厚みで堆積形成している。そして、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを覆うように第１７のレジストＲ１７を形成する。そして、第１７のレジストＲ１７で覆われた部分を除く第７の酸化膜１９０をエッチングにより除去することにより、図３８に示すように、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜１９０Ｐが形成される。
【００９９】
なお、あらたに追加された第１７のレジストＲ１７は、形成寸法精度を考慮して、それぞれの電極１６０Ｈｎ，１６０Ｈｐの周辺端部上も覆うように形成される。これにより、エッチングにより形成された保護酸化膜１９０Ｐも、ゲート電極１６０Ｈｐ，１６０Ｈｎの周辺端部上を覆うように形成されている。
【０１００】
そして、その後は、図２７および図２８に示す工程により、各トランジスタのドレイン，ゲート，ソース領域の表面がシリサイド化される。
【０１０１】
ここで本実施例において、図３８に示すようにゲート酸化膜１１２Ｇｐ，１１２Ｇｎの薄い部分は、約７００Åの十分厚い第７の酸化膜１９０により覆われて保護されている。従って、図２７および図２８に示す工程によりシリサイド化を行ったとしても、図３０で示したような、ゲート酸化膜１１２Ｇｐ，１１２Ｇｎの薄い部分のオフセット領域１２６α，１２８α，１３６α，１３８αの表面領域１２６Ｓα，１２８Ｓα，１３６Ｓα，１３８Ｓαがシリサイド化されることはない。
【０１０２】
以上説明したように、本実施例においても、基本的な製造工程の場合と同様に、同一の基板１００上に高耐圧トランジスタおよび低耐圧トランジスタを効率良く混在形成することができる。また、特に、本実施例においては、基本的な製造工程により形成される高耐圧トランジスタにおいて問題であった耐圧の低下を、有効に防止することができるという利点を有している。
【０１０３】
図３９は、本実施例の製造工程により形成された高耐圧トランジスタを示す概略断面図である。図３９に示すように、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷを覆うように保護酸化膜１９０Ｐが形成されている。また、この保護酸化膜１９０Ｐは、上述したように、寸法精度を考慮して、ゲート電極１６０Ｈｐの周辺端部も覆うように形成されている。このため、高耐圧ｐＭＯＳのゲート電極１６０Ｈｐにおいてシリサイド化されている領域１６０ＳＨｐは、保護酸化膜１９０Ｐにより覆われていない開口部のみとなる。すなわち、高耐圧ｐＭＯＳのゲート電極１６０Ｈｐ表面の周辺端部にはシリサイド化されていない領域が発生する。
【０１０４】
高耐圧ｎＭＯＳも、同様に、ゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷを覆うように保護酸化膜１９０Ｐが形成されている。また、この保護酸化膜１９０Ｐは、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎの周辺端部も覆うように形成されている。このため、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎにおいてシリサイド化されている領域１６０ＳＨｎも、保護酸化膜１９０Ｐにより覆われていない開口部のみとなる。すなわち、高耐圧ｎＭＯＳのゲート電極１６０Ｈｎ表面の周辺端部にもシリサイド化されていない領域が発生する。
【０１０５】
Ｄ．第２の実施例の製造工程：
次に、本発明の第２の実施例では、上記した基本的な製造工程により形成される高耐圧トランジスタの問題を解決するために、半導体装置の製造工程の一部を、基本的な製造工程から、前述の図３１、図３２、図３７および図３８に示すように変更する他、図４０〜図４３に示すように変更するようにした。図４０〜図４３は本発明の第２の実施例としての半導体製造装置の製造工程のうち、主要工程を示す概略断面図である。
【０１０６】
本実施例の製造工程では、まず、基本的な製造工程のうち、図１１および図１２に示す高耐圧トランジスタのゲート酸化膜を形成する工程を、第１の実施例の場合と同様に、図３１および図３２に示す工程に変更する。
【０１０７】
前述したとおり、図３１および図３２に示す工程では、第２の酸化膜１１２を熱酸化形成した後、高耐圧トランジスタ領域ＨＶの酸化膜を保護するように、高耐圧トランジスタ領域ＨＶの全体にレジストＲ７Ａを形成し、低耐圧トランジスタ領域ＬＶにある第２の酸化膜１１２のみをエッチングにより除去して、高耐圧トランジスタ領域ＨＶのみに、将来のゲート酸化膜となり得る酸化膜を形成する。
【０１０８】
次に、以降の製造工程は、図２２および図２３に示すサイドウォール形成工程まで、前述した基本的な製造工程と同じである。但し、高耐圧トランジスタ領域ＨＶの酸化膜を全面残したことよって、例えば、図１５に示す低耐圧トランジスタのゲート酸化膜を形成する工程では、高耐圧トランジスタ領域ＨＶにおいて、形成する第１０のレジストＲ１０の形状も、それに応じて変更される。
【０１０９】
次に、本実施例の製造工程では、基本的な製造工程のうち、図２４および図２５に示す高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を、図４０〜図４３に示す工程に、それぞれ変更する。具体的には、高耐圧トランジスタおよび低耐圧トランジスタにおいて、同時に行われていた不純物のイオン注入を、低圧トランジスタと高圧トランジスタとで別々に行うようにしている。
【０１１０】
図４０は、本実施例の製造工程のうち、低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図４０に示す工程では、図２４に示す工程と比較すればわかるように、第１５のレジストＲ１５がレジストＲ１５Ｂに変更されている。このレジストＲ１５Ｂでは、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域のみ開いており、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域を含む他の領域は全て覆うように構成されている。そして、このレジストＲ１５Ｂを用いて、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域のみにｎ形不純物をイオン注入している。
【０１１１】
具体的には、図４０に示すように、まず、上述したレジストＲ１５Ｂを、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域を除く全ての領域上に形成し、このレジストＲ１５Ｂをマスクとして用いる他、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域において、ゲート電極１６０Ｌｎおよびサイドウォール１１９ＳＷを、それぞれマスクとして用いて、ｎ形不純物をイオン注入する。本例では、５０ｋｅＶのエネルギーを有する砒素イオン（Ａｓ+）を注入する。
【０１１２】
これにより、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域のうち、ドレイン／ソース形成領域にｎ形不純物がイオン注入される。
【０１１３】
次に、図４１は、本実施例の製造工程のうち、高耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図４１に示す工程では、図２４に示す工程と比較すればわかるように、第１５のレジストＲ１５がレジストＲ１５Ｃに変更されている。このレジストＲ１５Ｃには、高耐圧ｎＭＯＳ領域ＨＶｎにおけるサイドウォール１１９ＳＷおよびその周辺の酸化膜１１２を少なくとも覆うように、レジストＲ１５ｎがさらに形成されている。また、低耐圧ｎＭＯＳ領域ＬＶｎの素子形成領域を含む低耐圧トランジスタ領域ＬＶ領域全体を覆うように構成されている。そこで、図４１に示す工程では、このようなレジストＲ１５Ｃを用いて、まず、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去して、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域にドレイン／ソース形成領域をそれぞれ開口している。そして、さらに、上述したレジストＲ１５Ｃを除去することなくそのまま用いて、開口したドレイン／ソース形成領域にｎ形不純物をイオン注入している。
【０１１４】
具体的には、図４１に示すように、まず、上述したレジストＲ１５Ｃを、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域を除く他の領域上に形成して、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去する。これにより、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域に、ドレイン／ソース形成領域がそれぞれ開口すると共に、ゲート酸化膜１１２Ｇｎが独立する。次に、上述したレジストＲ１５Ｃをそのままマスクとして用いて、ｎ形不純物をイオン注入する。本例では、５０ｋｅＶのエネルギーを有する砒素イオン（Ａｓ+）を注入する。
【０１１５】
これにより、少なくとも、高耐圧ｎＭＯＳ領域ＨＶｎの素子形成領域のうち、ドレイン／ソース形成領域にｎ形不純物がイオン注入される。
【０１１６】
一方、図４２は、本実施例の製造工程のうち、低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図４２に示す工程では、図２５に示す工程と比較すればわかるように、第１６のレジストＲ１６がレジストＲ１６Ｂに変更されている。このレジストＲ１６Ｂでは、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域のみ開いており、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域を含む他の領域は全て覆うように構成されている。そして、このレジストＲ１６Ｂを用いて、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域のみにｐ形不純物をイオン注入している。
【０１１７】
具体的には、図４２に示すように、まず、上述したレジストＲ１６Ｂを、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域を除く全ての領域上に形成し、このレジストＲ１６Ｂをマスクとして用いる他、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域において、ゲート電極１６０Ｌｐおよびサイドウォール１１９ＳＷを、それぞれマスクとして用いて、ｐ形不純物をイオン注入する。本例では、１０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【０１１８】
これにより、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域のうち、ドレイン／ソース形成領域にｐ形不純物がイオン注入される。
【０１１９】
次に、図４３は、本実施例の製造工程のうち、高耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。図４３に示す工程では、図２５に示す工程と比較すればわかるように、第１６のレジストＲ１６がレジストＲ１６Ｃに変更されている。このレジストＲ１６Ｃには、高耐圧ｐＭＯＳ領域ＨＶｐにおけるサイドウォール１１９ＳＷおよびその周辺の酸化膜１１２を少なくとも覆うように、レジストＲ１６ｐがさらに形成されている。また、低耐圧ｐＭＯＳ領域ＬＶｐの素子形成領域を含む低耐圧トランジスタ領域ＬＶ領域全体を覆うように構成されている。そこで、図４３に示す工程では、このようなレジストＲ１６Ｃを用いて、まず、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去して、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域にドレイン／ソース形成領域をそれぞれ開口している。そして、さらに、上述したレジストＲ１６Ｃを除去することなくそのまま用いて、開口したドレイン／ソース形成領域にｐ形不純物をイオン注入している。
【０１２０】
具体的には、図４３に示すように、まず、上述したレジストＲ１６Ｃを、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域を除く他の領域上に形成して、高耐圧トランジスタ領域ＨＶにおける不要な部分の酸化膜１１２をエッチングにより除去する。これにより、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域に、ドレイン／ソース形成領域がそれぞれ開口すると共に、ゲート酸化膜１１２Ｇｐが独立する。次に、上述したレジストＲ１６Ｃをそのままマスクとして用いて、ｐ形不純物をイオン注入する。本例では、１０ｋｅＶのエネルギーを有する硼素イオン（Ｂ+）を注入する。
【０１２１】
これにより、少なくとも、高耐圧ｐＭＯＳ領域ＨＶｐの素子形成領域のうち、ドレイン／ソース形成領域にｐ形不純物がイオン注入される。
【０１２２】
このように、図４１に示す工程では、第１の実施例の場合と同様に、ｎ形不純物をイオン注入する際に、レジストＲ１５ＣにおけるレジストＲ１５ｎがマスクとなるため、ゲート酸化膜１１２Ｇｎの薄くなっている部分のオフセット領域１３６α，１３８α（図２９参照）にｎ形不純物が注入されるのを防止することができる。同様に、図４３に示す工程では、ｐ形不純物をイオン注入する際に、レジストＲ１６ＡにおけるレジストＲ１６ｐがマスクとなるため、ゲート酸化膜１１２Ｇｐの薄くなっている部分のオフセット領域１２６α，１２８α（図２９参照）にｐ形不純物が注入されるのを防止することができる。
【０１２３】
また、図４１および図４３に示す工程では、第１の実施例の場合と同様に、レジストＲ１５Ｃ，Ｒ１６Ｃを用いて、高耐圧ＭＯＳ領域の素子形成領域に、ドレイン／ソース形成領域を開口し、その後、同じレジストＲ１５Ａ，Ｒ１６Ａを除去することなくそのまま用いて、その開口したドレイン／ソース形成領域に不純物をイオン注入しているため、レジストの位置ずれの発生する余地がなく、それら領域に精度よくイオン注入することが可能となる。
【０１２４】
さらにまた、本実施例では、低耐圧トランジスタ領域ＬＶに対する不純物のイオン注入と、高耐圧トランジスタ領域ＨＶに対する不純物のイオン注入と、をそれぞれ別々に行うようにしているため、図４１および図４３に示す工程では、低耐圧ＭＯＳ領域の素子形成領域を含む低耐圧トランジスタ領域ＬＶ全体が、レジストＲ１５Ｃ，Ｒ１６Ｃによって覆われている。このため、図４１および図４３に示す工程において、高耐圧ＭＯＳ領域の素子形成領域に、ドレイン／ソース形成領域を開口するために、レジストＲ１５Ｃ，Ｒ１６Ｃを用いて、エッチングを行っても、低耐圧ＭＯＳ領域の素子形成領域では、そのエッチングによる影響を何ら受けることがなく、酸化膜によって形成されるサイドウォール１１９ＳＷの一部がエッチングにより除去される恐れもない。
【０１２５】
なお、図４０〜図４３に示す工程においても、ｎＭＯＳのゲート電極１６０Ｈｎ、１６０Ｌｎにはｎ形の不純物が注入され、ｐＭＯＳのゲート電極１６０Ｈｐ、１６０Ｌｐにはｐ形の不純物が注入されるので、これにより各ゲート電極１６０Ｈｎ，１６０Ｌｎ，１６０Ｈｐ，１６０Ｌｐｎは低抵抗化される。
【０１２６】
また、図４１および図４３に示す工程では、高耐圧トランジスタ領域ＨＶにおいて、ｎＭＯＳやｐＭＯＳが形成される領域以外のＬＯＣＯＳ膜１０２で挟まれた領域も、レジストＲ１５Ｃ，Ｒ１６Ｃを用いて酸化膜１１２をエッチングにより除去することによって、それぞれ開口し、同じレジストＲ１５Ｃ，Ｒ１６Ｃを用いて、不純物をイオン注入している。この結果、このようなＬＯＣＯＳ膜１０２で挟まれた領域に対しても、正確にイオン注入することができ、素子間の分離の不完全さを防止することができる。
【０１２７】
また、図４１および図４３に示す工程において、さらに形成されるレジストＲ１５ｐ、Ｒ１６ｐは、形成寸法精度を考慮して、それぞれの電極１６０Ｈｎ，１６０Ｈｐの周辺端部上も覆うように形成される。
【０１２８】
また、図４０に示すイオン注入工程と、図４１に示すイオン注入工程と、図４２に示すイオン注入工程と、図４３に示すイオン注入工程は、それぞれ、順番を入れ換えることも可能である。
【０１２９】
次に、本実施例の製造工程では、基本的な製造工程のうち、図２７および図２８に示すシリサイド化工程の前に、第１の実施例の場合と同様に、図３７および図３８に示す工程を追加する。
【０１３０】
前述したとおり、図３７に示す工程では、基板１００の表面全体に第７の酸化膜１９０を堆積形成した後、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを覆うように第１７のレジストＲ１７を形成する。そして、第１７のレジストＲ１７で覆われた部分を除く第７の酸化膜１９０をエッチングにより除去することにより、図３８に示すように、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜１９０Ｐが形成される。
【０１３１】
そして、その後は、図２７および図２８に示す工程により、各トランジスタのドレイン，ゲート，ソース領域の表面がシリサイド化される。
【０１３２】
本実施例においても、図３８に示すようにゲート酸化膜１１２Ｇｐ，１１２Ｇｎの薄い部分は十分厚い第７の酸化膜１９０により覆われて保護されているので、図２７および図２８に示す工程によりシリサイド化を行ったとしても、図３０で示したような、ゲート酸化膜１１２Ｇｐ，１１２Ｇｎの薄い部分のオフセット領域１２６α，１２８α，１３６α，１３８αの表面領域１２６Ｓα，１２８Ｓα，１３６Ｓα，１３８Ｓαがシリサイド化されることはない。
【０１３３】
以上説明したように、本実施例においても、基本的な製造工程の場合と同様に、同一の基板１００上に高耐圧トランジスタおよび低耐圧トランジスタを効率良く混在形成することができる。また、特に、本実施例においては、基本的な製造工程により形成される高耐圧トランジスタにおいて問題であった耐圧の低下を、有効に防止することができるという利点を有している。
【０１３４】
なお、本実施例の製造工程により形成された高耐圧トランジスタも、図３９に示す高耐圧トランジスタと、ほぼ同様の構造上の特徴を有することになる。
【０１３５】
Ｅ．変形例：
なお、本発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
【０１３６】
例えば、上記実施例においては、ゲート酸化膜の薄い部分のシリサイド化を防止するための保護膜として酸化膜を形成する場合を例に説明しているが、これに限定するものではなく、例えば、窒化膜（Ｓｉ3Ｎ4）等であってもよい。すなわち、保護膜として形成可能なものであればよい。
【図面の簡単な説明】
【図１】フィールド部の表面にフィールド酸化膜を形成する工程を示す概略断面図である。
【図２】高耐圧トランジスタ領域ＨＶにｎウェルを形成する工程を示す概略断面図である。
【図３】高耐圧トランジスタ領域ＨＶにｎウェルを形成する工程を示す概略断面図である。
【図４】高耐圧トランジスタ領域ＨＶにｐウェルを形成する工程を示す概略断面図である。
【図５】高耐圧トランジスタ領域ＨＶにｐウェルを形成する工程を示す概略断面図である。
【図６】高耐圧トランジスタのドレインおよびソースのオフセット領域を形成する工程を示す概略断面図である。
【図７】高耐圧トランジスタのドレインおよびソースのオフセット領域を形成する工程を示す概略断面図である。
【図８】高耐圧トランジスタのドレインおよびソースのオフセット領域を形成する工程を示す概略断面図である。
【図９】高耐圧ｎＭＯＳのチャネル領域にｎ形不純物をイオン注入する工程を示す概略断面図である。
【図１０】高耐圧ｐＭＯＳのチャネル領域にｐ形不純物をイオン注入する工程を示す概略断面図である。
【図１１】高耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【図１２】高耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【図１３】低耐圧ｐＭＯＳ領域ＬＶｐにｎウェルを形成する工程を示す概略断面図である。
【図１４】低耐圧ｎＭＯＳ領域ＬＶｎにｐウェルを形成する工程を示す概略断面図である。
【図１５】低耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【図１６】低耐圧トランジスタのゲート酸化膜を形成する工程を示す概略断面図である。
【図１７】高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する工程を示す概略断面図である。
【図１８】高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する工程を示す概略断面図である。
【図１９】高耐圧トランジスタおよび低耐圧トランジスタのゲート電極を形成する工程を示す概略断面図である。
【図２０】低耐圧ｎＭＯＳのソースおよびドレインのオフセット領域を形成する工程を示す概略断面図である。
【図２１】低耐圧ｐＭＯＳのソースおよびドレインのオフセット領域を形成する工程を示す概略断面図である。
【図２２】サイドウォール形成工程を示す概略断面図である。
【図２３】サイドウォール形成工程を示す概略断面図である。
【図２４】高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図２５】高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図２６】高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図２７】シリサイド化工程を示す概略断面図である。
【図２８】シリサイド化工程を示す概略断面図である。
【図２９】基本的な製造工程により形成される高耐圧ｎＭＯＳの構造上の特徴を示す概略断面図である。
【図３０】基本的な製造工程により形成される高耐圧ｎＭＯＳの構造上の特徴を示す概略断面図である。
【図３１】本発明の第１の実施例としての半導体装置の製造工程のうち、高耐圧トランジスタのゲート酸化膜となるべき酸化膜を形成する工程を示す概略断面図である。
【図３２】第１の実施例の製造工程のうち、高耐圧トランジスタのゲート酸化膜となるべき酸化膜を形成する工程を示す概略断面図である。
【図３３】第１の実施例の製造工程のうち、サイドウォール形成工程を示す概略断面図である。
【図３４】第１の実施例の製造工程のうち、サイドウォール形成工程を示す概略断面図である。
【図３５】第１の実施例の製造工程のうち、高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図３６】第１の実施例の製造工程のうち、高耐圧トランジスタおよび低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図３７】第１の実施例の製造工程のうち、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜を形成する工程を示す概略断面図である。
【図３８】第１の実施例の製造工程のうち、高耐圧ｎＭＯＳのゲート酸化膜１１２Ｇｎおよびサイドウォール１１９ＳＷと、高耐圧ｐＭＯＳのゲート酸化膜１１２Ｇｐおよびサイドウォール１１９ＳＷとを保護する保護酸化膜を形成する工程を示す概略断面図である。
【図３９】第１の実施例の製造工程により形成された高耐圧トランジスタを示す概略断面図である。
【図４０】本発明の第２の実施例としての半導体装置の製造工程のうち、低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図４１】第２の実施例の製造工程のうち、高耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図４２】第２の実施例の製造工程のうち、低耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【図４３】第２の実施例の製造工程のうち、高耐圧トランジスタのドレイン領域およびソース領域を形成する工程を示す概略断面図である。
【符号の説明】
１００…基板
１０２…ＬＯＣＯＳ膜
１１０…第１の酸化膜
１１２…第２の酸化膜
１１２Ｇｎ，１１２Ｇｐ…ゲート酸化膜
１１４…第３の酸化膜
１１６…第４の酸化膜
１１６Ｇｎ，１１６Ｇｐ…ゲート酸化膜
１１８…第５の酸化膜
１１９…第６の酸化膜
１１９ＳＷ…サイドウォール
１２０…ｎウェル
１２２…オフセットドレイン領域
１２４…オフセットソース領域
１２６…ドレイン領域
１２６Ｓα，１２８Ｓα，１３６Ｓα，１３８Ｓα…表面領域
１２６α，１２８α，１３６α，１３８α…オフセット領域
１２８…ソース領域
１２８α…ソース領域
１３０…ｐウェル
１３２…オフセットドレイン領域
１３４…オフセットソース領域
１３６…ドレイン領域
１３６Ｓα，１３８Ｓα…表面領域
１３６α，１３８α…オフセット領域
１３８…ソース領域
１４０…ｎウェル
１４２…ドレインオフセット領域
１４４…ソースオフセット領域
１４６…ドレイン領域
１４８…ソース領域
１５０…ｐウェル
１５２…ドレインオフセット領域
１５４…ソースオフセット領域
１５６…ドレイン領域
１５８…ソース領域
１６０…ポリＳｉ膜
１６０Ｈ，１６０Ｌ…ポリＳｉ領域
１６０Ｈｎ，１６０Ｌｎ，１６０Ｈｐ，１６０Ｌｐ…ゲート電極
１８０…チタン膜
１９０…酸化膜
１９０Ｐ…保護酸化膜
ＨＶ…高耐圧トランジスタ領域
ＬＶ…低耐圧トランジスタ領域
Ｒ１…第１のレジスト
Ｒ１０…レジスト
Ｒ１１…レジスト
Ｒ１２…レジスト
Ｒ１３…レジスト
Ｒ１４…レジスト
Ｒ１５…レジスト
Ｒ１５Ａ…レジスト
Ｒ１５Ｂ…レジスト
Ｒ１５Ｃ…レジスト
Ｒ１５ｎ…レジスト
Ｒ１５ｐ…レジスト
Ｒ１６…レジスト
Ｒ１６Ａ…レジスト
Ｒ１６Ｂ…レジスト
Ｒ１６Ｃ…レジスト
Ｒ１６ｐ…レジスト
Ｒ１７…レジスト
Ｒ２…第２のレジスト
Ｒ３…第３のレジスト
Ｒ４…第４のレジスト
Ｒ５…第５のレジスト
Ｒ６…レジスト
Ｒ７…レジスト
Ｒ７Ａ…レジスト
Ｒ８…レジスト
Ｒ９…レジスト
Claims (4)
- ドレイン耐圧の異なる高耐圧ＭＯＳトランジスタおよび低耐圧ＭＯＳトランジスタが同一の半導体基板上に混在する半導体装置を製造するための製造方法であって、
（ａ）前記基板上に形成された第１の絶縁膜上にゲート電極を形成した後、前記ゲート電極を含む前記基板表面に第２の絶縁膜を形成し、形成された前記第２の絶縁膜をエッチングすることにより、前記ゲート電極の側面に前記第２の絶縁膜によるサイドウォールを形成する工程と、
（ｂ）不純物を導入することにより、ドレイン領域およびソース領域を形成する工程と、
を備え、
前記工程（ｂ）は、
（ｂ−１）前記高耐圧ＭＯＳトランジスタにおける前記ドレイン領域およびソース領域を形成すべきドレイン／ソース形成領域の上、並びに前記ゲート電極の上は少なくとも開いており、前記高耐圧ＭＯＳトランジスタにおける前記ゲート電極と前記ドレイン領域または前記ソース領域との間にオフセット領域を形成すべきオフセット形成領域の上は少なくとも覆っている、第１のマスクを形成する工程と、
（ｂ−２）形成した前記第１のマスクを用いて、前記基板上に形成された前記第１の絶縁膜のうち、少なくとも前記ドレイン／ソース形成領域上にある絶縁膜をエッチングにより除去する工程と、
（ｂ−３）形成した前記第１のマスクをそのまま用いて、前記ドレイン／ソース形成領域に前記不純物を導入する工程と、
を備えることを特徴とする製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記工程（ａ）では、前記第２の絶縁膜を、その厚さが１３００Åより厚くなるよう形成すると共に、
前記工程（ｂ−１）では、前記第１のマスクとして、前記ドレイン／ソース形成領域の上の他、前記低耐圧ＭＯＳトランジスタにおける素子を形成すべき素子形成領域の上もさらに開いている、マスクを形成し、
前記工程（ｂ−３）では、開口した前記ドレイン／ソース形成領域の他、前記素子形成領域にも前記不純物を導入することを特徴とする製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記工程（ｂ−１）では、前記第１のマスクとして、前記オフセット形成領域の上の他、前記低耐圧ＭＯＳトランジスタにおける素子を形成すべき素子形成領域の上もさらに覆っている、マスクを形成すると共に、
（ｂ−４）前記低耐圧ＭＯＳトランジスタにおける前記素子形成領域の上は少なくとも開いている、第２のマスクを形成する工程と、
（ｂ−５）形成した前記第２のマスクを用いて、少なくとも前記素子形成領域に前記不純物を導入する工程と、
をさらに備えることを特徴とする製造方法。 - 請求項１ないし請求項３のうちの任意の１つに記載の半導体装置の製造方法において、
（ｃ）形成した前記ゲート電極、ドレイン領域およびソース領域の上に金属膜を形成して熱処理することにより、前記ゲート電極、ドレイン領域およびソース領域を構成するそれぞれの半導体の少なくとも一部を、前記金属膜を構成する金属と融合させてシリサイド化する工程
をさらに備え、
前記工程（ｃ）は、
（ｃ−１）少なくとも前記オフセット形成領域上に保護膜を形成する工程を少なくとも備えることを特徴とする製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001329038A JP3719192B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体装置の製造方法 |
| US10/271,589 US6720222B2 (en) | 2001-10-26 | 2002-10-17 | Method of manufacturing semiconductor device |
| CN02146360.3A CN1200454C (zh) | 2001-10-26 | 2002-10-24 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001329038A JP3719192B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133435A JP2003133435A (ja) | 2003-05-09 |
| JP3719192B2 true JP3719192B2 (ja) | 2005-11-24 |
Family
ID=19145004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001329038A Expired - Fee Related JP3719192B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6720222B2 (ja) |
| JP (1) | JP3719192B2 (ja) |
| CN (1) | CN1200454C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051148A (ja) | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR100612557B1 (ko) * | 2003-12-29 | 2006-08-11 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 제조 방법 |
| JP4541902B2 (ja) * | 2005-01-06 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7326609B2 (en) * | 2005-05-06 | 2008-02-05 | Chartered Semiconductor Manufacturing, Ltd. | Semiconductor device and fabrication method |
| KR100690924B1 (ko) * | 2005-12-21 | 2007-03-09 | 삼성전자주식회사 | 반도체 집적 회로 장치와 그 제조 방법 |
| US20140084367A1 (en) * | 2012-09-27 | 2014-03-27 | Silicon Storage Technology, Inc. | Extended Source-Drain MOS Transistors And Method Of Formation |
| CN105990421A (zh) * | 2015-01-29 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件及其制备方法 |
| CN107305868A (zh) * | 2016-04-22 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321212A (ja) * | 1994-05-24 | 1995-12-08 | Sony Corp | チャネルストップ拡散層の形成方法 |
| JPH10189762A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | 半導体装置およびその製造方法 |
| JP2000068389A (ja) * | 1998-08-25 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-10-26 JP JP2001329038A patent/JP3719192B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-17 US US10/271,589 patent/US6720222B2/en not_active Expired - Fee Related
- 2002-10-24 CN CN02146360.3A patent/CN1200454C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030082866A1 (en) | 2003-05-01 |
| US6720222B2 (en) | 2004-04-13 |
| CN1414620A (zh) | 2003-04-30 |
| CN1200454C (zh) | 2005-05-04 |
| JP2003133435A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4811895B2 (ja) | 半導体装置およびその製造方法 | |
| EP0166167B1 (en) | A process for manufacturing a semiconductor device comprising p-channel and n-channel misfets | |
| JP3719190B2 (ja) | 半導体装置の製造方法 | |
| JP2003197765A (ja) | 半導体装置およびその製造方法 | |
| JP2004303789A (ja) | 半導体装置及びその製造方法 | |
| JP3719192B2 (ja) | 半導体装置の製造方法 | |
| JP2002368126A (ja) | 半導体集積回路装置の製造方法 | |
| JP3719189B2 (ja) | 半導体装置の製造方法 | |
| JP2003060072A (ja) | 半導体装置の製造方法及びこれにより製造された半導体装置 | |
| JPS60100469A (ja) | 半導体装置 | |
| JPS6329967A (ja) | 半導体装置の製造方法 | |
| US20070166969A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4471815B2 (ja) | 半導体装置およびその製造方法 | |
| US6107126A (en) | Method to form different threshold NMOSFETS for read only memory devices | |
| EP1422744A2 (en) | Method of manufacturing integrated circuit resistors in a CMOS process | |
| JP2006173438A (ja) | Ｍｏｓ型半導体装置の製法 | |
| JP3957117B2 (ja) | 半導体装置 | |
| JPH10256390A (ja) | 半導体装置の製造方法 | |
| JP2573319B2 (ja) | 半導体装置の製造方法 | |
| JP2000164727A (ja) | 半導体装置の製造方法 | |
| JP2001068560A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1117024A (ja) | 半導体装置の製造方法 | |
| JP2005109388A (ja) | 半導体装置及びその製造方法 | |
| JPH06224379A (ja) | 半導体装置の製造方法 | |
| JPH0422345B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |