CN107305868A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN107305868A
CN107305868A CN201610255610.5A CN201610255610A CN107305868A CN 107305868 A CN107305868 A CN 107305868A CN 201610255610 A CN201610255610 A CN 201610255610A CN 107305868 A CN107305868 A CN 107305868A
Authority
CN
China
Prior art keywords
grid
oxide layer
layer
region
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610255610.5A
Other languages
English (en)
Inventor
汤锐
孟令成
蒲海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610255610.5A priority Critical patent/CN107305868A/zh
Publication of CN107305868A publication Critical patent/CN107305868A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。包括：提供半导体衬底，其包括高压器件区域和低压器件区域；在半导体衬底上形成第一栅极氧化层；在高压器件区域内的部分第一栅极氧化层表面上形成图案化的掩膜层，图案化的掩膜层完全覆盖预定形成第一栅极结构及第一栅极侧墙的区域，且暴露与预定形成的高压器件区域内的源漏区位置对应的部分第一栅极氧化层和低压器件区域的第一栅极氧化层；以图案化的掩膜层为掩膜，去除暴露的第一栅极氧化层；去除图案化的掩膜层；在半导体衬底上形成第二栅极氧化层，第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。本发明的制造方法，有效减少漏电发生几率，提高了器件的性能和可靠性。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在CMOS工艺中，为了满足不同的开启电压要求通常需要设计两种不同厚度的栅极氧化层(GOX)。其中较高电压器件(HVMOS)需要较厚的栅极氧化层，较低电压器件(LVMOS)则需要较薄的栅极氧化层。
然而在常规中工艺形成两种不同厚度的栅极氧化层时，对高压器件区域即厚栅极氧化层采用全面热氧化方法，而对于低电压器件区域则通过光刻后去除厚栅极氧化层再此进行全面热氧化。因此，若采用以上方法形成两种厚度差异较大的栅极氧化层，并在上述结构上形成栅极结构，在栅极结构侧壁形成栅极侧墙(Spacer)后，高压器件源漏等区残留栅氧去除过程极易引起低压器件区隔离氧化膜过度损失而导致漏电概率增加。
因此，为了解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括高压器件区域和低压器件区域；
在所述半导体衬底上形成第一栅极氧化层；
在所述高压器件区域内的部分第一栅极氧化层表面上形成图案化的掩膜层，其中，所述图案化的掩膜层完全覆盖预定形成第一栅极结构及第一栅极侧墙的区域，且暴露与预定形成的所述高压器件区域内的源漏区位置对应的部分所述第一栅极氧化层和所述低压器件区域的第一栅极氧化层，且被所述图案化的掩膜层覆盖的所述第一栅极氧化层的尺寸大于预定形成的所述第一栅极结构的尺寸；
以所述图案化的掩膜层为掩膜，去除暴露的第一栅极氧化层；
去除所述图案化的掩膜层；
在所述半导体衬底上形成第二栅极氧化层，其中，所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。
进一步，在形成所述第二栅极氧化层之后，还包括步骤：
在所述高压器件区域内形成完全位于所述第一栅极氧化层上的所述第一栅极结构，以及在所述低压器件区域内的所述第二栅极氧化层上形成第二栅极结构；
在所述第一栅极结构的侧壁上以及所述第一栅极氧化层上形成第一栅极侧墙，在所述第二栅极结构的侧壁上形成第二栅极侧墙，并去除所述第一栅极侧墙和所述第二栅极侧墙外侧的所述第二栅极氧化层。
进一步，被所述图案化的掩膜层覆盖的所述第一栅极氧化层的尺寸与预定形成的所述第一栅极结构的尺寸之差等于预定形成的第一栅极侧墙的底表面的尺寸。
进一步，所述掩膜层为光阻层。
进一步，形成所述图案化的掩膜层的方法包括：在所述高压器件区域内的所述第一栅极氧化层上旋涂光阻层，利用形成图案化的所述第一栅极氧化层的光罩，光罩所对应所述高压器件区域内的源漏区的极性定义为第一模式，在该第一模式下，通过所述光罩对所述高压器件区域内的与其源漏区对应的光阻层以及与所述低压器件区域对应的光阻层进行曝光并显影去除，以形成所述图案化的掩膜层。
进一步，在形成所述第一栅极结构和所述第二栅极结构之后，形成所述第一栅极侧墙和所述第二栅极侧墙之前，还包括在所述高压器件区域和所述低压器件区域分别形成轻掺杂漏区的步骤。
进一步，所述第一栅极氧化层的厚度范围为300～2000埃。
进一步，所述第二栅极氧化层的厚度范围为20～110埃。
进一步，采用热氧化的方法形成所述第一栅极氧化层和所述第二栅极氧化层。
进一步，所述第一栅极结构和所述第二栅极结构均为多晶硅栅极结构。
综上所述，根据本发明的半导体器件的制造方法，可形成两种厚度差较大的栅极氧化层，且可避免在后续形成栅极侧墙时,在去除HVMOS源漏区域残留栅极氧化层过程引起低压器件区域隔离氧化膜过度损失的现象出现，从而有效减少漏电发生几率，提高了器件的性能和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为常规工艺形成不同厚度的栅极氧化层的方法的相关步骤依次实施所获得结构的剖视图；
图2A-图2B为在以图1A至1D所示的方法形成的双栅极氧化层结构基础上形成多晶硅栅极和栅极侧墙时所获得结构的剖视图；
图3A-图3F为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图4为本发明的另一个实施例的一种半导体器件的制造方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
在CMOS工艺中，为了满足不同的开启电压要求通常需要设计两种不同厚度的栅极氧化层(GOX)。其中较高电压器件(HVMOS)需要较厚的栅极氧化层，较低电压器件(LVMOS)则需要较薄的栅极氧化层。
如图1A至图1D所示，现有工艺用于形成两种不同厚度的栅极氧化层时，先提供衬底，该衬底已经通过隔离氧化膜101定义有源区，对衬底进行一次热氧化生成一层厚的氧化层102，之后，形成光阻层103覆盖高电压器件区域(HVMOS)，对低电压器件区域(LVMOS)即薄栅极氧化层区进行光刻和蚀刻去除厚氧化层102，再对衬底进行第二次热氧化生成一层薄的氧化层104。其中HVMOS的栅极氧化层为两次全面热氧化共同形成，而LVMOS的栅极氧化层则由第二次全面热氧化所形成。
然而一些功率器件或者电源管理芯片其低压器件操作电压一般在3V～5V，而高压器件操作电压会达到40～100V,对应的其低压区域的栅极氧化层一般在70～110埃，而高压区域其栅极氧化层厚度则会达到300～2000埃。对于形成这种厚度差异大的双栅极氧化层，若采用以上方法形成双栅极氧化层(Dual GOX)则在之后的制程中容易出现以下问题：在以图1A至1D所示的方法形成的双栅极氧化层(Dual GOX)结构为基础，再如图2A和图2B所示，形成多晶硅栅极1，并在多晶硅栅极1的侧壁上分别形成栅极侧墙2，后续去除HVMOS源漏区残留栅极氧化层时容易引起LVMOS区隔离氧化膜3过度损失而导致漏电概率增加。
因此，鉴于上述问题的存在，本发明提出一种新的半导体器件的制造方法，如图4所示，该制造方法的主要步骤：
在步骤S301中，提供半导体衬底，所述半导体衬底包括高压器件区域和低压器件区域；
在步骤S302中，在所述半导体衬底上形成具有第一厚度的第一栅极氧化层；
在步骤S303中，在所述高压器件区域内的部分第一栅极氧化层表面上形成图案化的掩膜层，其中，所述图案化的掩膜层完全覆盖预定形成第一栅极结构及第一栅极侧墙的区域，且暴露与预定形成的所述高压器件区域内的源漏区位置对应的部分所述第一栅极氧化层和所述低压器件区域的第一栅极氧化层，且被所述图案化的掩膜层覆盖的所述第一栅极氧化层的尺寸大于预定形成的所述第一栅极结构的尺寸；
在步骤S304中，以所述图案化的掩膜层为掩膜，去除暴露的第一栅极氧化层；
在步骤S305中，去除所述图案化的掩膜层；
在步骤S306中，在所述半导体衬底上形成具有第二厚度的第二栅极氧化层，其中，所述第一厚度大于所述第二厚度。
综上所述，根据本发明的半导体器件的制造方法，可形成两种厚度差较大的栅极氧化层，且可避免在后续形成栅极侧墙时,在去除HVMOS源漏区域残留栅极氧化层过程引起低压器件区域隔离氧化膜过度损失的现象出现，从而有效减少漏电发生几率，提高了器件的性能和可靠性。
下面，参照图3A至图3F来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图3A至图3F为本发明实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。
作为示例，本发明的半导体器件的制造方法，具体包括如下步骤：
首先，如图3A所示，提供半导体衬底(未示出)，所述半导体衬底包括高压器件区域(HVMOS)和低压器件区域(LVMOS)。
具体地，半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述半导体衬底中可以形成有掺杂区域和/或隔离结构201，所述隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
在所述半导体衬底中形成N阱或者P阱结构(Well)，其中在高压器件区域(HVMOS)的半导体衬底中形成的阱结构可以具有比在低压器件区域(LVMOS)的半导体衬底中形成的阱结构更深的深度。
继续参考图3A，在所述半导体衬底上形成具有第一厚度的第一栅极氧化层202。
具体地，第一栅极氧化层202可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等热氧化方法形成氧化硅材质的第一栅极氧化层202。对氧化硅执行氮化工艺可形成氮氧化硅，其中，所述氮化工艺可以是高温炉管氮化、快速热退火氮化或等离子体氮化，当然，还可以采用其它的氮化工艺，这里不再赘述。
示例性地，第一栅极氧化层202的厚度范围为300～2000埃，上述厚度范围仅作为示例，对于其他适合的厚度也可使用于本发明。
本步骤中，形成的第一栅极氧化层202覆盖高压器件区域(HVMOS)和低压器件区域(LVMOS)的半导体衬底。
接着，如图3B所示，在所述高压器件区域内的部分第一栅极氧化层202表面上形成图案化的掩膜层203，其中，所述图案化的掩膜层203完全覆盖预定形成第一栅极结构及第一栅极侧墙的区域，且暴露与预定形成的所述高压器件区域内的源漏区位置对应的部分所述第一栅极氧化层和所述低压器件区域的第一栅极氧化层，且被所述图案化的掩膜层203覆盖的所述第一栅极氧化层的尺寸大于预定形成的所述第一栅极结构的尺寸。
具体地，该掩膜层203可以包括数种掩模材料的任何一种，包括但不限于：硬掩模材料和光阻掩模材料。本实施中，较佳地使用光阻层作为掩模材料。
在一个示例中，以光阻层作为掩膜材料，其中，形成图案化的掩膜层203的方法包括以下步骤：
在所述高压器件区域内的所述第一栅极氧化层202上旋涂光阻层，利用形成图案化的第一栅极氧化层的光罩，将所述光罩对应所述高压器件区域内的源漏区的极性(Tone)定义为第一模式，在该第一模式下，通过所述光罩对所述高压器件区域内的与其源漏区对应的光阻层进行曝光并显影去除，以形成所述图案化的掩膜层203，例如，在所述光阻层为正光阻时，将光罩中高电压器件的源漏区域的极性(Tone)定义为透光区(Clear)，也即将光罩的HVMOS的源漏区域定义为刻蚀区，之后经过曝光显影，可将与所述高压器件区域内的源漏区对应的光阻层去除，从而暴露其下方的第一栅极氧化层202。
进一步地，被所述图案化的掩膜层203覆盖的所述第一栅极氧化层202的尺寸与预定形成的所述第一栅极结构的尺寸之差等于预定形成的第一栅极侧墙的底表面(也即后续位于所述第一栅极氧化层202上的面)的尺寸，以保证之后步骤中形成的第一栅极结构其侧壁上的第一栅极侧墙全部位于第一栅极氧化层上。
接着，如图3C所示，以所述图案化的掩膜层203为掩膜，去除暴露的第一栅极氧化层202。
其中，对于第一栅极氧化层202的去除既可以采用干法刻蚀也可以采用湿法刻蚀。干法刻蚀能够采用基于氟化碳气体的各向异性刻蚀法。湿法刻蚀能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoric acid(BHF))，刻蚀停止于半导体衬底的表面上。
经过本步骤的过程，仅保留了所述高压器件区域内的形成有图案化的掩膜层203的下方的部分第一栅极氧化层202。
接着，如图3D所示，去除所述图案化的掩膜层203，在所述半导体衬底上形成第二栅极氧化层204，其中，所述第一栅极氧化层202的厚度大于所述第二栅极氧化层204的厚度。
根据掩膜层203的材料类型选择适合的去除方法，示例性地，所述掩膜层203为光阻层，则可使用灰化的方法或者湿法清洗等方法将其去除。
具体地，第二栅极氧化层204可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等热氧化方法形成氧化硅材质的第二栅极氧化层204。对氧化硅执行氮化工艺可形成氮氧化硅，其中，所述氮化工艺可以是高温炉管氮化、快速热退火氮化或等离子体氮化，当然，还可以采用其它的氮化工艺，这里不再赘述。
示例性地，所述第二栅极氧化层204的厚度范围为20～110埃，上述厚度范围仅作为示例，对于其他适合的厚度也可使用于本发明。可通过控制热氧化方法的温度和氧化时间等参数，来实现对于氧化层厚度的控制，再此不做具体限制。
本步骤中，形成的第二栅极氧化层204覆盖高压器件区域(HVMOS)和低压器件区域(LVMOS)的半导体衬底。
接着，如图3E所示，在所述高压器件区域内形成完全位于所述第一栅极氧化层202上的所述第一栅极结构2051，以及在所述低压器件区域内的所述第二栅极氧化层204上形成第二栅极结构2052。
示例性地，所述第一栅极结构2051和第二栅极结构2052均为虚拟栅极。
具体地，可先在所述半导体衬底上沉积虚拟栅极材料层，所述虚拟栅极材料包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法。通常，所述栅极材料包括具有厚度从大约50埃到大约2000埃的掺杂的多晶硅材料。
所述多晶硅栅极材料的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
然后对所述虚拟栅极材料层进行蚀刻，以得到第一栅极结构2051和第二栅极结构2052，具体地，在本发明的实施例中，首先在所述虚拟栅极材料层上形成图案化的光阻层，所述光阻层定义了所述第一栅极结构2051和第二栅极结构2052的形状以及关键尺寸的大小，以所述光阻层为掩膜蚀刻所述虚拟栅极材料层，以形成第一栅极结构2051和第二栅极结构2052，然后去除所述光阻层，所述光阻层的去除方法可以选用氧化灰化法，还可以选用本领域中常用的其他方法，在此不再赘述。
其中，为了使得第一栅极结构2051完全形成于第一栅极氧化层202上，要进行对准过程。
还可选择性地执行形成轻掺杂漏(LDD)的步骤，形成轻掺杂漏(LDD)的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
接着，如图3F所示，在所述第一栅极结构2051的侧壁上以及所述第一栅极氧化层202上形成第一栅极侧墙2061，在所述第二栅极结构2052的侧壁上形成第二栅极侧墙2062。
第一栅极侧墙2061和第二栅极侧墙2062可以为SiO2、SiN、SiOCN中一种或者它们组合构成。作为本实施例的一个较佳实施方式，所述第一栅极侧墙2061和第二栅极侧墙2062为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成第一栅极侧墙2061和第二栅极侧墙2062。
示例性地，从底表面(也即位于所述第一栅极氧化层202上的面)开始测量，所述第一栅极侧墙2061和第二栅极侧墙2062的厚度可以为5～50nm。
需要说明的是，栅极侧墙结构是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
在此步骤中，还包括同时刻蚀去除第一栅极侧墙2061和第二栅极侧墙2062外侧的所有第二栅极氧化层204的步骤。而由于被刻蚀的第二栅极氧化层204具有基本相同的厚度，因此不会出现对于隔离结构201过度刻蚀的问题，从而有效减少漏电发生几率。
至此，完成了本发明实施例的半导体器件的关键步骤，对于完整的器件制作还需其他前序步骤，中间步骤或者后续步骤，在此不再赘述。
综上所述，根据本发明的半导体器件的制造方法，可形成两种厚度差较大的栅极氧化层，且可避免在后续形成栅极侧墙时,在去除HVMOS源漏区域残留栅极氧化层过程引起低压器件区域隔离氧化膜过度损失的现象出现，从而有效减少漏电发生几率，提高了器件的性能和可靠性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括高压器件区域和低压器件区域；
在所述半导体衬底上形成第一栅极氧化层；
在所述高压器件区域内的部分第一栅极氧化层表面上形成图案化的掩膜层，其中，所述图案化的掩膜层完全覆盖预定形成第一栅极结构及第一栅极侧墙的区域，且暴露与预定形成的所述高压器件区域内的源漏区位置对应的部分所述第一栅极氧化层和所述低压器件区域的第一栅极氧化层，且被所述图案化的掩膜层覆盖的所述第一栅极氧化层的尺寸大于预定形成的所述第一栅极结构的尺寸；
以所述图案化的掩膜层为掩膜，去除暴露的第一栅极氧化层；
去除所述图案化的掩膜层；
在所述半导体衬底上形成第二栅极氧化层，其中，所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。
2.如权利要求1所述的制造方法，其特征在于，在形成所述第二栅极氧化层之后，还包括步骤：
在所述高压器件区域内形成完全位于所述第一栅极氧化层上的所述第一栅极结构，以及在所述低压器件区域内的所述第二栅极氧化层上形成第二栅极结构；
在所述第一栅极结构的侧壁上以及所述第一栅极氧化层上形成第一栅极侧墙，在所述第二栅极结构的侧壁上形成第二栅极侧墙。
3.如权利要求1所述的制造方法，其特征在于，被所述图案化的掩膜层覆盖的所述第一栅极氧化层的尺寸与预定形成的所述第一栅极结构的尺寸之差等于预定形成的第一栅极侧墙的底表面的尺寸。
4.如权利要求1所述的制造方法，其特征在于，所述掩膜层为光阻层。
5.如权利要求3或4所述的制造方法，其特征在于，形成所述图案化的掩膜层的方法包括：在所述高压器件区域内的所述第一栅极氧化层上旋涂光阻层，利用形成图案化的所述第一栅极氧化层的光罩，光罩所对应所述高压器件区域内的源漏区的极性定义为第一模式，在该第一模式下，通过所述光罩对所述高压器件区域内的与其源漏区对应的光阻层以及与所述低压器件区域对应的光阻层进行曝光并显影去除，以形成所述图案化的掩膜层。
6.如权利要求2所述的制造方法，其特征在于，在形成所述第一栅极结构和所述第二栅极结构之后，形成所述第一栅极侧墙和所述第二栅极侧墙之前，还包括在所述高压器件区域和所述低压器件区域分别形成轻掺杂漏区的步骤。
7.如权利要求1所述的制造方法，其特征在于，所述第一栅极氧化层的厚度范围为300～2000埃。
8.如权利要求1所述的制造方法，其特征在于，所述第二栅极氧化层的厚度范围为20～110埃。
9.如权利要求1所述的制造方法，其特征在于，采用热氧化的方法形成所述第一栅极氧化层和所述第二栅极氧化层。
10.如权利要求1所述的制造方法，其特征在于，所述第一栅极结构和所述第二栅极结构均为多晶硅栅极结构。
CN201610255610.5A 2016-04-22 2016-04-22 一种半导体器件的制造方法 Pending CN107305868A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610255610.5A CN107305868A (zh) 2016-04-22 2016-04-22 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610255610.5A CN107305868A (zh) 2016-04-22 2016-04-22 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN107305868A true CN107305868A (zh) 2017-10-31

Family

ID=60152655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610255610.5A Pending CN107305868A (zh) 2016-04-22 2016-04-22 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN107305868A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706107A (zh) * 2017-11-15 2018-02-16 上海华力微电子有限公司 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
CN111863724A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113838804A (zh) * 2021-09-18 2021-12-24 长江存储科技有限责任公司 半导体结构及制备方法、外围电路、存储器以及存储系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105041A1 (en) * 1999-09-17 2002-08-08 Nec Corporation Integrated circuit device with switching between active mode and standby mode controlled by digital circuit
CN1384547A (zh) * 2001-05-02 2002-12-11 三菱电机株式会社 半导体器件及其制造方法
CN1414620A (zh) * 2001-10-26 2003-04-30 精工爱普生株式会社 半导体装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105041A1 (en) * 1999-09-17 2002-08-08 Nec Corporation Integrated circuit device with switching between active mode and standby mode controlled by digital circuit
CN1384547A (zh) * 2001-05-02 2002-12-11 三菱电机株式会社 半导体器件及其制造方法
CN1414620A (zh) * 2001-10-26 2003-04-30 精工爱普生株式会社 半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706107A (zh) * 2017-11-15 2018-02-16 上海华力微电子有限公司 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
CN107706107B (zh) * 2017-11-15 2020-02-18 上海华力微电子有限公司 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
CN111863724A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113838804A (zh) * 2021-09-18 2021-12-24 长江存储科技有限责任公司 半导体结构及制备方法、外围电路、存储器以及存储系统

Similar Documents

Publication Publication Date Title
JP4736114B2 (ja) 低および高電圧トランジスタを備える半導体デバイス
CN107425058B (zh) 间隔物整合的方法及所产生的装置
KR101258642B1 (ko) 반도체 소자의 제조 방법
US20170125589A1 (en) Semiconductor device and fabricating method thereof
CN103107198A (zh) 用于具有高k和金属栅极结构的mosfet的结构和方法
US6391732B1 (en) Method to form self-aligned, L-shaped sidewall spacers
US9653560B1 (en) Method of fabricating power MOSFET
US20070278589A1 (en) Semiconductor device and fabrication method thereof
CN107305868A (zh) 一种半导体器件的制造方法
US6969646B2 (en) Method of activating polysilicon gate structure dopants after offset spacer deposition
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
KR100677977B1 (ko) Ｍｏｓ 제조 방법
US9911832B2 (en) Method to improve gate dielectric quality for FinFET
CN104183500A (zh) 在FinFET器件上形成离子注入侧墙保护层的方法
CN104752175B (zh) 一种制作半导体器件的方法
CN102915971B (zh) 一种半导体器件的制造方法
CN105097534B (zh) 一种制作半导体器件的方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
US20070105295A1 (en) Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
CN108735670B (zh) 一种半导体器件及其制造方法和电子装置
US20090065806A1 (en) Mos transistor and fabrication method thereof
CN107579108B (zh) 半导体结构的形成方法
KR100511590B1 (ko) 반도체 소자 및 그의 제조 방법
US20220384637A1 (en) Semiconductor device having fully oxidized gate oxide layer and method for making the same
US7550357B2 (en) Semiconductor device and fabricating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171031

RJ01 Rejection of invention patent application after publication