CN104779146B - 一种制作半导体器件的方法 - Google Patents

一种制作半导体器件的方法 Download PDF

Info

Publication number
CN104779146B
CN104779146B CN201410010191.XA CN201410010191A CN104779146B CN 104779146 B CN104779146 B CN 104779146B CN 201410010191 A CN201410010191 A CN 201410010191A CN 104779146 B CN104779146 B CN 104779146B
Authority
CN
China
Prior art keywords
layer
dummy gate
area
grid
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410010191.XA
Other languages
English (en)
Other versions
CN104779146A (zh
Inventor
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410010191.XA priority Critical patent/CN104779146B/zh
Publication of CN104779146A publication Critical patent/CN104779146A/zh
Application granted granted Critical
Publication of CN104779146B publication Critical patent/CN104779146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种制作半导体器件的方法，本发明提出了一种新的去除Core区域和IO区域中虚拟栅极材料层的方法，采用沉积牺牲层覆盖IO器件区域来去除Core区域中的虚拟栅极材料层和虚拟栅极氧化层，以避免对半导体器件产生损伤的问题和避免光刻胶残留的问题，最终提高了半导体器件的性能。

Description

一种制作半导体器件的方法
技术领域
本发明涉及半导体器件工艺，具体地，本发明涉及一种制作半导体器件的方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。
集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管（MOS），随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极（high-k and metal last）技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤。同时，需要缩小CMOS器件栅极介电层的等效氧化层厚度（EOT），例如缩小至约1.1nm。在后高K（high-k last，HK last process）技术中，为了到达较小的EOT的厚度，采用化学氧化物界面层（chemical oxide IL）代替热栅氧化物层（thermalgate oxide）。
在目前的“后高K/后金属栅极(high-K&gate last)”技术中，包括提供基底，所述基底上形成有虚拟多晶硅栅极和栅极氧化层、及位于所述基底上覆盖所述虚拟栅结构的层间介质层；去除虚拟多晶硅栅极和栅极氧化层以形成栅极沟槽；在栅极沟槽上形成较薄的界面层，接着，在界面层上栅极沟槽中沉积形成高K介电层，然后，在栅极沟槽中高K介电层上沉积形成功函数层和金属电极层，然后采用化学机械研磨（CMP）去除多余的功函数层和金属电极层，以形成金属栅极。
如图1A-1D所示，为现有技术中使用“后栅极(high-K&gate last)”的方法制作的半导体器件结构的横截面示意图，如图1A所示，半导体衬底100包括Core area（核心区域）和IO area（输入输出区域），在半导体衬底100上形成有虚拟栅极101A、101B，虚拟栅极101A、101B包括栅极介电层102A、102B，虚拟栅极材料层103A、103B以及位于栅极介电层和虚拟栅极材料层两侧的侧墙，在半导体衬底上形成接触孔刻蚀停止层104和层间介电层105，执行化学机械研磨（CMP）去除氧化物和氮化硅使得层间介电层和虚拟栅极结构的顶部齐平。
如图1B所示，去除虚拟栅极101A、101B中的虚拟栅极材料层103A、103B以露出栅极介电层102A、102B以及侧墙，形成沟槽106A、106B。
如图1C所示，在半导体衬底100上形成牺牲层107，牺牲层107填充沟槽106A、106B且覆盖侧墙、接触孔刻蚀停止层104和层间介电层105。在牺牲层107上形成图案化的光刻胶层108，图案化的光刻胶层108覆盖IO区域露出Core区域。
如图1D所示，接着采用干法刻蚀去除Core区域中的牺牲层和栅极介电层102A。
现有技术中使用“后栅极(high-K&gate last)”工艺形成金属栅极的方法中，采用干法刻蚀去除core区域中的底部抗反射涂层的过程中将损伤半导体器件并且降低Core区域中器件的性能。
因此，需要一种新的半导体器件的制作方法，以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了有效解决上述问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域和第二区域中的所述半导体衬底上形成第一虚拟栅极结构和第二虚拟栅极结构，其中所述第一虚拟栅极结构包括第一虚拟栅极材料层和第一栅极氧化层，所述第二虚拟栅极结构包括第二虚拟栅极材料层和第二栅极氧化层；去除所述第一虚拟栅极结构中部分的所述第一虚拟栅极材料层和所述第二虚拟栅极结构中部分的所述第二虚拟栅极材料层；在所述半导体衬底上形成牺牲层；去除所述第一区域中的所述牺牲层；去除所述第一区域中的剩余的所述第一虚拟栅极材料层和第一栅极氧化层，以形成第一沟槽；在所述第一沟槽的底部形成界面层；去除所述第二区域中的所述牺牲层和剩余的所述第二虚拟栅极材料层，以露出所述第二栅极氧化层。
优选地，所述牺牲层的材料为DUO或者非晶碳，虚拟栅极材料层的材料为非晶硅、多晶硅或者掺杂的硅。
优选地，采用干法刻蚀去除所述第一区域中的所述牺牲层。
优选地，所述第一区域为核心区域，所述第二区域为输入输出区域。
优选地，所述第一栅极氧化层的厚度小于所述第二栅极氧化层的厚度，所述第一栅极氧化层的厚度为5埃至30埃，所述第二栅极氧化层的厚度为20埃至100埃。
优选地，所述界面层的材料为热氧化层、氮的氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。
优选地，仅采用湿法刻蚀或反应腔室内没有等离子体的干法刻蚀去除所述第一区域中的剩余的所述第一虚拟栅极材料层和所述第一栅极氧化层。
优选地，仅采用湿法刻蚀或反应腔室内没有等离子体的干法刻蚀去除所述第二区域中的牺牲层和剩余的所述第二虚拟栅极材料层。
综上所述，在本发明提出了一种新的去除Core区域和IO区域中虚拟栅极材料层的方法，采用沉积牺牲层覆盖IO器件区域来去除Core区域中的虚拟栅极材料层和虚拟栅极氧化层，以避免对半导体器件产生损伤的问题和避免光刻胶残留的问题，最终提高了半导体器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D为现有技术中使用“后栅极(high-K&gate last)”的方法制作的半导体器件结构的横截面示意图；
图2A-2H为根据本发明一个实施方式使用“后栅极(high-K&gate last)”的方法制作的半导体器件的相关步骤所获得的器件的剖面结构示意图；
图3为根据本发明一个实施方式使用“后栅极(high-K&gate last)”的方法制作的半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面将结合图2A-2H对本发明所述半导体器件的制备方法进行详细描述。首先参照图2A，提供半导体衬底200，所述半导体衬底200具有有源区；
具体地，在本发明的一具体实施方式中所述半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在本发明的一具体实施方式中优选绝缘体上硅（SOI），所述绝缘体上硅（SOI）包括从下往上依次为支撑衬底、氧化物绝缘层以及半导体材料层，但并不局限于上述示例。
在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。
在所述衬底中形成N阱或者P阱结构，在本发明的一实施例中所述衬底选用P型衬底，具体地，本领域技术人员选用本领域常用的P型衬底即可，接着在所述P型衬底中形成N阱，在本发明的实施例中，首先在所述P型衬底上形成N阱窗口，在所述N阱窗口中进行离子注入，然后执行退火步骤推进以形成N阱。
在本发明的一具体实施例中，半导体衬底200包括core区域和IO区域。
接着，在所述半导体衬底200的core区域和IO区域上形成IO器件的第二栅极氧化层201。所述第二栅极氧化层201的厚度为20埃至100埃。可以采用热氧化工艺形成第二栅极氧化层201。
如图2B所示，采用光刻工艺去除位于Core区域中的第二栅极氧化层201以露出半导体衬底。
示例性地，在第二栅极氧化层201上形成图案化的光刻胶层202，所述光刻胶层202覆盖IO区域露出Core区域，采用湿法刻蚀或者干法刻蚀等适合的工艺去除位于Core区域中的第二栅极氧化层201以露出半导体衬底。
如图2C所示，在半导体衬底的Core区域上形成Core器件的第一栅极氧化层203，即虚拟栅极氧化层203，接着，去除图案化的光刻胶层202，露出IO区域中的第二栅极氧化层201。其中，所述虚拟栅极氧化层203的厚度为5埃至30埃。可以采用热氧化工艺、化学气相沉积或者化学氧化工艺形成虚拟栅极氧化层203。
示例性地，位于半导体衬底200上的虚拟栅极氧化层203的厚度小于第二栅极氧化层201的厚度。
然后，如图2D所示，在所述虚拟栅极氧化层203和第二栅极氧化层201上沉积虚拟栅极材料层，所述栅极材料包含但不限于硅、非晶硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括化学气相沉积工艺、热处理工艺或者物理气相沉积工艺。通常，所述栅极材料包括具有厚度从大约50埃到大约1500埃的掺杂的多晶硅材料。
所述多晶硅栅极材料的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
然后对所述虚拟栅极材料层进行蚀刻，以得到虚拟栅极材料层204A、204B，具体地，在本发明的实施例中，首先在所述虚拟栅极材料层上形成图案化的光刻胶层，所述光刻胶层定义了所述虚拟栅极的形状以及关键尺寸的大小，以所述光刻胶层为掩膜蚀刻所述虚拟栅极材料层以及第二栅极氧化层201和虚拟栅极氧化层203，形成虚拟栅极结构205A、205B，可以选择干法刻蚀、湿法刻蚀或者干-湿混合刻蚀虚拟栅极材料层和所述第一和第二栅极氧化层以形成虚拟栅极结构，其中所述刻蚀工艺停止虚拟栅极材料层下方的所述第一和第二栅极氧化层，以保证没有损耗Core区域和IO区域中的所述第一和第二栅极氧化层。然后去除所述光刻胶层，所述光刻胶层的去除方法可以选用氧化灰化法，还可以选用本领域中常用的其他方法，在此不再赘述。
在所述虚拟栅极结构205A、205B上形成偏移侧壁206，具体地，在所述衬底上共形沉积（conformal deposition）偏移侧壁的材料层，以在所述虚拟栅极结构205A、205B上形成厚度相同或大致相同的覆盖层，在蚀刻去除衬底以及虚拟栅极结构205A、205B水平面上的偏移侧壁的材料层后，形成偏移侧壁206，共形沉积形成的所述偏移侧壁206厚度均一，在所述多晶硅侧壁上可以更加清楚地确定所述第一偏移侧壁的关键尺寸，在后面的步骤中更加清楚地确定所述金属栅极的关键尺寸。
作为优选，在本发明的实施例中，为了使获得的形成偏移侧壁206的厚度更加均一，清楚地确定所述金属栅极的关键尺寸，所述偏移侧壁206材料层选用原子层沉积(ALD)的方法沉积形成，选用原子层沉积(ALD)的方法沉积第一偏移侧壁的材料层时，在水平面以及虚拟栅极结构205A、205B的侧壁上形成的厚度都一样，更加均一，确保了所述半导体器件的性能；在本发明的一具体实施方式中所述第一偏移侧壁206选用氧化物，优选氧化硅，所述氧化物通过原子层沉积(ALD)的方法形成。
执行LDD注入的步骤，所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
然后在所述栅极两侧源漏区生长应力层，在CMOS晶体管中，通常在NMOS晶体管上形成具有拉应力的应力层，在PMOS晶体管上形成具有压应力的应力层，CMOS器件的性能可以通过将所述拉应力作用于NMOS，压应力作用于PMOS来提高。现有技术中在NMOS晶体管中通常选用SiC作为拉应力层，在PMOS晶体管中通常选用SiGe作为压应力层。
作为优选，生长所述SiC作为拉应力层时，可以在所述衬底上外延生长，在离子注入后形成抬升源漏，在形成所述SiGe层时，通常在所述衬底中形成凹槽，然后在所述凹槽中沉积形成SiGe层。更优选，在所述衬底中形成“∑”形凹槽。
在本发明的一实施例中，可以选用干法蚀刻所述源漏区以形成凹槽，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。然后在所述凹槽中外延生长SiGe层；所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
然后在所述虚拟栅极结构205A、205B上形成间隙壁207，所述栅极间隙壁207可以为SiO2、SiN、SiOCN中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述栅极间隙壁207为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成栅极间隙壁。所述栅极间隙壁的厚度为5-50nm。
然后执行离子注入工艺，以于栅极周围的半导体衬底中形成源极/漏极区域。紧接着进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。此外，亦可视产品需求及功能性考量，另于源极/漏极区域与各栅极之间分别形成轻掺杂漏极(LDD)。
然后执行应力记忆效应（Stress memorization technique，简称SMT），以在所述器件制备工艺中引入应力，具体地，在器件源漏注入之后，沉积一层氮化硅薄膜保护层（caplayer），紧接着进行源漏退火，在源漏退火过程中，会产生氮化硅薄膜保护层、多晶硅栅以及侧墙之间的热应力和内应力效应，所述应力会被记忆在多晶硅栅之中。然后，蚀刻去除所述氮化硅薄膜保护层，但记忆在多晶硅栅中的应力，仍然会传导到半导体器件的沟道之中。所述应力对提高NMOS器件电子迁移率有益。
接着，在所述半导体衬底200上沉积接触孔蚀刻停止层（CESL）208，所述接触孔蚀刻停止层（CESL）208可包含SiCN、SiN、SiC、SiOF、SiON中的一种或者多种，在本发明的一实施例中，优选在所述衬底上形成一层SiN，然后在所述SiN上继续沉积一层SiC，以形成所述接触孔蚀刻停止层208，其中所述接触孔蚀刻停止层208并不局限于上述一种组合。
沉积层间介电层209（ILD）于半导体衬底以及虚拟栅极结构上。所述层间介电层209可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
沉积层间介电层209之后，还可以进一步包含一平坦化步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。所述平坦化步骤停止于所述虚拟栅极上。
执行平坦化步骤之后，如图2E所示，去除所述虚拟栅极结构205B中部分的虚拟栅极材料层和所述虚拟栅极结构205A中部分的虚拟栅极材料层，以剩余虚拟栅极材料层204B’和虚拟栅极材料层204A’，具体地，在本发明中选用干法蚀刻或者湿法蚀刻或者干-湿混合刻蚀以去除所述虚拟栅极结构205B中部分的虚拟栅极材料层和所述虚拟栅极结构205A中部分的虚拟栅极材料层，以露出Core区域中的偏移侧壁206和剩余的虚拟栅极材料层204A’，露出IO区域中的偏移侧壁206和剩余的虚拟栅极材料层204B’，形成沟槽。
当选用干法蚀刻时，可以选用HBr作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。或者选用湿法蚀刻，选用湿法蚀刻时，选用KOH和四甲基氢氧化氨（TMAH）中的一种或者多种，在本发明选用KOH进行蚀刻，在本发明中优选质量分数为5-50%的KOH进行蚀刻，同时严格控制该蚀刻过程的温度，在该步骤中优选蚀刻温度为20-60℃。
在所述半导体衬底上200形成牺牲层210，具体地，在IO区域和Core区域中的沟槽的底部以及侧壁、所述层间介电层209、偏移侧壁206、间隙壁207，接触孔刻蚀停止层208上形成牺牲层210。牺牲层210的材料可以选择为但不限于有机材料（例如DUO，DUV LightAbsorbing Oxide，深紫外线吸收氧化材料）、非晶碳或者其他适合的材料，所述牺牲层210的材料具有优良的填充沟槽的能力和很容易从沟槽中去除的性能。在半导体衬底200上沉积形成牺牲层210之后，执行平坦化工艺。
接着，在牺牲层210上形成图案化的光刻胶层211，所述图案化的光刻胶层211覆盖IO区域露出Core区域。
如图2F所示，根据图案化的光刻胶层211刻蚀去除Core区域中的牺牲层，以露出虚拟栅极材料层204A’。可以采用干法刻蚀去除Core区域中的牺牲层，所述干法刻蚀提供高刻蚀选择比在牺牲层210和其他层之间，所述其它层包括虚拟栅极材料层、虚拟栅极氧化层和间隙壁等。然后，刻蚀去除Core区域中露出的虚拟栅极材料层204A’以及位于其下方的虚拟栅极氧化层203，以在虚拟栅极材料层204A’和虚拟栅极氧化层203的原有位置形成沟槽结构212。可以仅采用干法刻蚀去除虚拟栅极材料层和虚拟栅极氧化层，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。或者，可以仅采用湿法刻蚀去除虚拟栅极和虚拟栅极氧化层，湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。
示例性地，在仅采用干法刻蚀去除Core区域中的虚拟栅极材料层204A’和虚拟栅极氧化层203的过程中，反应腔室内没有等离子气体以避免对半导体衬底沟道的损伤。
接着，去除图案化的光刻胶层211，可以采用湿法清洗工艺去除所述图案化的光刻胶层211。
如图2G所示，在所述Core区域的所述沟槽212的底部半导体衬底200上沉积形成界面层213（IL）。IL层的可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成界面层。界面层的厚度范围为5埃至10埃。
如图2H所示，去除IO区域中的牺牲层以露出虚拟栅极材料层204B’。可以仅采用干法刻蚀或者湿法刻蚀等适合的工艺去除IO区域中的牺牲层，所述干法刻蚀提供高刻蚀选择比在牺牲层210和其他层之间，所述其它层包括虚拟栅极材料层、虚拟栅极氧化层和间隙壁等。
示例性地，在仅采用干法刻蚀去除IO区域中的牺牲层的过程中，反应腔室内没有等离子气体以避免对界面层213的损伤。
然后，刻蚀去除IO区域中露出的虚拟栅极材料层204B’，以在虚拟栅极材料层204B’的原有位置形成沟槽结构214，并且露出第二栅极氧化层201。可以仅采用干法刻蚀去除虚拟栅极材料层，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。或者，可以仅采用湿法刻蚀去除虚拟栅极和虚拟栅极氧化层，湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。
示例性地，在仅采用干法刻蚀去除IO区域中的虚拟栅极材料层204B’的过程中，反应腔室内没有等离子气体以避免对Core区域中的界面层213和IO区域中的第二栅极氧化层201的损伤。
最后，在沟槽212和沟槽214中填充金属层作为金属栅电极，金属层的材料可以是铜、铝、TiN或TaN等，形成方法可以是CVD法或PVD法。最后采用CMP方法使接触孔刻蚀停止层、层间介电层、间隙壁、偏移侧壁以及金属层的顶部齐平，以在Core区域和IO区域中形成金属栅极。
参照图3，其中示出了本发明的一具体实施方式的工艺流程图，具体地包括以下步骤：
步骤301提供半导体衬底，所述半导体衬底包括core区域和IO区域，所述半导体衬底具有阱和STI；
步骤302在所述半导体衬底的core区域和IO区域上形成第一栅极氧化层和第二栅极氧化层；
步骤303在第一栅极氧化层和第二栅极氧化层上形成虚拟栅极材料层，刻蚀所述虚拟栅极材料层和虚拟栅极氧化层以形成虚拟栅极结构；
步骤304在所述虚拟栅极结构的侧壁上形成偏移侧壁，在所述虚拟栅极结构的两侧执行LDD离子注入，在所述源漏区上生长应力层，在所述偏移侧壁上形成栅极间隙壁，进行源漏离子注入，以形成源漏区；
步骤305在所述衬底上沉积接触孔蚀刻停止层，在所述接触孔蚀刻停止层上沉积层间介质层，并执行化学机械研磨；
步骤306去除IO区域和Core区域的所述虚拟栅极结构中部分的虚拟栅极材料层；
步骤307在半导体衬底上形成牺牲层，在牺牲层上形成图案化的光刻胶层；
步骤308根据图案化的光刻胶层回刻蚀Core区域中的牺牲层，以露出Core区域中剩余的虚拟栅极材料层；
步骤309去除Core区域中的虚拟栅极材料层和第一栅极氧化层，以形成第一沟槽，在所述第一沟槽的底部形成界面层；
步骤310去除IO区域的牺牲层和剩余的虚拟栅极材料层露出第二栅极氧化层，形成第二沟槽；
步骤311在第一沟槽和第二沟槽中填充金属层，执行平坦化工艺以形成金属栅极。
综上所述，在本发明提出了一种新的去除Core区域中虚拟栅极材料层的方法，本发明的制作方法适用于平面场效应晶体管半导体技术和FinFET半导体技术，采用沉积牺牲层覆盖IO器件区域来去除Core区域中的虚拟栅极材料层和虚拟栅极氧化层，以避免对半导体器件产生损伤的问题和避免光刻胶残留的问题，最终提高了半导体器件的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种制作半导体器件的方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；
在所述第一区域和第二区域中的所述半导体衬底上形成第一虚拟栅极结构和第二虚拟栅极结构，
其中所述第一虚拟栅极结构包括第一虚拟栅极材料层和第一栅极氧化层，所述第二虚拟栅极结构包括第二虚拟栅极材料层和第二栅极氧化层；
去除所述第一虚拟栅极结构中部分的所述第一虚拟栅极材料层和所述第二虚拟栅极结构中部分的所述第二虚拟栅极材料层；
在所述半导体衬底上形成牺牲层；
去除所述第一区域中的所述牺牲层；
仅采用湿法刻蚀或反应腔室内没有等离子体的干法刻蚀去除所述第一区域中的剩余的所述第一虚拟栅极材料层和所述第一栅极氧化层，以形成第一沟槽；
在所述第一沟槽的底部形成界面层；
去除所述第二区域中的所述牺牲层和剩余的所述第二虚拟栅极材料层，以露出所述第二栅极氧化层。
2.根据权利要求1所述的方法，其特征在于，所述牺牲层的材料为DUO或者非晶碳，虚拟栅极材料层的材料为非晶硅、多晶硅或者掺杂的硅。
3.根据权利要求1所述的方法，其特征在于，采用干法刻蚀去除所述第一区域中的所述牺牲层。
4.根据权利要求1所述的方法，其特征在于，所述第一区域为核心区域，所述第二区域为输入输出区域。
5.根据权利要求1所述的方法，其特征在于，所述第一栅极氧化层的厚度小于所述第二栅极氧化层的厚度，所述第一栅极氧化层的厚度为5埃至30埃，所述第二栅极氧化层的厚度为20埃至100埃。
6.根据权利要求1所述的方法，其特征在于，所述界面层的材料为热氧化层、氮的氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。
7.根据权利要求1所述的方法，其特征在于，仅采用湿法刻蚀或反应腔室内没有等离子体的干法刻蚀去除所述第二区域中的牺牲层和剩余的所述第二虚拟栅极材料层。
CN201410010191.XA 2014-01-09 2014-01-09 一种制作半导体器件的方法 Active CN104779146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410010191.XA CN104779146B (zh) 2014-01-09 2014-01-09 一种制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410010191.XA CN104779146B (zh) 2014-01-09 2014-01-09 一种制作半导体器件的方法

Publications (2)

Publication Number Publication Date
CN104779146A CN104779146A (zh) 2015-07-15
CN104779146B true CN104779146B (zh) 2017-11-14

Family

ID=53620555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410010191.XA Active CN104779146B (zh) 2014-01-09 2014-01-09 一种制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN104779146B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978562A (zh) * 2016-10-24 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN108735670B (zh) * 2017-04-13 2021-06-04 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法和电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301549C (zh) * 2001-11-15 2007-02-21 株式会社日立制作所 半导体集成电路器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7799630B2 (en) * 2008-01-23 2010-09-21 United Microelectronics Corp. Method for manufacturing a CMOS device having dual metal gate
US8030214B2 (en) * 2010-02-19 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301549C (zh) * 2001-11-15 2007-02-21 株式会社日立制作所 半导体集成电路器件的制造方法

Also Published As

Publication number Publication date
CN104779146A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
US11855219B2 (en) Passivated and faceted for fin field effect transistor
CN103137624B (zh) 高栅极密度器件和方法
US9985132B2 (en) Semiconductor device and fabricating method of a gate with an epitaxial layer
JP5091403B2 (ja) 半導体装置およびその製造方法
US8551872B2 (en) Low series resistance transistor structure on silicon on insulator layer
CN104867975A (zh) 场效应晶体管的接触蚀刻停止层
CN104795362B (zh) 一种制作半导体器件的方法
CN102683281B (zh) 一种半导体结构及其制造方法
CN106505040B (zh) 一种半导体器件及其制造方法
CN109037143B (zh) 包括沟槽隔离的半导体装置
CN104752175B (zh) 一种制作半导体器件的方法
CN105097534B (zh) 一种制作半导体器件的方法
CN104779148B (zh) 一种制作半导体器件的方法
CN104183575B (zh) 一种半导体器件及其制备方法
CN104779146B (zh) 一种制作半导体器件的方法
CN104576535B (zh) 一种制作半导体器件的方法
CN107546179B (zh) 一种半导体器件及其制造方法
CN104051245B (zh) 一种半导体器件的制备方法
CN104810324B (zh) 一种制作半导体器件的方法
US8530328B1 (en) Method for manufacturing semiconductor device
CN106558547A (zh) 一种半导体器件及其制造方法
CN107564863B (zh) 一种半导体器件及其制造方法
CN105789131A (zh) 一种半导体器件及其制备方法、电子装置
CN104425231B (zh) 一种半导体器件的制备方法
CN108231766B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant