CN104425231B - 一种半导体器件的制备方法 - Google Patents

一种半导体器件的制备方法 Download PDF

Info

Publication number
CN104425231B
CN104425231B CN201310411063.1A CN201310411063A CN104425231B CN 104425231 B CN104425231 B CN 104425231B CN 201310411063 A CN201310411063 A CN 201310411063A CN 104425231 B CN104425231 B CN 104425231B
Authority
CN
China
Prior art keywords
oxide layer
layer
dummy gate
chemical oxide
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310411063.1A
Other languages
English (en)
Other versions
CN104425231A (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310411063.1A priority Critical patent/CN104425231B/zh
Publication of CN104425231A publication Critical patent/CN104425231A/zh
Application granted granted Critical
Publication of CN104425231B publication Critical patent/CN104425231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有虚拟栅极介电层；去除所述虚拟栅极介电层，以露出所述半导体衬底；在露出的所述半导体衬底上形成化学氧化物层；执行热处理步骤，以在所述化学氧化物层表面形成热氧化物层；对所述热氧化物层进行湿法清洗，以降低所述化学氧化物层和所述热氧化物层的总厚度。本发明中首先形成化学氧化物层，通过RTO进一步形成热氧化物层，选用氨水和双氧水混合液对所述热氧化物层和化学氧化物层进行湿法清洗，以降低其厚度，通过所述方法不仅能够达到制备工艺的需要，而且还具有良好的稳定性，降低了栅极向衬底漏电的问题。

Description

一种半导体器件的制备方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件的制备方法。
背景技术
在集成电路制造领域，随着MOS晶体管的不断缩小，尤其是纳米级工艺中，各种因为器件的物理极限所带来的负面效应不可避免，器件的特征尺寸按比例缩小变得困难，其中MOS晶体管器件及其电路制造领域容易出现从栅极向衬底的漏电问题。
当前工艺的解决方法是采用高K栅极材料和金属栅的方法，在金属栅极的制备过程中由于器件尺寸的进一步缩小，使得栅极核心氧化物层（core gate oxide）的厚度进一步减小，进而选用化学氧化（chemical oxide）以及高K栅极材料相结合的方法来代替栅氧化物层，以获得更小的漏电电流以及高的漏极电流（Idsat）。
现有技术中制备所述器件的方法如图1a-1c所示，参照图1a，首先在半导体衬底101中形成隔离结构，然后在所述衬底上形成虚拟栅极氧化物层103，在所述衬底上NMOS区域以及PMOS区域上分别形成NMOS虚拟栅极20以及PMOS虚拟栅极10，然后沉积层间介电层102；参照图1b，蚀刻去除所述NMOS虚拟栅极20以及PMOS虚拟栅极10，至所述虚拟栅极氧化物层103，以形成沟槽20ˊ和沟槽10ˊ；参照图1c，去除所述沟槽20ˊ和沟槽10ˊ中位于核心区的虚拟栅极氧化物层103，露出所述半导体衬底101，参照图1d，在所述沟槽20ˊ和沟槽10ˊ中形成化学氧化物层（chemical oxide），例如通过DIO3、SPM或SC1等方法形成。
虽然通过上述方法形成的化学氧化物层具有很薄的厚度，能够达到器件的尺寸要求，但是所述方法形成的化学氧化物层的稳定性以及可靠性均低于现有技术中通过热氧化得到的氧化层，导致器件性能降低。
因此，随着半导体器件尺寸的不断缩小，需要对现有技术做进一步的改进，以便在保证栅氧化物层的厚度满足尺寸需要的同时能够具有良好的稳定性，以提高器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决上述问题，本发明提供了一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底上形成有虚拟栅极介电层；
去除所述虚拟栅极介电层，以露出所述半导体衬底；
在露出的所述半导体衬底上形成化学氧化物层；
执行热处理步骤，以在所述化学氧化物层表面形成热氧化物层；
对所述热氧化物层进行湿法清洗，以降低所述化学氧化物层和所述热氧化物层的总厚度。
作为优选，选用氨水和双氧水的混合溶液对所述热氧化物层进行湿法清洗。
作为优选，所述半导体衬底上还形成有虚拟栅极，所述虚拟栅极位于所述虚拟栅极介电层上方。
作为优选，在去除所述虚拟栅极介电层之前还包括去除所述虚拟栅极的步骤。
作为优选，选用湿法蚀刻去除所述虚拟栅极，或者先干法蚀刻再湿法蚀刻去除所述虚拟栅极。
作为优选，所述湿法蚀刻中选用TMAH。
作为优选，选用稀释的氢氟酸去除所述虚拟栅极介电层。
作为优选，形成所述化学氧化物层的方法为：
选用浓度为10-80PPM的臭氧水作为反应液，喷至露出的所述半导体衬底上，在室温下反应1-5min，以形成所述化学氧化物层。
作为优选，形成所述化学氧化物层的方法为：
选用体积比为H2SO4：H2O2=1-5:1H2SO4和H2O2的反应液进行反应，控制反应温度为120-180℃，反应时间为1-5min，以形成所述化学氧化物层。
作为优选，形成所述化学氧化物层的方法为：
选用体积比为NH4OH:H2O2:H2O=1:1-4:50-200的反应液进行反应，控制反应温度为25-40℃，反应时间为1-5min，以形成所述化学氧化物层。
作为优选，选用氨水和双氧水混合液进行湿法清洗的步骤为：
选用体积比为NH4OH:H2O2:H2O=1:1-4:50-200的反应液进行反应，控制反应温度为25-40℃，反应时间为1-5min，以降低所述化学氧化物层和所述热氧化物层的厚度。
作为优选，选用氨水和双氧水混合液对所述热氧化物层进行湿法清洗，将所述化学氧化物层和所述热氧化物层的总厚度降低至8埃。
作为优选，所述热氧化步骤中选用快速热氧化方法。
作为优选，对所述热氧化物层进行湿法清洗之后，所述方法还包括形成金属栅极结构的步骤。
本发明为了解决现有技术中化学氧化物层作为栅极介电层稳定性太差，而热氧化物层厚度太大的问题，首先形成化学氧化物层，通过RTO进一步形成热氧化物层，然后执行对所述热氧化物层进行湿法清洗，对所述热氧化物层和化学氧化物层进行湿法清洗，以降低其厚度，通过所述方法不仅能够达到制备工艺的需要，而且还具有良好的稳定性，降低了栅极向衬底漏电的问题；此外通过所述湿法清洗可以使所述化学氧化物层和热氧化物层组成的栅极介电层表面更加平滑，而且表面具有更多的OH键，在后续形成金属栅极的过程中使沉积的高K介电层具有更好的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1c为现有技术中制备所述半导体器件的过程示意图；
图1a-1g为本发明一实施例中制备所述半导体器件的过程示意图；
图2为本发明一实施例中制备所述半导体器件工艺流程示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
参照图1a，首先提供半导体衬底101，在所述半导体衬底上形成虚拟栅极结构；
具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在本发明中优选绝缘体上硅（SOI），所述绝缘体上硅（SOI）从下往上依次为支撑衬底、氧化物绝缘层以及半导体材料层，为了简化所述图形，在所述图形中仅以衬底101代替，但并不局限于上述示例。
在所述半导体衬底101中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本发明中优选形成浅沟槽隔离，所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度，在所述半导体衬底中形成PMOS区和NMOS区。
在所述NMOS区以及PMOS区形成NMOS虚拟栅极20和PMOS虚拟栅极10：
具体地，首先在所述半导体衬底101上形成虚拟栅极氧化物层103，作为优选，所述氧化物层为SiO2层，所述SiO2层通过快速热氧化工艺（RTO）来形成，其厚度为8-50埃，但并不局限于该厚度。
然后在所述虚拟栅极氧化物层103上沉积栅极材料层，所述栅极材料包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法。通常，所述栅极材料包括具有厚度从大约50埃到大约2000埃的掺杂的多晶硅材料。
所述多晶硅栅极材料的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
然后对所述栅极材料层进行蚀刻，NMOS虚拟栅极20和PMOS虚拟栅极10，具体地，在本发明的实施例中，首先在所述栅极材料层上形成图案化的光刻胶层，所述光刻胶层定义了所述虚拟栅极的形状以及关键尺寸的大小，以所述光刻胶层为掩膜蚀刻所述栅极材料层以及栅极氧化物层102，形成NMOS虚拟栅极20和PMOS虚拟栅极10，然后去除所述光刻胶层，所述光刻胶层的去除方法可以选用氧化灰化法，还可以选用本领域中常用的其他方法，在此不再赘述。
其中所述NMOS虚拟栅极20和PMOS虚拟栅极10上还进一步形成偏移侧墙（offsetspacer）。偏移侧墙的材料可以是氮化硅，氧化硅或者氮氧化硅等绝缘材料。偏移侧墙可以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。作为优选，在本发明的一具体地实施方式中所述偏移侧墙包括氮化硅和氧化硅的组合。
进一步，在所述多晶硅栅极上形成间隙壁，在所述NMOS虚拟栅极20和PMOS虚拟栅极10的偏移侧墙上形成间隙壁，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成。
形成轻掺杂源极/漏极(LDD)于NMOS虚拟栅极20和PMOS虚拟栅极10两侧的衬底中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
作为优选，为了提高PMOS区域的压应力，还可以进一步在PMOS虚拟栅极10的两侧形成凹槽，优选形成“∑”形凹槽，然后在所述的凹槽中外延生在SiGe。
具体地，蚀刻所述PMOS栅极结构两侧的源漏区，形成凹陷，具体地，在所述NMOS栅极结构以及源漏区上形成光刻胶掩膜层，作为蚀刻保护层，然后蚀刻形成凹陷，在本发明中优选形成“∑”形凹陷，在该步骤中可以选用干法蚀刻所述PMOS源漏区，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
在本发明中所述SiGe可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
接着，在所述半导体衬底上沉积层间介质层102，然后执行平坦化步骤至所述NMOS虚拟栅极20和PMOS虚拟栅极10的顶部。作为优选所述层间介质层102为氧化物，例如二氧化硅等，该层间介质层的形成方法可以选用常规沉积方法。
参照图1b，去除所述NMOS虚拟栅极20和PMOS虚拟栅极10中的栅极材料，以形成沟槽20ˊ和沟槽10ˊ，露出所述虚拟栅极氧化物层103。
具体地，在该步骤中选用湿法蚀刻或者先干法蚀刻后湿法蚀刻去除所述NMOS虚拟栅极20和PMOS虚拟栅极10中的栅极材料层。
当选用湿法蚀刻时，在该步骤中选用TMAH溶液蚀刻去除所述NMOS虚拟栅极20和PMOS虚拟栅极10中的栅极材料，作为优选，所述TMAH溶液的质量分数为0.1%-10%，所述湿法蚀刻温度为25-90℃，所述湿法蚀刻时间为10s-1000s，在该步骤中蚀刻至所述虚拟栅极氧化物层103。
作为另外一种实施方式，还可以先干法蚀刻后湿法蚀刻去除所述栅极材料，选用干法蚀刻时，可以选用HBr作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。然后再选用湿法蚀刻，湿法蚀刻时选用四甲基氢氧化氨（TMAH）作为蚀刻液，同时还可以加入KOH，在该步骤中优选蚀刻温度为20-60℃。
参照图1c，去除所述虚拟栅极氧化物层103，以露出所述半导体衬底101。
具体地，蚀刻去除沟槽20ˊ和沟槽10ˊ中所暴露出的核心区的虚拟栅极氧化物层103，而保留所述偏移侧墙以及间隙壁底下的所述虚拟栅极氧化物层103，仅仅去除所述中心区域暴露的所述虚拟栅极氧化物层103至所述半导体衬底101。
在该步骤中选用稀的HF溶液进行蚀刻，稀释氢氟酸DHF进行蚀刻，作为优选，所述稀释氢氟酸DHF的组成为HF:H2O=1:（100-500），以去除所述露出的所述虚拟栅极氧化物层103，所述蚀刻温度为20-25℃，蚀刻时间并局限于某一范围，完全去除暴露的虚拟栅极氧化物层103即可。
参照图1d，在所述露出的半导体衬底上形成化学氧化物层104。
具体地，所述沟槽20ˊ和沟槽10ˊ中的半导体衬底101上形成化学氧化物层104（chemical oxide），形成所述化学氧化物层104的方法可以选用湿的臭氧水（DIO3）、硫酸和双氧水混合液（SPM）或氨水和双氧水混合液（SC1）中的一种。
其中，所述湿的DIO3时，将浓度为10-80PPM的DIO3溶液喷至所述沟槽20ˊ和沟槽10ˊ中，在室温下反应1-5min，即可在所述半导体衬底上形成化学氧化物层104。
或者选用SPM的方法，所述SPM中选用H2SO4和H2O2的混合溶液进行反应，所述液体的体积比H2SO4：H2O2=1-5:1，所述方法中反应温度为120-180℃，反应时间为1-5min。
或者选用SC1（NH4OH和H2O2的混合溶液）方法，其方法为选用体积比组成为NH4OH:H2O2:H2O=1:1-4:50-200的反应液进行反应，以在所述衬底上形成化学氧化物层104，在该方法中选用的反应温度为25-40℃，反应时间为1-5min。需要说明的是形成化学氧化物层104的方法并不局限于上述三种，还可以选用其他方法。
参照图1e，执行快速热氧化（rapid thermal oxidize，RTO）步骤，以形成热氧化物层105。
具体地，在该步骤中选用快速热氧化步骤，使氧气透过所述化学氧化物层104和半导体衬底101中的硅发生反应，形成硅氧化物的热氧化物层105，其中，所述热氧化物层105相对于所述化学氧化物层104具有更好的稳定性，但是其厚度较大，不能满足高集成度的需求。
所述快速热氧化步骤可以选用常规的快速热氧化方法进行，在本发明的一具体实施方式中选用O2或者含有O2的气氛对所述器件进行热处理，所述热处理温度在800-1500℃，优选为1100-1200℃，处理时间为2-30min，经过所述处理在所述衬底上形成厚度为2-8埃的氧化物层，作为优选，所述热氧化物层105的厚度为5埃。
参照图1f，对所述热氧化物层104进行湿法清洗，以降低所述化学氧化物层104和热氧化物层105的厚度。
具体地，在执行RTO步骤之后，形成的热氧化物层105的厚度太大，不满足尺寸缩小的器件的要求，因此在形成所述热氧化物层105的厚度之后做进一步处理，以降低所述化学氧化物层104和热氧化物层105的厚度，以满足器件制备的需求。
作为优选，选用SC1进行湿法清洗，将所述化学氧化物层104和热氧化物层105的厚度降低至5-10埃，进一步，将所述化学氧化物层104和热氧化物层105的厚度降低至8埃。
在该步骤中选用标准清洗液1进行湿法清洗，其体积比组成为NH4OH:H2O2:H2O=1:1-4:50-200的反应液进行反应，其中，所述NH4OH的质量分数为27%，所述H2O2的质量分数为30%，以对所述化学氧化物层104进行湿法清洗，在该方法中选用的蚀刻温度为25-40℃，蚀刻时间为1-5min。
通过所述SC1湿法清洗不仅使所述化学氧化物层104和热氧化物层105的厚度减小，达到制备工艺的需要，而且通过所述湿法清洗可以使所述化学氧化物层104和热氧化物层105组成的栅极介电层表面更加平滑，而且表面具有更多的OH键，在后续形成金属栅极的过程中使沉积的高K介电层具有更好的性能。
参照图1g，在所述沟槽20ˊ和沟槽10ˊ中形成NMOS金属栅极以及PMOS金属栅极。
具体地，所述方法还包括在所述沟槽20ˊ和沟槽10ˊ中沉积高K介电层、覆盖层、金属栅极等步骤：
在所述沟槽20ˊ和沟槽10ˊ中形成栅极介电层，优选高K介电层来形成所述栅极介电层，例如用在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。
形成所述高K介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。在本发明的实施例中，在凹槽中形成HfAlON栅极介电层，其厚度为15到60埃。
然后，在高K介电层上形成栅极堆栈结构的覆盖层，作为优选，所述覆盖层可以选用TiN，作为进一步的优选，还可以在所述覆盖层上形成扩散阻挡层，可以是TaN层或AlN层。在本发明的一个实施例中，在CVD反应腔中进行所述TaN层或AlN层的沉积，所选择的工艺条件包括压强为1-100乇，温度为500-1000摄氏度。所沉积的TaN层或AlN层具有10-50埃的厚度。
最后形成金属栅极，所述金属栅极通过沉积多个薄膜堆栈形成，所述薄膜包括功函数金属层，阻挡层和导电层。所述阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的组合。所述沉积阻挡层方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
在本发明的一个实施例中使用原子层沉积（ALD）、溅镀及物理气相沉积(PVD)的方法，所形成的阻挡层的厚度在10-100埃之间。所述功函数金属层包括一层或多层金属层。所述金属层可以是TiN、TaN、TiN和TaN、上述的组合。所述金属层可以用ALD、PVD或CVD的方法形成。优选地，所述功函数金属层的厚度在10-200埃之间。所述导电层可以是铝层，也可以是铜或钨层。在本发明的一个实施例中使用Al形成所述导电层，可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。最后进行导电层的平坦化，以除去沟槽以外的导电层而形成金属栅极。
本发明为了解决现有技术中化学氧化物层作为栅极介电层稳定性太差，而热氧化物层厚度太大的问题，首先形成化学氧化物层，通过RTO进一步形成热氧化物层，然后对所述热氧化物层进行湿法清洗以降低其厚度，通过所述方法不仅能够达到制备工艺的需要，而且还具有良好的稳定性，降低了栅极向衬底漏电的问题；此外通过所述湿法清洗可以使所述化学氧化物层和热氧化物层组成的栅极介电层表面更加平滑，而且表面具有更多的OH键，在后续形成金属栅极的过程中使沉积的高K介电层具有更好的性能。
图2为本发明一具体地实施方式中制备所述半导体器件的工艺流程图；包括以下步骤：
步骤201提供半导体衬底，所述半导体衬底上形成有虚拟栅极介电层；
步骤202去除所述虚拟栅极介电层，以露出所述半导体衬底；
步骤203在露出的所述半导体衬底上形成化学氧化物层；
步骤204执行热处理步骤，以在所述化学氧化物层表面形成热氧化物层；
步骤205执行对所述热氧化物层进行湿法清洗，以降低所述化学氧化物层和所述热氧化物层的总厚度。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底上形成有虚拟栅极介电层；
去除所述虚拟栅极介电层，以露出所述半导体衬底；
在露出的所述半导体衬底上形成化学氧化物层；
执行热处理步骤，以在所述化学氧化物层表面形成热氧化物层；
对所述热氧化物层进行湿法清洗，以降低所述化学氧化物层和所述热氧化物层的总厚度并使所述化学氧化物层和所述热氧化物层组成的栅极介电层表面更加平滑。
2.根据权利要求1所述的方法，其特征在于，选用氨水和双氧水的混合溶液对所述热氧化物层进行湿法清洗。
3.根据权利要求1所述的方法，其特征在于，所述半导体衬底上还形成有虚拟栅极，所述虚拟栅极位于所述虚拟栅极介电层上方。
4.根据权利要求2所述的方法，其特征在于，在去除所述虚拟栅极介电层之前还包括去除所述虚拟栅极的步骤。
5.根据权利要求3所述的方法，其特征在于，选用湿法蚀刻去除所述虚拟栅极，或者先干法蚀刻再湿法蚀刻去除所述虚拟栅极。
6.根据权利要求5所述的方法，其特征在于，所述湿法蚀刻中选用TMAH。
7.根据权利要求1所述的方法，其特征在于，选用稀释的氢氟酸去除所述虚拟栅极介电层。
8.根据权利要求1所述的方法，其特征在于，形成所述化学氧化物层的方法为：
选用浓度为10-80PPM的臭氧水作为反应液，喷至露出的所述半导体衬底上，在室温下反应1-5min，以形成所述化学氧化物层。
9.根据权利要求1所述的方法，其特征在于，形成所述化学氧化物层的方法为：
选用体积比为H2SO4：H2O2＝1-5:1的反应液进行反应，控制反应温度为120-180℃，反应时间为1-5min，以形成所述化学氧化物层。
10.根据权利要求1所述的方法，其特征在于，形成所述化学氧化物层的方法为：
选用体积比为NH4OH:H2O2:H2O＝1:1-4:50-200的反应液进行反应，控制反应温度为25-40℃，反应时间为1-5min，以形成所述化学氧化物层。
11.根据权利要求2所述的方法，其特征在于，选用氨水和双氧水混合液进行湿法清洗的步骤为：
选用体积比为NH4OH:H2O2:H2O＝1:1-4:50-200的反应液进行反应，控制反应温度为25-40℃，反应时间为1-5min，以降低所述化学氧化物层和所述热氧化物层的厚度。
12.根据权利要求1所述的方法，其特征在于，选用氨水和双氧水混合液对所述热氧化物层进行湿法清洗，将所述化学氧化物层和所述热氧化物层的总厚度降低至8埃。
13.根据权利要求1所述的方法，其特征在于，所述热处理步骤中选用快速热氧化方法。
14.根据权利要求1所述的方法，其特征在于，对所述热氧化物层进行湿法清洗之后，所述方法还包括形成金属栅极结构的步骤。
CN201310411063.1A 2013-09-10 2013-09-10 一种半导体器件的制备方法 Active CN104425231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310411063.1A CN104425231B (zh) 2013-09-10 2013-09-10 一种半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310411063.1A CN104425231B (zh) 2013-09-10 2013-09-10 一种半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN104425231A CN104425231A (zh) 2015-03-18
CN104425231B true CN104425231B (zh) 2017-06-16

Family

ID=52973917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310411063.1A Active CN104425231B (zh) 2013-09-10 2013-09-10 一种半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN104425231B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336596B (zh) * 2015-09-27 2018-06-26 上海华力微电子有限公司 一种高介电常数界面层的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232241B1 (en) * 2000-04-11 2001-05-15 Taiwan Semiconductor Manufacturing Company Pre-oxidation cleaning method for reducing leakage current of ultra-thin gate oxide
US6878578B1 (en) * 2002-04-26 2005-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a high quality chemical oxide on a freshly cleaned silicon surface as a native oxide replacement
US7741202B2 (en) * 2008-08-07 2010-06-22 Tokyo Electron Limited Method of controlling interface layer thickness in high dielectric constant film structures including growing and annealing a chemical oxide layer
CN102142373A (zh) * 2010-02-02 2011-08-03 中国科学院微电子研究所 一种半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790592B2 (en) * 2007-10-30 2010-09-07 International Business Machines Corporation Method to fabricate metal gate high-k devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232241B1 (en) * 2000-04-11 2001-05-15 Taiwan Semiconductor Manufacturing Company Pre-oxidation cleaning method for reducing leakage current of ultra-thin gate oxide
US6878578B1 (en) * 2002-04-26 2005-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a high quality chemical oxide on a freshly cleaned silicon surface as a native oxide replacement
US7741202B2 (en) * 2008-08-07 2010-06-22 Tokyo Electron Limited Method of controlling interface layer thickness in high dielectric constant film structures including growing and annealing a chemical oxide layer
CN102142373A (zh) * 2010-02-02 2011-08-03 中国科学院微电子研究所 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN104425231A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104835780B (zh) 半导体结构及其制造方法
US6664160B2 (en) Gate structure with high K dielectric
TW569451B (en) Process for fabricating a vertical bipolar junction transistor, process for fabricating an integrated circuit structure, and integrated circuit structure
KR101027107B1 (ko) 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ
CN101427386B (zh) 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
TWI283460B (en) Advanced disposable spacer process by low-temperature high-stress nitride film for sub-90 nm CMOS technology
CN102738221B (zh) 制造栅极介电层的方法
JP5375362B2 (ja) 半導体装置の製造方法
US20090020825A1 (en) Forming dual metal complementary metal oxide semiconductor integrated circuits
US20210028294A1 (en) Method for forming a low-k spacer
TW201513311A (zh) 將記憶電晶體納入高ｋ金屬閘極互補式金屬氧化物半導體之製造流程的整合
JP2008515190A (ja) 金属ゲート電極半導体デバイス
WO2006020158A2 (en) Planarizing a semiconductor structure to form replacement metal gates
JP2009194352A (ja) 半導体装置の製造方法
WO2005112110A1 (en) A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP2009152342A (ja) 半導体装置の製造方法
CN103545185B (zh) 一种采用伪栅极制造半导体器件的方法
CN104795362B (zh) 一种制作半导体器件的方法
CN105097534B (zh) 一种制作半导体器件的方法
CN104681440A (zh) 一种半导体器件及其制备方法
JP2008103613A (ja) 半導体装置及びその製造方法
CN104779148B (zh) 一种制作半导体器件的方法
CN104425231B (zh) 一种半导体器件的制备方法
CN104752175B (zh) 一种制作半导体器件的方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant