CN104051245B - 一种半导体器件的制备方法 - Google Patents

一种半导体器件的制备方法 Download PDF

Info

Publication number
CN104051245B
CN104051245B CN201310077046.9A CN201310077046A CN104051245B CN 104051245 B CN104051245 B CN 104051245B CN 201310077046 A CN201310077046 A CN 201310077046A CN 104051245 B CN104051245 B CN 104051245B
Authority
CN
China
Prior art keywords
side wall
offset side
dummy gate
layer
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310077046.9A
Other languages
English (en)
Other versions
CN104051245A (zh
Inventor
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310077046.9A priority Critical patent/CN104051245B/zh
Publication of CN104051245A publication Critical patent/CN104051245A/zh
Application granted granted Critical
Publication of CN104051245B publication Critical patent/CN104051245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

本发明涉及一种半导体器件的制备方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成虚拟栅极；在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁；去除所述虚拟栅极；去除所述第一偏移侧壁，形成关键尺寸增大的凹槽。在本发明中在形成虚拟栅极之后，在虚拟栅极上形成热处理氧化物层、第一偏移侧壁以及第二偏移侧壁，其中在执行完LDD以及源漏离子注入后，去除所述热处理氧化物层、所述第一偏移侧壁，形成凹槽，所述凹槽的关键尺寸即为所述金属栅极的关键尺寸，所述金属栅极的关键尺寸相比常规金属栅极的关键尺寸更大，而且所述源漏离子注入之后形成，在获得较大的关键尺寸的同时，能好的避免了遮蔽效应(SHADOW‑EFFECT)，提高了器件的性能。

Description

一种半导体器件的制备方法
技术领域
本发明涉及半导体器件工艺，具体地，本发明涉及一种半导体器件的制备方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。
当半导体器件的尺寸降到20nm或以下时，器件中栅极关键尺寸（gate CD）相应的缩小为24nm。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(high-K&gate last)”工艺为形成金属栅极的一个主要工艺。
现有技术中使用“后栅极(high-K&gate last)”工艺形成金属栅极的方法，包括：提供基底，所述基底上形成有虚拟栅结构（dummy gate）、及位于所述基底上覆盖所述虚拟栅结构的层间介质层；以所述虚拟栅结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述替代栅结构后形成沟槽；最后对所述沟槽填充介质和金属，以形成栅介质层和金属栅电极层。
相对与前栅工艺（gate first），在“后栅极(high-K&gate last)”工艺中不仅对所述沟槽填充金属，而且还要在所述沟槽中填充高K介电质以及覆盖层（cap layer），因此后栅(high-K&gate last)工艺中蚀刻去除虚拟栅极后空隙的填充成为关键问题，现有技术中为了提高后栅(high-K&gate last)工艺中空隙的填充，通常采用增大虚拟栅极的关键尺寸的方法，所述虚拟栅极的关键尺寸太大时，在轻掺杂漏极（LDD）离子注入过程中则容易引起遮蔽效应(SHADOW-EFFECT)，导致器件性能下降。
因此，随着半导体器件尺寸不断减小，特别是当器件尺寸降到20nm以下时，如何扩大金属栅极的关键尺寸，并且同时使器件具有更好的性能，是目前金属栅极制备过程中亟需解决的技术难题，目前的技术手段都不能实现所述目的。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了有效解决上述问题，本发明提出了一种半导体器件的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上形成虚拟栅极；
在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁；
去除所述虚拟栅极；
去除所述第一偏移侧壁，形成关键尺寸增大的凹槽。
作为优选，在形成所述凹槽之后，所述方法还包括在所述凹槽中形成金属栅极的步骤。
作为优选，在形成所述第一偏移侧壁和所述第二偏移侧壁之前还包括对所述虚拟栅极进行热氧化处理的步骤，以在所述虚拟栅极的侧壁上形成氧化物层。
作为优选，在形成所述虚拟栅极之前还包括在所述半导体衬底上形成栅极氧化物层。
作为优选，所述栅极氧化物层通过热氧化处理的方法形成。
作为优选，所述第一偏移侧壁和所述第二偏移侧壁的形成方法为：
在所述半导体衬底上共形沉积第一偏移侧壁材料层；
在所述第一偏移侧壁材料层上共形沉积第二偏移侧壁材料层；
蚀刻所述第一偏移侧壁材料层和所述第二偏移侧壁材料层，以形成关键尺寸均一的所述第一偏移侧壁和所述第二偏移侧壁。
作为优选，所述第一偏移侧壁为氧化物。
作为优选，所述第一偏移侧壁通过原子层沉积方法形成。
作为优选，所述第二偏移侧壁为氮化物。
作为优选，所述第二偏移侧壁通过原子层沉积方法形成。
作为优选，在去除所述虚拟栅极之前，所述方法还包括：
在所述衬底上沉积接触孔蚀刻停止层；
在所述接触孔蚀刻停止层上沉积层间介质层；
执行一平坦化步骤，并停止于所述虚拟栅极。
作为优选，在形成所述层间介质层之前，所述方法还包括以下步骤：
在所述虚拟栅极的两侧执行LDD离子注入；
在所述源漏区上生长应力层；
在所述第二偏移侧壁上形成栅极间隙壁；
进行源漏离子注入，以形成源漏区；
执行应力记忆步骤。
作为优选，所述方法还包括去除所述栅极氧化物层的步骤。
作为优选，选用湿法蚀刻同时去除所述栅极氧化物层和所述第一偏移侧壁，所述栅极氧化物层和所述第一偏移侧壁的蚀刻速率相同。
在本发明中在形成虚拟栅极之后，在所述虚拟栅极上形成热处理氧化物层、第一偏移侧壁以及第二偏移侧壁，其中在执行完LDD以及源漏离子注入后，去除所述热处理氧化物层、所述第一偏移侧壁，形成凹槽，所述凹槽的关键尺寸即为所述金属栅极的关键尺寸，所述金属栅极的关键尺寸等于虚拟栅极的关键尺寸+热处理氧化物层的厚度+2×第一偏移侧壁的厚度，所述金属栅极的关键尺寸相比常规金属栅极的关键尺寸更大，而且所述热处理氧化物层、第一偏移侧壁104在所述LDD、以及源漏离子注入之前形成，在LDD以及源漏离子注入时，器件栅极尺寸由虚拟栅极决定，因此在获得较大的关键尺寸的同时，能好的避免了遮蔽效应(SHADOW-EFFECT)，提高了器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为本发明中包含虚拟栅极结构的衬底的剖面示意图；
图2为本发明中在所述虚拟栅极上形成第一偏移侧壁和第二偏移侧壁的剖面示意图；
图3为本发明中进行化学机械抛光工艺后器件的剖面示意图；
图4为本发明中在所述衬底上形成接触孔蚀刻停止层的剖面示意图；
图5为在所述接触孔蚀刻停止层上沉积层间介质层后的剖面示意图；
图6为去除所述虚拟栅极以及第一偏移侧壁后的剖面示意图；
图7所述半导体器件制备方法的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面结合附图1-6对本发明的具体实施方式做详细的说明。
首先参照图1，提供半导体衬底101，并在所述衬底上形成虚拟栅极103；
具体地，在本发明的一具体实施方式中所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在本发明的一具体实施方式中优选绝缘体上硅（SOI），所述绝缘体上硅（SOI）包括从下往上依次为支撑衬底、氧化物绝缘层以及半导体材料层，但并不局限于上述示例。
在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。
在所述衬底中形成N阱或者P阱结构，在本发明的一实施例中所述衬底选用P型衬底，具体地，本领域技术人员选用本领域常用的P型衬底即可，接着在所述P型衬底中形成N阱，在本发明的实施例中，首先在所述P型衬底上形成N阱窗口，在所述N阱窗口中进行离子注入，然后执行退火步骤推进以形成N阱。
接着，在所述半导体衬底101上形成虚拟栅极103：
具体地，首先在所述半导体衬底101上形成栅极氧化物层102，作为优选，所述氧化物层为SiO2层，所述SiO2层通过快速热氧化工艺（RTO）来形成，其厚度为8-50埃，但并不局限于该厚度。
然后在所述栅极氧化物层102上沉积栅极材料层，所述栅极材料包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法。通常，所述栅极材料包括具有厚度从大约50埃到大约2000埃的掺杂的多晶硅材料。
所述多晶硅栅极材料的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
然后对所述栅极材料层进行蚀刻，以得到虚拟栅极103，具体地，在本发明的实施例中，首先在所述栅极材料层上形成图案化的光刻胶层，所述光刻胶层定义了所述虚拟栅极的形状以及关键尺寸的大小，以所述光刻胶层为掩膜蚀刻所述栅极材料层以及栅极氧化物层102，形成虚拟栅极103，然后去除所述光刻胶层，所述光刻胶层的去除方法可以选用氧化灰化法，还可以选用本领域中常用的其他方法，在此不再赘述。
对所述虚拟栅极103进行热氧化处理，以在所述虚拟栅极103上再氧化形成一层氧化物层108，具体地，在本发明的一具体实施方式中选用O2或者含有O2的气氛对所述虚拟栅极103进行热处理，所述热处理温度在800-1500℃，优选为1100-1200℃，处理时间为2-30min，经过所述处理在所述虚拟栅极103上形成一层厚度为5-25埃的氧化物层108，执行所述热氧化处理后改善了所述虚拟栅极103的刻线边缘粗糙度(Line Edge Roughness，LER)，使所述虚拟栅极103的蚀刻边缘变得更为光滑，以更加清楚的定义所述虚拟栅极103的关键尺寸。
在所述虚拟栅极103上形成第一偏移侧壁104，具体地，在所述衬底上共形沉积（conformal deposition）第一偏移侧壁的材料层，以在所述虚拟栅极103上形成厚度相同或大致相同的覆盖层，在蚀刻去除衬底以及虚拟栅极水平面上的偏移侧壁的材料层后，形成第一偏移侧壁104，共形沉积形成的所述第一偏移侧壁104厚度均一，在所述多晶硅侧壁上可以更加清楚地确定所述第一偏移侧壁的关键尺寸，在后面的步骤中更加清楚地确定所述金属栅极的关键尺寸。
作为优选，在本发明的实施例中，为了使获得的形成第一偏移侧壁104的厚度更加均一，清楚地确定所述金属栅极的关键尺寸，所述第一偏移侧壁104材料层选用原子层沉积(ALD)的方法沉积形成，选用原子层沉积(ALD)的方法沉积第一偏移侧壁的材料层时，在水平面以及虚拟栅极103的侧壁上形成的厚度都一样，更加均一，确保了所述半导体器件的性能；在本发明的一具体实施方式中所述第一偏移侧壁104选用氧化物，优选氧化硅，所述氧化物通过原子层沉积(ALD)的方法形成。
所述第一偏移侧壁104的厚度大于所述热氧化物处理得到的氧化物层108的厚度，所述第一偏移侧壁104的厚度为15-150埃，优选为15-30埃，但并不局限于该数值范围，所述第一偏移侧壁104在形成金属栅极的后续步骤中、所述氧化物层以及虚拟栅极103一起被蚀刻去除，成为金属栅极的关键尺寸的一部分。
接着在所述第一偏移侧壁104上形成第二偏移侧壁105，在本发明的一具体实施方式具体地，在所述衬底上共形沉积（conformal deposition）第二偏移侧壁的材料层，以在所述第一偏移侧壁104上形成厚度相同或大致相同的覆盖层，在蚀刻去除衬底以及所述第一偏移侧壁104水平面上的第二偏移侧壁的材料层后，形成第二偏移侧壁105，共形沉积形成的所述第二偏移侧壁105厚度均一，所述第二偏移侧壁在后续工艺中仍然保留，在所述多晶硅侧壁上可以更加清楚地确定最终形成的偏移侧壁的关键尺寸。
作为优选，所述第二偏移侧壁105选用和所述第一偏移侧壁104具有较大蚀刻选择比的材料，以确保在去除所述第一偏移侧壁104以及虚拟栅极103的过程中，所述第二偏移侧壁105几乎不被蚀刻，作为优选，在本发明的一具体实施方式中所述第二偏移侧壁105的材料例如是氮化硅绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的离子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
作为优选，为了使获得的形成第二偏移侧壁105的厚度更加均一，清楚地确定所述金属栅极的关键尺寸，所述第二偏移侧壁105材料层选用原子层沉积(ALD)的方法沉积形成，选用原子层沉积(ALD)的方法沉积第二偏移侧壁的材料层时，能够获得更加均一的形状和厚度，确保了所述半导体器件的性能。
在本发明的实施例中，所述第二偏移侧壁105在金属栅极形成的过程中不会去除，而且在执行LDD以及形成源漏的过程中、在湿法蚀刻过程中作为保护层，保护位于内侧的第一偏移侧壁104以及所述氧化层不被蚀刻，以降低在后续工艺中关键尺寸的损失。
并没有严格的限制，所述第二偏移侧壁105的厚度与所述第一偏移侧壁104的厚度可以相同，也可以不同，作为优选，所述第二偏移侧壁105的厚度为15-150埃，优选为15-50埃，但并不局限于该数值范围。
作为进一步的优选，在本发明的一具体实施方式中对所述虚拟栅极103进行热氧化处理后，沉积第一偏移侧壁材料层、第二偏移侧壁材料层，然后经过一个蚀刻步骤，同时形成所述第一偏移侧壁104、第二偏移侧壁105，以简化所述工艺过程，在步骤中以所述多晶硅栅极作为蚀刻停止层。
在形成所述第一偏移侧壁104、第二偏移侧壁105之后，执行LDD注入的步骤，所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
然后在所述栅极两侧源漏区生长应力层，在CMOS晶体管中，通常在NMOS晶体管上形成具有拉应力的应力层，在PMOS晶体管上形成具有压应力的应力层，CMOS器件的性能可以通过将所述拉应力作用于NMOS，压应力作用于PMOS来提高。现有技术中在NMOS晶体管中通常选用SiC作为拉应力层，在PMOS晶体管中通常选用SiGe作为压应力层。
作为优选，生长所述SiC作为拉应力层时，可以在所述衬底上外延生长，在离子注入后形成抬升源漏，在形成所述SiGe层时，通常在所述衬底中形成凹槽，然后在所述凹槽中沉积形成SiGe层。更优选，在所述衬底中形成“∑”形凹槽。
在本发明的一实施例中，可以选用干法蚀刻所述源漏区以形成凹槽，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。然后在所述凹槽中外延生长SiGe层；所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
在形成所述SiGe层后，还可以进一步在所述SiGe层上形成覆盖层（cap layer），所述覆盖层（cap layer）为SiGe或Si，所述覆盖层（cap layer）的沉积方法可以为化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)中的一种，沉积形成所述材料层后图案化该材料层，以形成所述覆盖层（cap layer）。
然后在所述虚拟栅极105上形成间隙壁109，所述栅极间隙壁109可以为SiO2、SiN、SiOCN中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述栅极间隙壁109为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成栅极间隙壁。所述栅极间隙壁的厚度为5-50nm。
然后执行离子注入工艺，以于栅极周围的半导体衬底中形成源极/漏极区域。紧接着进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。此外，亦可视产品需求及功能性考量，另于源极/漏极区域与各栅极之间分别形成轻掺杂漏极(LDD)。
然后执行应力记忆效应（Stress memorization technique，简称SMT），以在所述器件制备工艺中引入应力，具体地，在器件源漏注入之后，沉积一层氮化硅薄膜保护层（caplayer），紧接着进行源漏退火，在源漏退火过程中，会产生氮化硅薄膜保护层、多晶硅栅以及侧墙之间的热应力和内应力效应，所述应力会被记忆在多晶硅栅之中。然后，蚀刻去除所述氮化硅薄膜保护层，但记忆在多晶硅栅中的应力，仍然会传导到半导体器件的沟道之中。所述应力对提高NMOS器件电子迁移率有益。
参照图4，在所述半导体衬底101上沉积接触孔蚀刻停止层（CESL）106，所述接触孔蚀刻停止层（CESL）106可包含SiCN、SiN、SiC、SiOF、SiON中的一种或者多种，在本发明的一实施例中，优选在所述衬底上形成一层SiN，然后在所述SiN上继续沉积一层SiC，以形成所述接触孔蚀刻停止层106，其中所述接触孔蚀刻停止层106并不局限于上述一种组合。
参照图5，沉积层间介电层107（ILD）于栅极结构上。所述层间介电层107可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
沉积层间介电层107之后，还可以进一步包含一平坦化步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。所述平坦化步骤停止于所述虚拟栅极上。
参照图6，去除所述虚拟栅极103，具体地，在本发明中选用干法蚀刻或者湿法蚀刻以去除所述虚拟栅极103；
当选用干法蚀刻时，可以选用HBr作为主要蚀刻气体；还包括作为刻蚀补充气体的02或Ar，其可以提高刻蚀的品质。或者选用湿法蚀刻，选用湿法蚀刻时，选用KOH和四甲基氢氧化氨（TMAH）中的一种或者多种，在本发明选用KOH进行蚀刻，在本发明中优选质量分数为5-50%的KOH进行蚀刻，同时严格控制该蚀刻过程的温度，在该步骤中优选蚀刻温度为20-60℃。
接着蚀刻去除虚拟栅极下面的栅极氧化物层102、所述氧化物层108以及第一偏移侧壁104，在本发明的一具体实施方式中选用干法蚀刻或者湿法去除所述栅极氧化物层102以及第一偏移侧壁104，其中，在该蚀刻中所述栅极氧化物层102以及第一偏移侧壁104的蚀刻速率应该相同，但是在该过程中不会对所述第二偏移侧壁105造成损坏，例如所述栅极氧化物层102以及第一偏移侧壁104为氧化物，而所述第二偏移侧壁105为氮化物，在去除所述热处理氧化物层102以及第一偏移侧壁104后，几乎没有蚀刻所述第二偏移侧壁105的氮化物。作为优选，在所述干法蚀刻中选用SiCoNi制程蚀刻所述栅极氧化物层102、所述氧化物层108以及第一偏移侧壁104，所述SiCoNi制程对所述栅极氧化物层102以及第一偏移侧壁104的蚀刻速率应该相同，以实现所述目的，所述SiCoNi制程中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
作为优选，当选用湿法蚀刻时，选用氢氟酸HF或稀释氢氟酸DHF进行蚀刻，其中组成为HF:H2O=1:2-1:10，以去除虚拟栅极下面的栅极氧化物层102、所述氧化物层108以及第一偏移侧壁104，所述蚀刻温度为20-25℃。
需要说明的是，上述湿法或者干法去除所述虚拟栅极下面的栅极氧化物层102、所述氧化物层108以及第一偏移侧壁104的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
在去除所述第一偏移侧壁104之后，形成凹槽，所述凹槽的关键尺寸即为所述金属栅极的关键尺寸，所述金属栅极的关键尺寸等于虚拟栅极的关键尺寸+热处理氧化物层的厚度+2×第一偏移侧壁的厚度，所述金属栅极的关键尺寸相比常规金属栅极的关键尺寸更大，而且所述氧化物层、第一偏移侧壁104在所述LDD、以及源漏离子注入之后形成，因此在获得较大的关键尺寸的同时，能好的避免了遮蔽效应(SHADOW-EFFECT)，提高了器件的性能。
所述凹槽的关键尺寸即为所述金属栅极的关键尺寸，所述凹槽的关键尺寸相对于现有技术中形成的凹槽的关键尺寸大35-330埃，作为优选，所述凹槽的关键尺寸相对于现有技术中形成的凹槽的关键尺寸大35-85埃，需要注意的是，所述凹槽即所述金属栅极的关键尺寸增加的数值范围并不局限于该数值范围，本领域技术人员可以根据目标器件的需要对所述凹槽进行设计。
在形成所述凹槽之后还包括在凹槽中沉积高K介电层、覆盖层、金属栅极等步骤。
具体地，在所述凹槽中形成栅极介电层，优选高K介电层来形成所述栅极介电层，例如用在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。
形成所述高K介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。在本发明的实施例中，在凹槽中形成HfAlON栅极介电层，其厚度为15到60埃。
然后，在高K介电层上形成栅极堆栈结构的覆盖层，作为优选，所述覆盖层可以选用TiN，作为进一步的优选，还可以在所述覆盖层上形成扩散阻挡层，可以是TaN层或AlN层。在本发明的一个实施例中，在CVD反应腔中进行所述TaN层或AlN层的沉积，所选择的工艺条件包括压强为1-100乇，温度为500-1000摄氏度。所沉积的TaN层或AlN层具有10-50埃的厚度。
最后形成金属栅极，所述金属栅极通过沉积多个薄膜堆栈形成，所述薄膜包括功函数金属层，阻挡层和导电层。所述阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的组合。所述沉积阻挡层方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
在本发明的一个实施例中使用原子层沉积（ALD）、溅镀及物理气相沉积(PVD)的方法，所形成的阻挡层的厚度在10-100埃之间。所述功函数金属层包括一层或多层金属层。所述金属层可以是TiN、TaN、TiN和TaN、上述的组合。所述金属层可以用ALD、PVD或CVD的方法形成。优选地，所述功函数金属层的厚度在10-200埃之间。所述导电层可以是铝层，也可以是铜或钨层。在本发明的一个实施例中使用Al形成所述导电层，可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。最后进行导电层的平坦化，以除去沟槽以外的导电层而形成金属栅极。
参照图7，其中示出了本发明的一具体实施方式的工艺流程图，具体地包括以下步骤：
步骤201：提供半导体衬底，在所述半导体衬底上形成栅极氧化物层，然后在所述半导体衬底上形成虚拟栅极；
步骤202对所述虚拟栅极进行热氧化处理的步骤，以在所述虚拟栅极的侧壁上形成氧化物层；
步骤203在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁；
步骤204在所述虚拟栅极的两侧执行LDD离子注入；
步骤205在所述源漏区上生长应力层；
步骤206在所述第二偏移侧壁上形成栅极间隙壁，进行源漏离子注入，以形成源漏区，并执行应力记忆步骤；
步骤207在所述衬底上沉积接触孔蚀刻停止层，在所述接触孔蚀刻停止层上沉积层间介质层；
步骤208去除所述虚拟栅极，去除所述第一偏移侧壁，形成关键尺寸增大的凹槽；
步骤209在所述凹槽中形成金属栅极。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上形成虚拟栅极；
在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁；
在所述虚拟栅极两侧执行LDD注入；
在所述第二偏移侧壁上形成栅极间隙壁，进行源漏离子注入，以形成源漏区；
去除所述虚拟栅极；
去除所述第一偏移侧壁，形成关键尺寸增大的凹槽，所述关键尺寸增大的数值为所述第一偏移侧壁的厚度的两倍。
2.根据权利要求1所述的方法，其特征在于，在形成所述凹槽之后，所述方法还包括在所述凹槽中形成金属栅极的步骤。
3.根据权利要求1所述的方法，其特征在于，在形成所述第一偏移侧壁和所述第二偏移侧壁之前还包括对所述虚拟栅极进行热氧化处理的步骤，以在所述虚拟栅极的侧壁上形成氧化物层。
4.根据权利要求1所述的方法，其特征在于，在形成所述虚拟栅极之前还包括在所述半导体衬底上形成栅极氧化物层。
5.根据权利要求4所述的方法，其特征在于，所述栅极氧化物层通过热氧化处理的方法形成。
6.根据权利要求1所述的方法，其特征在于，所述第一偏移侧壁和所述第二偏移侧壁的形成方法为：
在所述半导体衬底上共形沉积第一偏移侧壁材料层；
在所述第一偏移侧壁材料层上共形沉积第二偏移侧壁材料层；
蚀刻所述第一偏移侧壁材料层和所述第二偏移侧壁材料层，以形成关键尺寸均一的所述第一偏移侧壁和所述第二偏移侧壁。
7.根据权利要求1或6所述的方法，其特征在于，所述第一偏移侧壁为氧化物。
8.根据权利要求1或6所述的方法，其特征在于，所述第一偏移侧壁通过原子层沉积方法形成。
9.根据权利要求1或6所述的方法，其特征在于，所述第二偏移侧壁为氮化物。
10.根据权利要求1或6所述的方法，其特征在于，所述第二偏移侧壁通过原子层沉积方法形成。
11.根据权利要求1所述的方法，其特征在于，在去除所述虚拟栅极之前，所述方法还包括：
在所述衬底上沉积接触孔蚀刻停止层；
在所述接触孔蚀刻停止层上沉积层间介质层；
执行一平坦化步骤，并停止于所述虚拟栅极。
12.根据权利要求11所述的方法，其特征在于，在形成所述触孔蚀刻停止层之前，所述方法还包括以下步骤：
在所述虚拟栅极的两侧执行LDD离子注入；
在所述源漏区上生长应力层；
在所述第二偏移侧壁上形成栅极间隙壁；
进行源漏离子注入，以形成源漏区；
执行应力记忆步骤。
13.根据权利要求4所述的方法，其特征在于，所述方法还包括去除所述栅极氧化物层的步骤。
14.根据权利要求13所述的方法，其特征在于，选用湿法蚀刻同时去除所述栅极氧化物层和所述第一偏移侧壁，选用对所述栅极氧化物层和所述第一偏移侧壁的蚀刻速率相同的蚀刻制程。
CN201310077046.9A 2013-03-11 2013-03-11 一种半导体器件的制备方法 Active CN104051245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310077046.9A CN104051245B (zh) 2013-03-11 2013-03-11 一种半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310077046.9A CN104051245B (zh) 2013-03-11 2013-03-11 一种半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN104051245A CN104051245A (zh) 2014-09-17
CN104051245B true CN104051245B (zh) 2019-06-28

Family

ID=51503932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310077046.9A Active CN104051245B (zh) 2013-03-11 2013-03-11 一种半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN104051245B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834208A (zh) * 2019-04-16 2020-10-27 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法及半导体器件
CN114388358B (zh) * 2022-03-24 2022-06-17 晶芯成(北京)科技有限公司 半导体器件的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313546B1 (ko) * 2000-02-17 2001-11-07 박종섭 트랜지스터 형성방법
JP2003100902A (ja) * 2001-09-21 2003-04-04 Mitsubishi Electric Corp 半導体装置の製造方法
US20070278541A1 (en) * 2006-06-05 2007-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer engineering on CMOS devices
CN102468168B (zh) * 2010-11-01 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN102543702B (zh) * 2010-12-23 2014-05-07 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法

Also Published As

Publication number Publication date
CN104051245A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
US6511875B2 (en) Method for making high K dielectric gate for semiconductor device
CN107425058B (zh) 间隔物整合的方法及所产生的装置
CN102738221B (zh) 制造栅极介电层的方法
CN103137624A (zh) 高栅极密度器件和方法
US8664119B2 (en) Semiconductor device manufacturing method
CN103545186A (zh) 一种制造金属栅半导体器件的方法
CN103545185B (zh) 一种采用伪栅极制造半导体器件的方法
WO2012075670A1 (zh) 一种半导体器件及其制造方法
CN103855213B (zh) 具有界面层的半导体器件及其制造方法
CN104795362B (zh) 一种制作半导体器件的方法
CN104779284B (zh) 一种FinFET器件及其制造方法
CN105097534B (zh) 一种制作半导体器件的方法
CN104779148B (zh) 一种制作半导体器件的方法
CN104051245B (zh) 一种半导体器件的制备方法
CN104752175B (zh) 一种制作半导体器件的方法
CN104681440A (zh) 一种半导体器件及其制备方法
CN104183575A (zh) 一种半导体器件及其制备方法
US20220384593A1 (en) Inter-Layer Dielectrics and Etch Stop Layers for Transistor Source/Drain Regions
CN104779146B (zh) 一种制作半导体器件的方法
CN104851802B (zh) 一种半导体器件及其制作方法
TW200532856A (en) Spacer approach for CMOS device
CN104810324B (zh) 一种制作半导体器件的方法
CN107546179A (zh) 一种半导体器件及其制造方法
CN104425231B (zh) 一种半导体器件的制备方法
CN106558547A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant