CN114388358B - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN114388358B CN114388358B CN202210292178.2A CN202210292178A CN114388358B CN 114388358 B CN114388358 B CN 114388358B CN 202210292178 A CN202210292178 A CN 202210292178A CN 114388358 B CN114388358 B CN 114388358B
- Authority
- CN
- China
- Prior art keywords
- layer
- ion implantation
- silicon nitride
- patterned
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 176
- 230000008569 process Effects 0.000 claims abstract description 93
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 61
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 61
- 238000005468 ion implantation Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000011241 protective layer Substances 0.000 claims abstract description 39
- 238000001039 wet etching Methods 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 49
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 36
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 10
- 239000011259 mixed solution Substances 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002253 acid Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003631 expected effect Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Abstract
本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上形成有栅极，所述栅极的侧壁上依次形成有第一氧化层和氮化硅层；在所述氮化硅层的表面形成保护层；进行离子注入工艺，以在所述栅极两侧的衬底内分别形成第一离子注入区和第二离子注入区；以及，在所述保护层的表面形成第二氧化层，所述第一氧化层、所述氮化硅层、所述保护层和所述第二氧化层构成所述栅极的侧墙。本发明通过形成覆盖氮化硅层的保护层，减少或避免了多次湿法刻蚀对氮化硅层造成的损伤，从而确保半导体器件的电性稳定，提高了晶圆利用率。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种半导体器件的制造方法。
背景技术
在半导体制程中，光刻胶去除（Photoresist Remove ）、膜层刻蚀（Film Etch）以及清洗（Clean）等多道制程中均需要进行湿法刻蚀工艺，而湿法刻蚀主要通过酸蚀来实现制程目的。
然而，湿法刻蚀工艺中使用的混酸（包括SPM和APM，其中，SPM为硫酸和过氧化氢的混合溶液，APM为氨水和过氧化氢的混合溶液）有时会对部分膜层造成损伤。例如，在图1和图2所示的低压器件（LV Device）中，衬底100上形成有栅极110，所述栅极110的侧壁上形成有侧墙120，且所述侧墙120为氧化层121和氮化硅层122堆叠而成的叠层结构。在对所述低压器件进行离子注入工艺之前，多道湿法刻蚀工艺中所使用的混酸会损伤所述氮化硅层122，破环侧墙结构，从而影响离子注入工艺的效果，并最终导致所述低压器件在晶圆测试（Wafer Test，WAT）中出现电性漂移（Shift）。
为了解决上述问题，现有技术通常会对湿法刻蚀的混酸中SPM和APM的含量及配比进行调整，或通过控制湿法刻蚀的时间来减少氮化硅层的损伤，以减少低压器件的电性变化。然而，调整混酸的含量及配比的难度较大，且多道湿法刻蚀的叠加效应依旧会导致氮化硅层的损伤；控制湿法刻蚀的酸洗时间时，时间过短无法达到湿法刻蚀的预期效果，时间过长仍然会造成氮化硅层的损伤，进而对低压器件的电性产生影响。
鉴于此，需要一种方法减少或避免多次湿法刻蚀对半导体器件中的部分膜层造成损伤，从而确保半导体器件的电性稳定。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，通过形成覆盖氮化硅层的保护层，减少或避免了湿法刻蚀对氮化硅层造成损伤，从而确保半导体器件的电性稳定。
为了解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：
提供衬底，所述衬底上形成有栅极，所述栅极的侧壁上依次形成有第一氧化层和氮化硅层；
在所述氮化硅层的表面形成保护层；
进行离子注入工艺，以在所述栅极两侧的衬底内分别形成第一离子注入区和第二离子注入区；以及，
在所述保护层的表面形成第二氧化层，所述第一氧化层、所述氮化硅层、所述保护层和所述第二氧化层构成所述栅极的侧墙。
可选的，形成所述第一离子注入区和所述第二离子注入区的过程包括：
在所述衬底和所述栅极的表面形成图案化的第一光刻胶层，所述图案化的第一光刻胶层至少暴露所述栅极一侧的部分衬底；
以所述图案化的第一光刻胶层和所述氮化硅层为掩模进行第一次离子注入工艺，以形成所述第一离子注入区；
去除所述图案化的第一光刻胶层，在所述衬底和所述栅极的表面形成图案化的第二光刻胶层，所述图案化的第二光刻胶层至少暴露所述栅极的异于所述第一离子注入区一侧的部分衬底；
以所述图案化的第二光刻胶层和所述氮化硅层为掩模进行第二次离子注入工艺，以形成所述第二离子注入区；以及，
去除所述图案化的第二光刻胶层。
可选的，采用湿法刻蚀工艺分别去除所述图案化的第一光刻胶层和所述图案化的第二光刻胶层，所述保护层在所述湿法刻蚀工艺中保护所述氮化硅层不受损伤。
可选的，所述湿法刻蚀工艺的刻蚀剂包括硫酸和过氧化氢的混合溶液，以及氨水和过氧化氢的混合溶液。
可选的，所述保护层为氧化层。
可选的，所述保护层的形成过程包括第一阶段、第二阶段、第三阶段和第四阶段，其中：
所述第一阶段的工艺温度为200℃~350℃，腔室压力为200mT~680mT，工艺气体包括氧气，且氧气流量为1000sccm~1400sccm，工艺时间为40s~80s；
所述第二阶段的工艺温度为200℃~350℃，腔室压力为2000mT~4600mT，工艺气体包括氧气、氢气和氮气，且氧气流量为5000sccm~7000sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为40s~80s；
所述第三阶段的工艺温度为200℃~350℃，腔室压力为2000mT~4600mT，工艺气体包括氧气、氢气和氮气，且氧气流量为5000sccm~7000sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为50s~90s；
所述第四阶段的工艺温度为200℃~350℃，腔室压力为500mT~2800mT，工艺气体包括氧气、氢气和氮气，且氧气流量为80sccm~150sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为20s~40s。
可选的，所述第二氧化层的厚度大于所述保护层的厚度。
可选的，所述保护层的厚度范围为10 Å ~30Å。
可选的，所述保护层的材料与所述第二氧化层的材料相同。
可选的，所述第一氧化层和第二氧化层的材料均包括氧化硅。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上形成有栅极，所述栅极的侧壁上依次形成有第一氧化层和氮化硅层；在所述氮化硅层的表面形成保护层；进行离子注入工艺，以在所述栅极两侧的衬底内分别形成第一离子注入区和第二离子注入区；以及，在所述保护层的表面形成第二氧化层，所述第一氧化层、所述氮化硅层、所述保护层和所述第二氧化层构成所述栅极的侧墙。本发明通过形成覆盖氮化硅层的保护层，减少或避免了多次湿法刻蚀对氮化硅层造成的损伤，从而确保半导体器件的电性稳定，提高了晶圆利用率。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1和图2为一低压器件的制造方法中部分步骤对应的结构示意图。
图3为一低压器件的制造方法中部分步骤对应结构的电性变化情况。
图4为本发明一实施例提供的半导体器件的制造方法的流程图。
图5-图8为本发明一实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图。
图9为本发明一实施例提供的半导体器件的制造方法中各个步骤对应结构的电性变化情况。
其中，附图标记如下：
100-衬底；110-栅极；120-侧墙；121-氧化层；122-氮化硅层；123-第二氧化层；
200-衬底；210-栅极；220-侧墙；221-第一氧化层；222-氮化硅层；223-保护层；224-第二氧化层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1和图2为一低压器件的制造方法中部分步骤对应的结构示意图。所述低压器件的制造方法包括：
首先，参阅图1，提供衬底100，所述衬底100的表面形成有栅极结110，在所述栅极110的侧壁依次形成第一氧化层121以及氮化硅层122。可选的，所述第一氧化层121的材料包括氧化硅，所述氮化硅层122的材料包括氮化硅。
随后，进行离子注入工艺，在所述栅极结构两侧的衬底100内分别形成第一离子注入区（图中未示出）和第二离子注入区（图中未示出）。具体的，形成第一离子注入区和第二离子注入区的过程包括：在所述衬底100和所述栅极110的表面形成图案化的第一光刻胶层（图中未示出），所述图案化的第一光刻胶层至少暴露所述栅极110一侧的部分衬底100；以所述图案化的第一光刻胶层和所述氮化硅层122为掩模进行第一次离子注入工艺，以形成所述第一离子注入区；去除所述图案化的第一光刻胶层，在所述衬底100和所述栅极110的表面形成图案化的第二光刻胶层（图中未示出），所述图案化的第二光刻胶层至少暴露所述栅极110的异于所述第一离子注入区一侧的部分衬底100；以所述图案化的第二光刻胶层和所述氮化硅层122为掩模进行第二次离子注入工艺，以形成所述第二离子注入区；以及，去除所述图案化的第二光刻胶层。可选的，采用湿法刻蚀工艺分别去除所述图案化的第一光刻胶层和所述图案化的第二光刻胶层。
接着，参阅图2，在所述氮化硅层122的表面形成第二氧化层123，所述第一氧化层121、所述氮化硅层122和所述第二氧化层123构成所述栅极110的侧墙120。即，所述栅极110的侧墙120为ONO叠层结构（氧化硅层、氮化硅层和氧化硅层堆叠而成的叠层结构）。
此外，在形成所述氮化硅层122之后，进行所述离子注入工艺之前，所述低压器件的制造方法还包括形成其他半导体结构的工艺步骤，例如，光刻胶去除工艺（PhotoresistRemove）、膜层刻蚀工艺（Film Etch）、清洗工艺（Clean）等，上述工艺均需要进行湿法刻蚀。然而，湿法刻蚀工艺所采用的刻蚀剂通常包括SPM和APM（SPM为硫酸和过氧化氢的混合溶液，APM为氨水和过氧化氢的混合溶液），所述刻蚀剂会损伤所述氮化硅层122，破坏所述栅极100的侧墙120，从而影响所述离子注入工艺的工艺效果。图3为所述低压器件的制造方法中部分步骤对应结构的电性变化情况，参阅图3，随着工艺步骤的进行，湿法刻蚀次数的增加，所述低压器件的测试电压逐渐增大，可见，多次湿法刻蚀工艺破坏了所述栅极100的侧墙120，并导致所述低压器件出现电性漂移（Shift）。
为了解决上述问题，现有技术通常会对所述刻蚀剂中SPM和APM的含量及配比进行调整，或通过控制湿法刻蚀的时间来减少氮化硅层的损伤，以减少所述低压器件的电性漂移。然而，调整所述刻蚀剂中SPM和APM的含量及配比的难度较大，且多道湿法刻蚀的叠加效应依旧会导致氮化硅层的损伤；控制湿法刻蚀的酸洗时间时，时间过短无法达到湿法刻蚀的预期效果，时间过长仍然会造成氮化硅层的损伤，进而对低压器件的电性产生影响。
鉴于此，本发明提供一种半导体器件的制造方法，减少或避免多次湿法刻蚀对半导体器件中的部分膜层造成损伤，从而确保半导体器件的电性稳定。图4为本发明一实施例提供的半导体器件的制造方法的流程图。参阅图4，本实施例所述的半导体器件的制造方法包括：
步骤S01：提供衬底，所述衬底上形成有栅极，所述栅极的侧壁上依次形成有第一氧化层和氮化硅层；
步骤S02：在所述氮化硅层的表面形成保护层；
步骤S03：进行离子注入工艺，以在所述栅极两侧的衬底内分别形成第一离子注入区和第二离子注入区；以及，
步骤S04：在所述保护层的表面形成第二氧化层，所述第一氧化层、所述氮化硅层、所述保护层和所述第二氧化层构成所述栅极的侧墙。
图5-图8为本发明一实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图，下面结合图5-图8详细说明本实施例所述的半导体器件的制造方法。
首先，参阅图5，执行步骤S01，提供衬底200，所述衬底200上形成有栅极210，所述栅极210的侧壁上依次形成有第一氧化层221和氮化硅层222。本实施例中，所述衬底200为硅衬底，所述栅极210的材料为多晶硅，所述第一氧化层221的材料为氧化硅，在本发明的其他实施例中，所述衬底200的材料还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，所述第一氧化层221的材料也可以根据实际需要进行调整，本发明对此不作限制。
接着，参阅图6，执行步骤S02，在所述氮化硅层222的表面形成保护层223。本实施例中，所述保护层223为氧化层，且所述保护层223的厚度范围为10 Å ~30Å。具体的，所述保护层的形成过程包括第一阶段、第二阶段、第三阶段和第四阶段，其中：
所述第一阶段的工艺温度为200℃~350℃，腔室压力为200mT~680mT，工艺气体包括氧气，且氧气流量为1000sccm~1400sccm，工艺时间为40s~80s；
所述第二阶段的工艺温度为200℃~350℃，腔室压力为2000mT~4600mT，工艺气体包括氧气、氢气和氮气，且氧气流量为5000sccm~7000sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为40s~80s，以形成稳定的反应环境；
所述第三阶段的工艺温度为200℃~350℃，腔室压力为2000mT~4600mT，工艺气体包括氧气、氢气和氮气，且氧气流量为5000sccm~7000sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为50s~90s，以形成所述保护层223；
所述第四阶段的工艺温度为200℃~350℃，腔室压力为500mT~2800mT，工艺气体包括氧气、氢气和氮气，且氧气流量为80sccm~150sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为20s~40s，以便停止反应。
需要说明的是，在本发明的其他实施例中，所述保护层223的形成过程及工艺参数可以根据实际需要进行调整，本发明对此不作限制。
随后，参阅图7，执行步骤S03，进行离子注入工艺，以在所述栅极210两侧的衬底200内分别形成第一离子注入区（图中未示出）和第二离子注入区（图中未示出）。
示例性的，形成所述第一离子注入区和所述第二离子注入区的过程包括：在所述衬底200和所述栅极210的表面形成图案化的第一光刻胶层（图中未示出），所述图案化的第一光刻胶层至少暴露所述栅极210一侧的部分衬底200；以所述图案化的第一光刻胶层和所述氮化硅层222为掩模进行第一次离子注入工艺，以形成所述第一离子注入区；去除所述图案化的第一光刻胶层，在所述衬底200和所述栅极210的表面形成图案化的第二光刻胶层（图中未示出），所述图案化的第二光刻胶层至少暴露所述栅极210的异于所述第一离子注入区一侧的部分衬底200；以所述图案化的第二光刻胶层和所述氮化硅层222为掩模进行第二次离子注入工艺，以形成所述第二离子注入区；以及，去除所述图案化的第二光刻胶层。
本实施例中，采用湿法刻蚀工艺分别去除所述图案化的第一光刻胶层和所述图案化的第二光刻胶层。可选的，所述湿法刻蚀工艺的刻蚀剂包括硫酸和过氧化氢的混合溶液（SPM），以及氨水和过氧化氢的混合溶液（APM）。由于所述保护层223为氧化层，不会与所述刻蚀剂发生反应，因此，所述保护层223可以在所述湿法刻蚀工艺中保护所述氮化硅层222不受损伤。
需要说明的是，在形成所述保护层223之后，进行所述离子注入工艺之前，所述半导体器件还包括清洗工艺（Clean）、膜层刻蚀工艺（Film Etch）、光刻胶层的去除工艺（Photoresist Remove）等其他需要采用湿法刻蚀的工艺步骤，例如，若所述图案化的第一光刻胶层（或所述图案化的第二光刻胶层）发生偏移需要重做时，需要通过湿法刻蚀工艺去除所述图案化的第一光刻胶层，本实施例中所述保护层223可以在多次湿法刻蚀工艺中保护所述氮化硅层222始终不受损伤，确保后续离子注入工艺的正常进行。
接着，参阅图8，执行步骤S04，在所述保护层223的表面形成第二氧化层224，所述第一氧化层221、所述氮化硅层222、所述保护层223和所述第二氧化层224构成所述栅极210的侧墙220。本实施例中，所述第二氧化层224的厚度大于所述保护层223的厚度，所述保护层223的材料与所述第二氧化层224的材料相同，均包括氧化硅。因此，所述侧墙220为所述第一氧化层221、所述氮化硅层222、所述保护层223和所述第二氧化层224构成的ONOO叠层结构。
图9为本实施例提供的半导体器件的制造方法中各个步骤对应结构的电性变化情况。参阅图9，随着工艺步骤的正常进行，湿法刻蚀的次数增加，所述半导体器件的测试电压并无明显的变化。对比图3和图9可见，本实施例所述的半导体器件的制造方法减少或避免了湿法刻蚀对氮化硅层造成损伤，从而确保半导体器件的电性稳定。本实施例中，所述半导体器件包括低压器件（LV Device），且所述半导体器件的器件尺寸小于110nm，在本发明的其他实施例中，所述半导体器件的种类及尺寸可以根据实际需要进行调整，本发明对此不作限制。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上形成有栅极，所述栅极的侧壁上依次形成有第一氧化层和氮化硅层；在所述氮化硅层的表面形成保护层；进行离子注入工艺，以在所述栅极两侧的衬底内分别形成第一离子注入区和第二离子注入区；以及，在所述保护层的表面形成第二氧化层，所述第一氧化层、所述氮化硅层、所述保护层和所述第二氧化层构成所述栅极的侧墙。本发明通过形成覆盖氮化硅层的保护层，减少或避免了多次湿法刻蚀对氮化硅层造成的损伤，从而确保半导体器件的电性稳定，提高了晶圆利用率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。
Claims (8)
1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有栅极，所述栅极的侧壁上依次形成有第一氧化层和氮化硅层；
在所述氮化硅层的表面形成保护层；
进行离子注入工艺，以在所述栅极两侧的衬底内分别形成第一离子注入区和第二离子注入区；以及，
在所述保护层的表面形成第二氧化层，所述第一氧化层、所述氮化硅层、所述保护层和所述第二氧化层构成所述栅极的侧墙；
其中，所述保护层为氧化层，且所述保护层的形成过程包括第一阶段、第二阶段、第三阶段和第四阶段，其中：
所述第一阶段的工艺温度为200℃~350℃，腔室压力为200mT~680mT，工艺气体包括氧气，且氧气流量为1000sccm~1400sccm，工艺时间为40s~80s；
所述第二阶段的工艺温度为200℃~350℃，腔室压力为2000mT~4600mT，工艺气体包括氧气、氢气和氮气，且氧气流量为5000sccm~7000sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为40s~80s；
所述第三阶段的工艺温度为200℃~350℃，腔室压力为2000mT~4600mT，工艺气体包括氧气、氢气和氮气，且氧气流量为5000sccm~7000sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为50s~90s；
所述第四阶段的工艺温度为200℃~350℃，腔室压力为500mT~2800mT，工艺气体包括氧气、氢气和氮气，且氧气流量为80sccm~150sccm，氢气和氮气的流量均为1500sccm~2500sccm，工艺时间为20s~40s。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第一离子注入区和所述第二离子注入区的过程包括：
在所述衬底和所述栅极的表面形成图案化的第一光刻胶层，所述图案化的第一光刻胶层至少暴露所述栅极一侧的部分衬底；
以所述图案化的第一光刻胶层和所述氮化硅层为掩模进行第一次离子注入工艺，以形成所述第一离子注入区；
去除所述图案化的第一光刻胶层，在所述衬底和所述栅极的表面形成图案化的第二光刻胶层，所述图案化的第二光刻胶层至少暴露所述栅极的异于所述第一离子注入区一侧的部分衬底；
以所述图案化的第二光刻胶层和所述氮化硅层为掩模进行第二次离子注入工艺，以形成所述第二离子注入区；以及，
去除所述图案化的第二光刻胶层。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于，采用湿法刻蚀工艺分别去除所述图案化的第一光刻胶层和所述图案化的第二光刻胶层，所述保护层在所述湿法刻蚀工艺中保护所述氮化硅层不受损伤。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述湿法刻蚀工艺的刻蚀剂包括硫酸和过氧化氢的混合溶液，以及氨水和过氧化氢的混合溶液。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第二氧化层的厚度大于所述保护层的厚度。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述保护层的厚度范围为10 Å ~30Å。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述保护层的材料与所述第二氧化层的材料相同。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述第一氧化层和所述第二氧化层的材料均包括氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210292178.2A CN114388358B (zh) | 2022-03-24 | 2022-03-24 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210292178.2A CN114388358B (zh) | 2022-03-24 | 2022-03-24 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114388358A CN114388358A (zh) | 2022-04-22 |
| CN114388358B true CN114388358B (zh) | 2022-06-17 |
Family
ID=81205428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210292178.2A Active CN114388358B (zh) | 2022-03-24 | 2022-03-24 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114388358B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051245A (zh) * | 2013-03-11 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN106847682A (zh) * | 2015-12-03 | 2017-06-13 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
| CN114121629A (zh) * | 2021-11-10 | 2022-03-01 | 上海华力集成电路制造有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514331B2 (en) * | 2006-06-08 | 2009-04-07 | Texas Instruments Incorporated | Method of manufacturing gate sidewalls that avoids recessing |
-
2022
- 2022-03-24 CN CN202210292178.2A patent/CN114388358B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051245A (zh) * | 2013-03-11 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN106847682A (zh) * | 2015-12-03 | 2017-06-13 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
| CN114121629A (zh) * | 2021-11-10 | 2022-03-01 | 上海华力集成电路制造有限公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114388358A (zh) | 2022-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9117759B2 (en) | Methods of forming bulb-shaped trenches in silicon | |
| US5698072A (en) | Dry etching method | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| US6878612B2 (en) | Self-aligned contact process for semiconductor device | |
| JPH05136105A (ja) | 構造面を選択的にエツチングする方法 | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JP4139380B2 (ja) | 半導体デバイスにおいてアイソレーション膜を形成する方法 | |
| US7384869B2 (en) | Protection of silicon from phosphoric acid using thick chemical oxide | |
| CN114388358B (zh) | 半导体器件的制造方法 | |
| JP4242158B2 (ja) | シリコンと窒素を含む材料をウエットエッチングする方法 | |
| KR100442852B1 (ko) | 트렌치 소자분리 영역 형성방법 | |
| KR100668509B1 (ko) | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 | |
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| US20090104776A1 (en) | Methods for forming nested and isolated lines in semiconductor devices | |
| CN1400638A (zh) | 可去除蚀刻制程后的残留聚合物及降低氧化物损失的方法 | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| CN115360193B (zh) | 一种半导体结构及其制造方法 | |
| CN111863707B (zh) | 一种浅沟槽结构制备方法 | |
| US5776816A (en) | Nitride double etching for twin well align | |
| JP4152271B2 (ja) | 半導体装置の製造方法 | |
| KR20010003257A (ko) | 반도체소자의 제조방법 | |
| KR100590378B1 (ko) | 플래쉬 메모리 소자 제조방법 | |
| JP3499796B2 (ja) | 半導体装置の製造方法 | |
| US6833315B1 (en) | Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits | |
| KR100673222B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |