CN111863707B - 一种浅沟槽结构制备方法 - Google Patents

一种浅沟槽结构制备方法 Download PDF

Info

Publication number
CN111863707B
CN111863707B CN202011012959.9A CN202011012959A CN111863707B CN 111863707 B CN111863707 B CN 111863707B CN 202011012959 A CN202011012959 A CN 202011012959A CN 111863707 B CN111863707 B CN 111863707B
Authority
CN
China
Prior art keywords
material layer
etching
shallow trench
substrate
transverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011012959.9A
Other languages
English (en)
Other versions
CN111863707A (zh
Inventor
林子荏
杨智强
林政纬
林祐丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nanjing Crystal Drive Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Crystal Drive Integrated Circuit Co ltd filed Critical Nanjing Crystal Drive Integrated Circuit Co ltd
Priority to CN202011012959.9A priority Critical patent/CN111863707B/zh
Publication of CN111863707A publication Critical patent/CN111863707A/zh
Application granted granted Critical
Publication of CN111863707B publication Critical patent/CN111863707B/zh
Priority to TW110106178A priority patent/TWI777422B/zh
Priority to US17/246,588 priority patent/US11901217B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种浅沟槽结构制备方法及装置，所述制备方法包括以下步骤：提供一衬底；在所述衬底的一侧形成第一材料层；在所述第一材料层背离所述衬底的一侧形成第二材料层；在所述第二材料层、所述第一材料层与所述衬底中形成一浅沟槽；采用湿法刻蚀对所述第二材料层实施由浅沟槽向两侧的第一横向刻蚀；采用干法刻蚀对所述第一材料层实施由浅沟槽向两侧的第二横向刻蚀。本发明解决了现有的横向刻蚀技术对浅沟槽中的硅造成损伤的问题。

Description

一种浅沟槽结构制备方法
技术领域
本发明属于集成电路制造技术领域，特别是涉及一种浅沟槽结构制备方法。
背景技术
半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。伴随着半导体工艺进入深亚微米时代，半导体器件的有源区隔离层已大多采用浅沟槽隔离(Shallow Trench Isolation，STI)工艺来制作。
随着半导体技术节点以及半导体制造机台的演进及进步，衬底上的器件密度不断增加，关键尺寸不断缩小，为了便于浅沟槽隔离结构的填充，需要对衬底上的掩膜层进行回刻，即横向刻蚀。现有的掩膜层横向刻蚀技术全程依靠试剂进行湿法刻蚀，这些方法在刻蚀掩膜层时，都会对浅沟槽中的衬底造成一定程度的损伤。
发明内容
本发明的目的在于提供一种浅沟槽结构制备方法，解决了现有的横向刻蚀技术对浅沟槽中的衬底造成损伤的问题。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种浅沟槽结构制备方法，其至少包括以下步骤：
提供一衬底；
在所述衬底的一侧形成第一材料层；
在所述第一材料层背离所述衬底的一侧形成第二材料层；
在所述第二材料层、所述第一材料层与所述衬底中形成一浅沟槽；所述衬底与所述浅沟槽相接触的转角形成一弧形转角；
利用浅沟槽结构制备装置采用湿法刻蚀对所述第二材料层实施由所述浅沟槽向两侧的第一横向刻蚀；
利用所述浅沟槽结构制备装置采用干法刻蚀对所述第一材料层实施由所述浅沟槽向两侧的第二横向刻蚀；所述浅沟槽结构制备装置包括：
多根进液管，竖直设立于所述浅沟槽内；
多个喷液头，每个所述喷液头与每根所述进液管连通，且所述喷液头朝向所述第二材料层靠近所述浅沟槽一侧的侧壁；
多个第一横向刻蚀通道，每个所述第一横向刻蚀通道的一端垂直连接于每根所述进液管，每个所述第一横向刻蚀通道的另一端与所述第二材料层靠近所述浅沟槽一侧的侧壁接触，每个所述第一横向刻蚀通道的截面与所述第二材料层靠近所述浅沟槽一侧的侧壁的形状尺寸相匹配，每个所述第一横向刻蚀通道包覆于每个所述喷液头的外部，湿法刻蚀的试剂流经所述第一横向刻蚀通道对所述第二材料层的侧壁进行所述第一横向刻蚀；
多个进气管，竖直设立于所述浅沟槽内；
多个喷气头，每个所述喷气头与每个所述进气管连通，且所述喷气头朝向所述第一材料层靠近所述浅沟槽一侧的侧壁；
多个第二横向刻蚀通道，每个所述第二横向刻蚀通道的一端垂直连接于每个所述进气管，每个所述第二横向刻蚀通道的另一端与所述第一材料层靠近所述浅沟槽一侧的侧壁接触，每个所述第二横向刻蚀通道的截面与所述第一材料层靠近所述浅沟槽一侧的侧壁的形状尺寸相匹配，每个所述第二横向刻蚀通道包覆于每个所述喷气头的外部，干法刻蚀的气体流经所述第二横向刻蚀通道对所述第一材料层的侧壁进行所述第二横向刻蚀。
在本发明的一个实施例中，所述第一材料层包括氮化硅。
在本发明的一个实施例中，所述第二材料层包括氧化硅。
在本发明的一个实施例中，所述第一横向刻蚀的宽度为20Å~200Å。
在本发明的一个实施例中，所述弧形转角的弧度为小于0.5π。
在本发明的一个实施例中，所述第一材料层的侧壁与所述第二材料层的侧壁不对齐。
在本发明的一个实施例中，所述干法刻蚀的气体为含氟气体。
在本发明的一个实施例中，所述第二横向刻蚀的宽度为20Å~200Å。
在本发明的一个实施例中，所述第一材料层的侧壁与所述第二材料层的侧壁对齐。
本发明的浅沟槽结构制备方法在浅沟槽制备过程中采用湿法刻蚀与干法刻蚀相结合的方法对掩膜层进行横向刻蚀，避免了现有的掩膜层横向刻蚀技术中全程依靠试剂进行湿法刻蚀时，对浅沟槽中的衬底造成损伤的问题。同时所述的干法刻蚀可以采用现有的干蚀刻机台来实施，可以节省因湿式刻蚀做酸需要评估新机台的成本，本发明的浅沟槽结构制备方法适用于28-90纳米的集成电路制程。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种浅沟槽结构制备方法的方法流程图；
图2为图1中对应步骤S1至步骤S3的结构图；
图3及图4为图1中对应步骤S4的结构图；
图5为图1中对应步骤S5及步骤S6的结构图；
图6为本发明一种浅沟槽结构制备装置的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
随着半导体技术节点以及半导体制造机台的演进及进步，硅片上的器件密度不断增加，关键尺寸不断缩小，本发明的浅沟槽结构制备方法适用于28-90纳米的集成电路制程，在本发明中为了便于浅沟槽隔离结构的填充，需要对衬底上的掩膜层进行回刻，即横向刻蚀。现有的掩膜层横向刻蚀技术全程依靠试剂进行湿法刻蚀，这些方法在刻蚀掩膜层时，都会对浅沟槽中的衬底造成一定程度的损伤。
请参阅图1，本发明提供一种浅沟槽结构制备方法，其至少包括以下步骤：
S1.提供一衬底1；
S2.在所述衬底1的一侧形成第一材料层2；
S3.在所述第一材料层2背离衬底1的一侧形成第二材料层3；
S4.在所述第二材料层3、所述第一材料层2与所述衬底1中形成浅沟槽4；
S5.利用浅沟槽结构制备装置采用湿法刻蚀对所述第二材料层3实施由浅沟槽4向两侧的第一横向刻蚀；
S6.利用浅沟槽结构制备装置采用干法刻蚀对所述第一材料层2实施由浅沟槽4向两侧的第二横向刻蚀。
请参阅图2，在步骤S1中，其中衬底1可以包括但不仅限于单晶或多晶半导体材料，衬底1还可以包括本征单晶硅衬底1或掺杂的硅衬底1。该衬底1包括第一掺杂类型的衬底1，所述第一掺杂类型可以为P型，也可以为N型，本实施例中仅以所述第一掺杂类型为P型作为示例，即本实施例中，所述衬底1仅以P型衬底1作为示例，例如为P型硅衬底1。在一些实施例中，衬底1还可以为单晶硅衬底1，Ge衬底1，SiGe衬底1，绝缘体上硅（Silion OnInsulation，SOI）或任意组合，根据器件的实际需求，可以选择合适的半导体材料作为衬底1，在此不作限定。在一些实施例中，衬底1还可以由化合物半导体材料组成，该化合物半导体材料例如为III-V 族半导体材料或II-VI 族半导体材料。
请参阅图2，在步骤S2中，在所述衬底1的一侧形成第一材料层2，所述第一材料层2例如可为氧化硅或氮氧化硅，制备时可例如通过炉管氧化，快速热退火氧化，原位水蒸汽氧化或其他热氧化法形成氧化硅材质的第一材料层2，对氧化硅执行氮化工艺可形成氮氧化硅材质的第一材料层2，其中所述氮化工艺可以是高温炉管氮化，快速热退火氮化，等离子体氮化或其他氮化工艺。在其他实施例中，制备时还可以通过化学气相沉积技术形成第一材料层2。
请参阅图2，在步骤S3中，在所述第一材料层2背离衬底1的一侧形成第二材料层3，所述第二材料层3作为阻挡层，用于在后续的的刻蚀工艺中保护有源区，而第一材料层2的作用是用于减小衬底1与第二材料层3之间的应力，在本实施例中，第二材料层3的材料可例如为氮化硅，制备时可例如通过化学气相沉积技术形成第二材料层3，此处的化学气相沉积技术可以为低压化学气相沉积方法，也可以为等离子体增强化学气相沉积方法。
请参阅图4，在步骤S4中，在所述第二材料层3、所述第一材料层2与所述衬底1中形成浅沟槽4，在一些实施例中，在衬底1上可以形成多个浅沟槽4，进而形成多个隔离结构，多个隔离结构将衬底1分成多个区域，多个区域可以平行间隔分布，也可以根据半导体结构任意排布。本实施例中，相邻隔离结构之间的衬底1区域构成一个高压器件区域或低压器件区域。
请参阅图3及图4，在步骤S4中，在本实施例中，形成浅沟槽4的步骤具体包括：在第二材料层3上形成第一图案化光阻层5，第一图案化光阻层5暴露部分第二材料层3，由第一图案化光阻层5定义出浅沟槽4的位置。在本实施例中，可例如利用反应离子刻蚀或等离子体刻蚀工艺进行刻蚀，即通过反应离子刻蚀或等离子体刻蚀工艺依次刻蚀第二材料层3及第一材料层2，以暴露出衬底1的表面材料，然后利用含氟刻蚀气体，以第二材料层3及第一材料层2为掩膜对衬底1进行刻蚀，从而形成伸入衬底1中的浅沟槽4，浅沟槽4深度例如为2500Å~3500Å。
请参阅图3及图4，在步骤S4中，在一些实施例中，可例如利用旋涂法在所述第二材料层3上形成光刻胶层，经过曝光，显影工艺，在所述光刻胶层上形成开口，获得第一图案化光阻层5，以第一图案化光阻层5为掩膜，去除位于所述开口图案下的所述第二材料层3及所述第一材料层2，直至露出所述衬底1。然后可以采用灰化法去除光刻胶层，再以第二材料层3及第一材料层2为掩膜，用干法刻蚀法刻蚀衬底1，形成浅沟槽4。浅沟槽4贯穿第一材料层2和第二材料层3，并延伸至衬底1中。浅沟槽4区域在之后的制备过程中将形成隔离结构，隔离结构的一端伸入衬底1中，被第二材料层3和第一材料层2所覆盖的衬底1则作为有源区用于形成半导体器件。
请参阅图5，在步骤S5中，利用浅沟槽结构制备装置采用湿法刻蚀对所述第二材料层3实施由浅沟槽4向两侧的第一横向刻蚀，具体的，所述湿法刻蚀的试剂例如为磷酸，所述第一横向刻蚀的宽度为20Å~200Å。
请参阅图5，在步骤S6中，利用浅沟槽结构制备装置采用干法刻蚀对所述第一材料层2实施由浅沟槽4向两侧的第二横向刻蚀，所述第二横向刻蚀的宽度为20Å~200Å，在一些实施例中，可以使所述第一材料层2的侧壁与所述第二材料层3的侧壁对齐，在一些实施例中，所述第一材料层2的侧壁与所述第二材料层3的侧壁也可以不对齐。
所述干法刻蚀例如具体为等离子体刻蚀方法，由于第一材料层2例如氧化硅的等离子体刻蚀可以采用含有氟碳化合物的气体进行刻蚀，使用的刻蚀气体可以为四氟化碳(CF4)、八氟丙烷、二氟甲烷或三氟甲烷中的一种或几种，本实施例中以二氟甲烷和三氟甲烷混合气体作为刻蚀气体为例，其中氟原子与硅的反应速率非常快，例如为氧化硅的10-1000倍，可得到较高的氧化硅与硅的刻蚀选择比。可以认为在氟碳化合物气体中，氟原子占的比例越高，形成的聚合物越多，这样会得到高的刻蚀选择比，在一些实施例中，可以通过增加硅源，例如四氟化硅来增加氟原子以改变氟碳原子比，从而提高氧化硅与硅的刻蚀选择比。在一些实施例中，还可以在反应气体中加入氧，氧气浓度例如为20%-40%，氧会与氟碳化合物反应放出氟原子，同时消耗掉一部分碳，进而改变氟碳原子比，从而提高氧化硅与硅的刻蚀选择比，但当氧气浓度大于40%时刻蚀选择比下降。在一些实施例中，还可以在刻蚀气体中加入氦气来降低硅的刻蚀速率，当氦气的浓度例如为40%时，硅的刻蚀速率约等于0，即可视为此时仅对氧化硅刻蚀，而对硅不刻蚀，从而保护浅沟槽4中的含硅衬底1不受到损伤。具体的，本实施例中，刻蚀气体参数例如为CHF3:CH2F2:He=100:30:40，获得氧化硅的刻蚀速率例如为500A/min，氧化硅与硅衬底1的刻蚀选择比例如大于10。在干法刻蚀的作用下，衬底1与浅沟槽4相接触的转角形成一弧形转角6，所述弧形转角6的弧度为小于0.5π，避免浅沟槽结构内凹的情况发生。
请参阅图6，本发明的浅沟槽4结构制备装置，其包括：多根进液管7、多个喷液头8、多个进气管9、多个喷气头10、多个第一横向刻蚀通道11、多个第二横向刻蚀通道12、多个第一加热器13、多个第二加热器14、多个第一温度传感器15、多个第二温度传感器16。
请参阅图6，其中多根进液管7可以并排竖立于浅沟槽4内，每根进液管7的一端例如与第一材料层2和第二材料层3的分界面平齐，多个喷液头8与每根进液管7的一端连通，且朝向所述第二材料层3所在位置，每个第一横向刻蚀通道11的一端垂直连接于每根所述进液管7且包覆于多个所述喷液头8外部，第一横向刻蚀通道11的另一端与所述第二材料层3侧壁接触，第一横向刻蚀通道11的截面形状与尺寸与第二材料层3的侧面形状与尺寸相匹配，即第一横向刻蚀通道11对准所述第二材料层3的侧面。湿法刻蚀所用试剂由进液管7输入，由喷液头8喷出，通过第一横向刻蚀通道11作用于第二材料层3的侧壁，实现第二材料层3的横向刻蚀。在一些实施例中，第一横向刻蚀通道11外壁上可以设有第一加热器13，通过第一加热器13的加热作用，使流经第一横向刻蚀通道11内的刻蚀试剂温度升高，进而提高刻蚀速度。在一些实施例中，第一横向刻蚀通道11内壁上还可以设有第一温度传感器15，第一温度传感器15与第一加热器13连接，通过第一温度传感器15监测第一横向刻蚀通道11内刻蚀试剂的温度，当刻蚀试剂的温度超过阈值时，第一加热器13停止加热，避免由于刻蚀速度过快而影响刻蚀质量。
请参阅图6，其中多根进气管9可以并排竖立于浅沟槽4内，每根进气管9的一端例如与第一材料层2和衬底1的分界面平齐，多个喷气头10与每根进气管9的一端连通，且朝向所述第一材料层2所在位置，每个第二横向刻蚀通道12的一端垂直连接于每根所述进气管9且包覆于多个所述喷气头10外部，第二横向刻蚀通道12的另一端与所述第一材料层2侧壁接触，第二横向刻蚀通道12的截面形状与尺寸与第一材料层2的侧面形状与尺寸相匹配，即第二横向刻蚀通道12对准所述第一材料层2的侧面。干法刻蚀所用气体由进气管9输入，由喷气头10喷出，通过第二横向刻蚀通道12作用于第一材料层2的侧壁，实现第一材料层2的横向刻蚀，直至第一材料层2与第二材料层3的侧面对齐。在一些实施例中，第二横向刻蚀通道12外壁上可以设有第二加热器14，通过第二加热器14的加热作用，使经过第一横向刻蚀通道11内的刻蚀气体温度升高，进而提高刻蚀速度。在一些实施例中，第二横向刻蚀通道12内壁上还可以设有第二温度传感器16，第二温度传感器16与第二加热器14连接，通过第二温度传感器16监测第二横向刻蚀通道12内刻蚀气体的温度，当刻蚀气体的温度超过阈值时，第二加热器14停止加热，避免由于刻蚀速度过快而影响刻蚀质量。
请参阅图6，在一些实施例中，进液管7和进气管9还可以进行旋转，同时带动喷液头8、喷气头10、第一横向刻蚀通道11和第二横向刻蚀通道12一起转动，例如可以旋转180°，当浅沟槽4一侧的第一材料层2与第二材料层3横向刻蚀完成后，再转向另一侧，对浅沟槽4另一侧的第一材料层2与第二材料层3进行横向刻蚀。
请参阅图1及图6，本发明的浅沟槽4结构制备装置可以实现同时进行湿法刻蚀与干法刻蚀，搭配本发明的浅沟槽4结构制备方法，可以更便捷的获得浅沟槽4结构，且不易损伤衬底1。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种浅沟槽结构制备方法，其特征在于，其至少包括以下步骤：
提供一衬底；
在所述衬底的一侧形成第一材料层；
在所述第一材料层背离所述衬底的一侧形成第二材料层；
在所述第二材料层、所述第一材料层与所述衬底中形成一浅沟槽；所述衬底与所述浅沟槽相接触的转角形成一弧形转角；
利用浅沟槽结构制备装置采用湿法刻蚀对所述第二材料层实施由所述浅沟槽向两侧的第一横向刻蚀；
利用所述浅沟槽结构制备装置采用干法刻蚀对所述第一材料层实施由所述浅沟槽向两侧的第二横向刻蚀；所述浅沟槽结构制备装置包括：
多根进液管，竖直设立于所述浅沟槽内；
多个喷液头，每个所述喷液头与每根所述进液管连通，且所述喷液头朝向所述第二材料层靠近所述浅沟槽一侧的侧壁；
多个第一横向刻蚀通道，每个所述第一横向刻蚀通道的一端垂直连接于每根所述进液管，每个所述第一横向刻蚀通道的另一端与所述第二材料层靠近所述浅沟槽一侧的侧壁接触，每个所述第一横向刻蚀通道的截面与所述第二材料层靠近所述浅沟槽一侧的侧壁的形状尺寸相匹配，每个所述第一横向刻蚀通道包覆于每个所述喷液头的外部，湿法刻蚀的试剂流经所述第一横向刻蚀通道对所述第二材料层的侧壁进行所述第一横向刻蚀；
多个进气管，竖直设立于所述浅沟槽内；
多个喷气头，每个所述喷气头与每个所述进气管连通，且所述喷气头朝向所述第一材料层靠近所述浅沟槽一侧的侧壁；
多个第二横向刻蚀通道，每个所述第二横向刻蚀通道的一端垂直连接于每个所述进气管，每个所述第二横向刻蚀通道的另一端与所述第一材料层靠近所述浅沟槽一侧的侧壁接触，每个所述第二横向刻蚀通道的截面与所述第一材料层靠近所述浅沟槽一侧的侧壁的形状尺寸相匹配，每个所述第二横向刻蚀通道包覆于每个所述喷气头的外部，干法刻蚀的气体流经所述第二横向刻蚀通道对所述第一材料层的侧壁进行所述第二横向刻蚀。
2.根据权利要求1所述一种浅沟槽结构制备方法，其特征在于，所述第一材料层包括氮化硅。
3.根据权利要求1所述一种浅沟槽结构制备方法，其特征在于，所述第二材料层包括氧化硅。
4.根据权利要求1所述一种浅沟槽结构制备方法，其特征在于，所述第一横向刻蚀的宽度为20Å~200Å。
5.根据权利要求1所述一种浅沟槽结构制备方法，其特征在于，所述弧形转角的弧度为小于0.5π。
6.根据权利要求1所述一种浅沟槽结构制备方法，其特征在于，所述第一材料层的侧壁与所述第二材料层的侧壁不对齐。
7.根据权利要求1所述一种浅沟槽结构制备方法，其特征在于，所述干法刻蚀的气体为含氟气体。
8.根据权利要求1所述一种浅沟槽结构制备方法，其特征在于，所述第二横向刻蚀的宽度为20Å~200Å。
9.根据权利要求1所述一种浅沟槽结构制备方法，其特征在于，所述第一材料层的侧壁与所述第二材料层的侧壁对齐。
CN202011012959.9A 2020-09-24 2020-09-24 一种浅沟槽结构制备方法 Active CN111863707B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011012959.9A CN111863707B (zh) 2020-09-24 2020-09-24 一种浅沟槽结构制备方法
TW110106178A TWI777422B (zh) 2020-09-24 2021-02-22 一種淺溝槽結構製備方法及裝置
US17/246,588 US11901217B2 (en) 2020-09-24 2021-04-30 Method and apparatus for making shallow trench structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011012959.9A CN111863707B (zh) 2020-09-24 2020-09-24 一种浅沟槽结构制备方法

Publications (2)

Publication Number Publication Date
CN111863707A CN111863707A (zh) 2020-10-30
CN111863707B true CN111863707B (zh) 2020-12-22

Family

ID=72968507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011012959.9A Active CN111863707B (zh) 2020-09-24 2020-09-24 一种浅沟槽结构制备方法

Country Status (3)

Country Link
US (1) US11901217B2 (zh)
CN (1) CN111863707B (zh)
TW (1) TWI777422B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697154A (zh) * 2004-05-10 2005-11-16 海力士半导体有限公司 具有沟道隔离的半导体器件的制造方法
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN101207063A (zh) * 2006-12-18 2008-06-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的形成方法
CN101308843A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构及制备该结构的制程
CN102117761A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法
CN104078410A (zh) * 2013-03-27 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准浅槽隔离的形成方法
CN104241190A (zh) * 2014-07-31 2014-12-24 上海华力微电子有限公司 浅沟槽制备方法
CN104347473A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW328162B (en) * 1997-07-07 1998-03-11 Winbond Electronics Corp The method for rounding the top corner in shallow trench isolation process
TW410422B (en) * 1999-06-30 2000-11-01 Taiwan Semiconductor Mfg Pull back process in shallow trench isolation
KR100839529B1 (ko) * 2006-09-29 2008-06-19 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성 방법
US9627512B2 (en) * 2014-08-13 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Field effect transistor with non-doped channel

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697154A (zh) * 2004-05-10 2005-11-16 海力士半导体有限公司 具有沟道隔离的半导体器件的制造方法
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN101207063A (zh) * 2006-12-18 2008-06-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的形成方法
CN101308843A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构及制备该结构的制程
CN102117761A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法
CN104078410A (zh) * 2013-03-27 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准浅槽隔离的形成方法
CN104347473A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN104241190A (zh) * 2014-07-31 2014-12-24 上海华力微电子有限公司 浅沟槽制备方法

Also Published As

Publication number Publication date
CN111863707A (zh) 2020-10-30
US11901217B2 (en) 2024-02-13
TW202213629A (zh) 2022-04-01
US20220093450A1 (en) 2022-03-24
TWI777422B (zh) 2022-09-11

Similar Documents

Publication Publication Date Title
CN210272309U (zh) 半导体结构
JP3802507B2 (ja) 半導体装置の製造方法
US7344999B2 (en) Method for cleaning substrate having exposed silicon and silicon germanium layers and related method for fabricating semiconductor device
CN100472807C (zh) 用于金属栅极集成的栅极堆叠及栅极堆叠蚀刻顺序
CN110970345A (zh) 半导体结构及制备方法
CN111863707B (zh) 一种浅沟槽结构制备方法
WO2018064984A1 (zh) 去除晶片上的二氧化硅的方法及集成电路制造工艺
US7384869B2 (en) Protection of silicon from phosphoric acid using thick chemical oxide
CN102956484B (zh) 一种半导体器件的制造方法
JP4242158B2 (ja) シリコンと窒素を含む材料をウエットエッチングする方法
CN100355087C (zh) 半导体器件及其制造方法
KR100668509B1 (ko) 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법
JP2825878B2 (ja) トレンチ形成方法
KR100634400B1 (ko) 리세스 채널 영역을 갖는 반도체 기판의 세정 방법
JP2906997B2 (ja) 半導体装置の製造方法
CN113257743B (zh) 半导体器件、制作方法及三维存储器
CN113889405A (zh) 半导体结构的处理方法及形成方法
US7670954B2 (en) Method of manufacturing semiconductor device
CN114388358B (zh) 半导体器件的制造方法
CN113192959B (zh) 分栅式快闪存储器的制造方法
US20230016457A1 (en) Semiconductor structure and method for forming same
KR100620702B1 (ko) 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법
CN109003901B (zh) 半导体器件的制造方法
CN113140500A (zh) 半导体结构的制作方法
US20050202680A1 (en) Method for shrinking a dimension of a gate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240326

Address after: 230000 No. 88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province

Patentee after: Nexchip Semiconductor Corporation

Country or region after: China

Address before: No.18-h1105, Yinchun Road, science and technology R & D base, Maigaoqiao entrepreneurship Park, Qixia District, Nanjing, Jiangsu Province, 210000

Patentee before: Nanjing crystal drive integrated circuit Co.,Ltd.

Country or region before: China