CN113889405A - 半导体结构的处理方法及形成方法 - Google Patents
半导体结构的处理方法及形成方法 Download PDFInfo
- Publication number
- CN113889405A CN113889405A CN202010634483.6A CN202010634483A CN113889405A CN 113889405 A CN113889405 A CN 113889405A CN 202010634483 A CN202010634483 A CN 202010634483A CN 113889405 A CN113889405 A CN 113889405A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- semiconductor structure
- semiconductor substrate
- drying
- feature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000003672 processing method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 230000008569 process Effects 0.000 claims abstract description 58
- 238000004140 cleaning Methods 0.000 claims abstract description 52
- 238000001035 drying Methods 0.000 claims abstract description 51
- 238000004380 ashing Methods 0.000 claims abstract description 41
- 239000007789 gas Substances 0.000 claims description 45
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 7
- 239000008367 deionised water Substances 0.000 claims description 7
- 229910021641 deionized water Inorganic materials 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000012159 carrier gas Substances 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 description 9
- 229910019975 (NH4)2SiF6 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 3
- 229910004014 SiF4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910003638 H2SiF6 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 229910004074 SiF6 Inorganic materials 0.000 description 1
- 229910020439 SiO2+4HF Inorganic materials 0.000 description 1
- 229910020479 SiO2+6HF Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- ZEFWRWWINDLIIV-UHFFFAOYSA-N tetrafluorosilane;dihydrofluoride Chemical compound F.F.F[Si](F)(F)F ZEFWRWWINDLIIV-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02082—Cleaning product to be cleaned
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明实施例提供一种半导体结构的处理方法及形成方法，半导体结构的处理方法，包括：提供半导体基底，半导体基底上设置有特征部，特征部的深宽比大于预设深宽比，特征部顶部设置有掩膜层；对半导体结构进行灰化处理，半导体结构包括半导体基底、特征部以及掩膜层；对半导体结构进行清洗处理；对半导体结构进行干燥处理；去除掩膜层；其中，在干燥处理过程中，至少相邻的一组掩膜层中一掩膜层向相邻掩膜层的方向倾斜，且在干燥处理之后，倾斜的掩膜层与相邻掩膜层的间距小于在干燥处理之前二者的间距。有效的改善了高深宽比结构倾斜的问题，且工艺流程简单、成本低廉。
Description
技术领域
本发明涉及半导体领域，涉及一种半导体结构的处理方法及形成方法。
背景技术
在半导体制造过程中通常需要多重处理工序，例如材料沉积、平坦化、特征图案化、蚀刻、清洗等。随着集成电路制程持续缩小，制造工艺日益复杂，高深宽比结构愈发重要。由于制程的缩小，特征部深度不变或深度变深且宽度变小，导致了特征部的深宽比变大。高深宽比结构(HAR)的工艺极易产生侧向弯曲、顶部CD和底部CD的变化、颈缩、倾斜及图形扭曲等问题。如何提高HAR结构的质量，防止HAR结构倾斜是一个亟需解决的问题。
发明内容
本发明实施例提供一种半导体结构的处理方法及形成方法，有效的改善了高深宽比结构倾斜的问题，且流程简单、成本低廉。
为解决上述技术问题，本发明的实施例提供了一种半导体结构的处理方法，包括：提供半导体基底，半导体基底上设置有特征部，特征部的深宽比大于预设深宽比，特征部顶部设置有掩膜层；对半导体结构进行灰化处理，半导体结构包括半导体基底、特征部以及掩膜层；对半导体结构进行清洗处理；对半导体结构进行干燥处理；去除掩膜层；其中，在干燥处理过程中，至少相邻的一组掩膜层中一掩膜层朝向相邻的掩膜层的方向倾斜，且在干燥处理之后，倾斜的掩膜层与相邻的掩膜层之间的间距小于在干燥处理之前二者的间距。
特征部为高深宽比结构，特征部倾斜即高深宽比结构倾斜，特征部处于竖直状态可避免高深宽比结构倾斜。现有技术中，在刻蚀形成特征部后进行灰化处理和清洗处理过程中，去除特征部顶部的掩膜层，特征部受到毛细力作用而倾斜。与现有技术相比，本方案在灰化清洗处理时并不去除特征部顶部的掩膜层，在清洗处理结束后，掩膜层受到毛细力作用而倾斜，而后去除掩膜层后，特征部恢复初始状态，有效的改善了清洗高深宽比结构时产生的高深宽比结构倾斜的问题，且工艺流程简单、成本低廉。
另外，对半导体结构进行灰化处理，包括：采用不含氧的第一混合气体对半导体结构进行灰化处理。另外，第一混合气体至少包括氢气和氮气。采用不含氧气的第一混合气体进行灰化处理，防止灰化处理过程中，半导体结构表面被氧化。
另外，对半导体结构进行灰化处理，包括：采用含氧的第二混合气体对特征部的表面进行灰化处理。采用含有氧气的第二混合气体进行灰化处理，加快灰化处理工艺的时间，从而提高半导体制程的制程效率。
另外，对半导体结构进行清洗处理，包括：对半导体结构进行第一清洗处理，进行第一清洗处理之后，半导体结构表面形成有氧化层；对半导体结构进行第二清洗处理，第二清洗处理用于去除氧化层。
另外，对半导体结构进行干燥处理，包括：采用第一温度的异丙醇对特征部表面进行干燥；在对特征部表面进行干燥的同时，采用第二温度的去离子水对半导体基底底部进行干燥。具体而言，以半导体基底为晶圆为例，该过程是在干燥的过程中向晶圆的背面提供热的去离子水，并同时向晶圆的正面提供加热的异丙醇,原因是如果不对晶圆背面进行加热，异丙醇达到晶圆表面的温度会变低，同时背面提供热的去离子水用于就是控制晶圆的温度，防止出现晶圆的中心和边缘的温度不同。如此能够进一步强化异丙醇的干燥效果，以便更好地干燥晶圆。另外，第一温度的温度范围为60℃～80℃，第二温度的温度范围为60℃～80℃。
另外，去除掩膜层，包括：向掩膜层提供化学气体，在第三温度下与掩膜层发生化学反应；在进行化学反应后，在第四温度下对掩膜层进行热处理并同时向掩膜层提供载气，以蒸发去除掩膜层。
另外，第三温度的温度范围为30℃～150℃；第四温度的温度范围为100℃～200℃。
另外，化学气体至少包括氨气和氟化氢，载体至少包括氮气或者氩气。
本发明实施例还提供一种半导体结构的形成方法，包括：提供半导体基底以及位于半导体基底上的掩膜层；以掩膜层为掩膜，刻蚀半导体基底形成分立的特征部，特征部的深宽比大于预设深宽比；对半导体结构依次进行灰化处理、清洗处理和干燥处理，半导体结构包括半导体基底、特征部以及掩膜层；去除掩膜层。
该方法能够形成无塌陷的高深宽比结构，有效地改善了高深宽比结构倾斜的问题，且流程简单、成本低廉。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图6为本发明第一实施例提供的半导体结构的处理方法各步骤对应的剖面结构示意图；
图7为本发明第一实施例提供的半导体结构的处理方法中特征部倾斜的原理图；
图8和图9为本发明第一实施例提供的化学方法刻蚀处理的流程示意图。
具体实施方式
由于毛细力产生的高深宽比结构倾斜是一个严重的问题并且会导致半导体缺陷的产生。随着半导体集成度的增加，高深宽比结构的使用也愈加普遍。高深宽比结构可以为具有大于5:1、10:1或20:1的深宽比的特征部。在高深宽比结构中，尤其是深宽比达到10以上的高深宽比结构的半导体制程中，在清洗以及干燥处理过程中，由于毛细作用力会造成HAR结构倾斜甚至塌陷，且深宽比越高，其倾斜的情况越严重。
然而发明人发现：减少HAR结构倾斜的方法已经开发并应用，例如，晶圆清洗过程中使用超临界二氧化碳来进行干燥处理，这种工艺及其昂贵并且通常需要精确的控制，需要精确称重干燥处理所需的异丙醇的重量，同时超临界二氧化碳需要高压以达到临界点。
所以当前急需一种成本低并且简单的处理方法，以减少清洗高深宽比结构时产生的高深宽比结构倾斜问题。
为解决上述问题，本发明第一实施例提供了一种半导体结构的处理方法，包括：提供半导体基底，半导体基底上设置有特征部，特征部的深宽比大于预设深宽比，特征部顶部设置有掩膜层；对半导体结构进行灰化处理，半导体结构包括半导体基底、特征部以及掩膜层；对半导体结构进行清洗处理；对半导体结构进行干燥处理；去除掩膜层；其中，在干燥处理过程中，至少相邻的一组掩膜层中一掩膜层朝向相邻的掩膜层的方向倾斜，且在干燥处理之后，倾斜的掩膜层与相邻的掩膜层之间的间距小于在干燥处理之前二者的间距。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1至图6为本发明实施例提供的半导体结构的处理方法各步骤对应的剖面结构示意图，下面对本实施例的半导体结构的处理方法进行具体说明。
参考图1以及图2，提供半导体基底111，半导体基底上设置有特征部112，特征部112顶部表面具有掩膜层200，且特征部的深宽比大于预设深宽比。
具体地，参考图1，在基底101上形成掩膜层200，基于掩膜层200刻蚀基底101形成如图2所示的半导体基底111以及分立的特征部112，特征部112上具有掩膜层200。在本实施例中，半导体基底111采用硅或锗等材料形成，掩膜层200采用二氧化硅形成，在其他实施例中，掩膜层200可以采用其他绝缘材料形成，例如氮化硅或氮氧化硅等。另外，对于本实施例中提供的特征部112，用于后续形成有源区，特征部112倾斜会导致形成的有源区倾斜，即特征部112处于竖直状态可避免有源区倾斜。
参考图2，特征部112的高度为H，分立的特征部112之间的间隙为S，特征部112的深宽比H/S＞预设深宽比，在本实施例中预设深宽比为10，即特征部112的深宽比＞10，相应地，特征部112与掩膜层200构成的凸起部的深宽比大于特征部112的深宽比；在其他实施例中，预设深宽比可以为5、8、12、15等，根据实际需求进行设置。在特征部的深宽比大的半导体工艺制程中，才可能造成特征部112的倾斜。本领域技术人员可知，在实施例中对特征部112深宽比的限定是为了保证后续的干燥工艺中，确保出现特征部112的倾斜，以深宽比的限定导致后续出现特征部112倾斜的技术方案，都应属于本发明的保护范围。
对半导体结构进行灰化处理，半导体结构包括半导体基底111、特征部112以及掩膜层120；在本实施例中，对半导体基底111以及特征部112进行灰化处理。灰化处理用于灰化刻蚀剩余的刻蚀气体或刻蚀液体，防止残留的刻蚀气体或刻蚀液体继续刻蚀半导体基底111以及特征部112。
具体地，本实施例给出了两种灰化处理方式，具体如下：
无氧灰化处理：采用不含氧的第一混合气体对半导体基底111以及特征部112进行灰化处理，第一混合气体至少包括氢气和氮气，以便清除刻蚀后残留在表面的腐蚀性气体和高分子材料。对于无氧灰化处理，由于混合气体中不含有氧气，并不会对半导体基底和特征部112的表面造成损伤(不会氧化特征部112和半导体基底111的表面，如不会对硅进行氧化)，因此在本实施例中，采用无氧灰化处理的方式进行灰化处理；此外，使用氢气能够有效去除残留在特征部和半导体基底111表面的腐蚀性气体和高分子材料。
有氧灰化处理：采用含氧的第二混合气体对半导体基底111以及特征部112进行灰化处理，第二混合气体至少包括氢气、氮气和氧气。对于有氧灰化处理，由于混合气体中含有氧气，灰化效率更高，能更快地清除刻蚀后残留在表面的腐蚀性气体和高分子材料。在其他实施例中，可以采用有氧灰化处理的方式进行灰化处理。
参考图3及图4，对半导体结构进行清洗处理，半导体结构包括半导体基底111、特征部112以及掩膜层120；在本实施例中，对半导体基底111以及特征部112进行清洗处理。
清洗处理包括第一清洗处理以及第二清洗处理，第一清洗处理用于修复特征部112表面的缺陷，缺陷即在刻蚀形成特征部112的过程中，部分侧壁被过刻蚀形成的凹陷或者部分侧壁没被完全刻蚀形成的凸起，从而导致特征部112表面的不平整，第二清洗处理用于去除第一清洗处理中生成的氧化层。
具体地，对半导体基底111以及特征部112进行第一清洗处理，第一清洗处理用于修复特征部112表面的缺陷，进行第一清洗处理之后，半导体基底111以及特征部112表面形成有氧化层；对半导体基底111以及特征部112进行第二清洗处理，第二清洗处理用于去除氧化层。
参考图3，第一清洗处理采用NH4OH、H2O2和H2O的混合液体(即SC-1混合液体)，且NH4OH、H2O2和H2O的配比(体积比)范围为NH4OH：H2O2：H2O＝1:1～4:20～100。
由于第一清洗处理使用的混合液体具有较强的氧化性，在清洗处理过程中，会在特征部112以及半导体基底111表面形成氧化层120。
参考图4，第二清洗处理采用采用30％～70％浓度的HF和H2O的混合液体，且30％～70％浓度的HF和H2O的配比(体积比)范围为30％～70％浓度的HF：H2O＝100～300：1。在本实施例中，具体可采用例如40％、50％或60％浓度的HF和H2O的混合液体。
第二清洗处理的原理即SiO2+6HF→2H++SiF6 2-+2H2O→H2SiF6(溶解)+2H2O。通过化学去除的方式，将氧化层(SiO2)转换为溶于水的H2SiF6从而刻蚀去除氧化层120。此时剩余特征部112以及剩余基底111相比于特征部112以及半导体基底111其厚度变薄，由于氧化层120的厚度较小，特征部112以及半导体基底111的厚度变化也相应较小，因此附图给出的示意图中剩余特征部112以及剩余基底111的厚度并没有显著改变，依据上述解释，本领域技术人员知晓在经过第二清洗处理后，特征部112以及半导体基底111的厚度发生的变化。
参考图5，进行清洗处理之后，对半导体结构进行干燥处理，半导体结构包括半导体基底111、特征部112以及掩膜层120；在本实施例中，对半导体基底111以及特征部112进行干燥处理，具体地，对剩余基底111以及剩余特征部112进行干燥处理。
干燥处理包括：采用第一温度的异丙醇(IPA)对剩余特征部112表面进行干燥；在对剩余特征部112表面进行干燥的同时，采用第二温度的去离子水对剩余基底111底部进行干燥。
以半导体基底为晶圆为例，该过程是在干燥的过程中向晶圆的背面提供热的去离子水，并同时向晶圆的正面提供加热的异丙醇,原因是如果不对晶圆背面进行加热，异丙醇达到晶圆表面的温度会变低，同时背面提供热的去离子水用于控制晶圆的温度，防止出现晶圆的中心和边缘的温度不同。如此能够进一步强化异丙醇的干燥效果，以便更好地干燥晶圆。
其中，第一温度的温度范围为60℃～80℃，第二温度的温度范围为60℃～80℃。在本实施例中，第一温度或第二温度可采用65℃、70℃或75℃。
在干燥处理过程中，至少相邻的一组掩膜层200中一掩膜层200向相邻掩膜层200的方向倾斜，且在干燥处理之后，倾斜的掩膜层200与相邻掩膜层200的间距小于在干燥处理之前二者的间距。在本实施例中，以倾斜的剩余特征部112顶部的掩膜层200相互粘合(掩膜层200之间的间距为0)为例进行描述。
具体地，干燥处理过程中，化学试剂的毛细力可在干燥过程中释放足够大的作用力，从而造成剩余特征部的倾斜，其原理参考图7，如图所示，两个分立的凸起部(凸起部包括特征部以及特征部顶部的掩膜层，凸起部可以为上窄下宽、上下等宽、或上宽下窄结构，本实施例给出的附图中凸起部上下等宽仅为示意说明，实际过程中刻蚀出的凸起部的底部要比顶部宽)由于宽度差的存在，此时凸起部顶部的表面张力沿切线γ方向，γ方向与竖直方向的夹角为θ，作用在凸起部两侧的毛细力F＝2γHDtcosθ/S，其中H、D、S分别为凸起部的高度、长度以及凸起部之间的间距，t为毛细力F的作用时间。
由上述的论述可知，当其他条件(γ、D、t、cosθ以及S)不变毛细力F与凸起部的高度H成正比，即凸起部越高的位置，受到的毛细力F越大，相应的倾斜程度也会越大。此时，位于凸起部顶端的掩膜层的倾斜程度最大以至于掩膜层粘合形成粘合掩膜层210，剩余特征部112虽也存在倾斜，但是倾斜程度远小于掩膜层，因此，图5中给出的剩余特征部112为竖直状，是为了体现剩余特征部112与掩膜层的倾斜程度不同。此外，本实施例中为了保证顶部粘合的部分一定为掩膜层，在形成掩膜层时，掩膜层的厚度大于50nm。
参考图6，进行干燥处理之后，去除剩余特征部112顶部表面的掩膜层。
在本实施例中，进行干燥处理之后，剩余特征部112顶部的掩膜层粘合形成粘合掩膜层210，在去除粘合掩膜层210之后，由于此时的特征部的倾斜程度不大，甚至不倾斜，确保后续形成的有源区不会倾斜或倾斜的程度较小。
具体地，去除剩余特征部112顶部表面的掩膜层采用化学方法，化学方法采用的化学气体对掩膜层和剩余特征部112的刻蚀选择比大于500：1。采用刻蚀选择比较大的化学气体，在刻蚀去除掩膜层的过程中，尽可能的避免剩余特征部112被刻蚀。
具体参考图8以及图9，去除剩余特征部112顶部表面的掩膜层采用的化学方法，包括：
将半导体结构400整体置于反应室300中。其中，反应室300至少包括两个进气口(第一进气口301和第二进气口302)，两个排气口(第一排气口303和第二排气口304)以及用于承载半导体结构400整体的承载台305。
向反应室300中通入化学气体，化学气体至少包括：氨气、氟化氢。在本实施例中，化学气体还包括氩气。
具体地，参考图8，先通过第一进气口301向反应室300中通入氨气，通过第二进气口302向反应室300中通入氟化氢。
此时位于承载台305上的半导体结构400整体中的掩膜层发生如下反应：
SiO2+4HF+4NH3->SiF4+2H2O+4NH3 (1)
SiF4+2HF+2NH3->(NH4)2SiF6 (2)
其中，在(1)反应中，氟化氢作为反应气体与半导体结构400整体中的掩膜层进行反应生成SiF4，氨气作为催化剂以加速反应的进行。在(2)反应中，氨气与氟化氢同时作为反应气体，与第一步反应中生成的SiF4继续反应，生成易挥发的(NH4)2SiF6固体。同时，在上述反应中，还可以通入氩气作为载气，氩气可以防止氟化氢气体冷凝在进气管道(本实施例中，具体为第二进气口302)中，用于将氟化氢气体运载至半导体结构400整体处进行反应。
上述反应发生时，需要保证反应室中的半导体结构400整体于第三温度，改变半导体结构400整体的温度通过承载台305实现。其中，第三温度的范围为30℃～150℃，具体可采用例如50℃、70℃、90℃110℃或130℃，在本实施例中，第三温度采用35℃。
在进行化学反应后，在第四温度下对掩膜层进行热处理并同时向掩膜层提供载气，即蒸发去除反应在生成(NH4)2SiF6固体，参考图9，通过承载台305为半导体结构400整体加热，使半导体结构400整体的温度于第四温度。其中，第四温度的温度范围为100℃～200℃，具体可采用110℃、130℃、150℃、170℃或190℃，在本实施例中，第四温度采用150℃。对掩膜层进行热处理以加快(NH4)2SiF6固体的挥发，同时第一进气口301与第二进气口302同时通入氮气作为载气，将挥发的(NH4)2SiF6固体带入排气口(第一排气口303和第二排气口304)，从而完成了剩余特征部112顶部掩膜层的刻蚀。
特征部为高深宽比结构，特征部倾斜即高深宽比结构倾斜，特征部处于竖直状态可避免高深宽比结构倾斜。现有技术中，在刻蚀形成特征部后进行灰化处理和清洗处理过程中，去除特征部顶部的掩膜层，特征部受到毛细力作用而倾斜。与现有技术相比，本方案在灰化清洗处理时并不去除特征部顶部的掩膜层，在清洗处理结束后，掩膜层受到毛细力作用而倾斜，而后去除掩膜层后，特征部恢复初始状态，有效的改善了清洗高深宽比结构时产生的高深宽比结构倾斜的问题，且工艺流程简单、成本低廉。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
本发明第二实施例提供了一种半导体结构的形成方法，包括：提供半导体基底以及位于半导体基底上的掩膜层；以掩膜层为掩膜，刻蚀半导体基底形成分立的特征部，特征部的深宽比大于预设深宽比；对半导体结构依次进行灰化处理、清洗处理和干燥处理，半导体结构包括半导体基底、特征部以及掩膜层；去除掩膜层。
下面对本实施例的半导体结构的形成方法进行具体说明。
参考图1以及图2，提供半导体基底111，半导体基底111顶部表面具有掩膜层200，以掩膜层200为掩膜，刻蚀半导体基底111形成分立的特征部112，特征部112的深宽比大于预设深宽比。
具体地，参考图1，在基底101上形成掩膜层200，基于掩膜层200刻蚀基底101形成如图2所示的半导体基底111以及分立的特征部112，特征部112上具有掩膜层200。在本实施例中，半导体基底111采用硅或锗等材料形成，掩膜层200采用二氧化硅形成，在其他实施例中，掩膜层200可以采用其他绝缘材料形成，例如氮化硅或氮氧化硅等。另外，对于本实施例中提供的特征部112，用于后续形成有源区，特征部112倾斜会导致形成的有源区倾斜，即特征部112处于竖直状态可避免有源区倾斜。
参考图2，特征部112的高度为H，分立的特征部112之间的间隙为S，特征部112的深宽比H/S＞预设深宽比，在本实施例中预设深宽比为10，即特征部112的深宽比＞10，相应地，特征部112与掩膜层200构成的凸起部的深宽比大于特征部112的深宽比；在其他实施例中，预设深宽比可以为5、8、12、15等，根据实际需求进行设置。在特征部的深宽比大的半导体工艺制程中，才可能造成特征部112的倾斜。本领域技术人员可知，在实施例中对特征部112深宽比的限定是为了保证后续的干燥工艺中，确保出现特征部112的倾斜，以深宽比的限定导致后续出现特征部112倾斜的技术方案，都应属于本发明的保护范围。
对半导体结构进行灰化处理，半导体结构包括半导体基底111、特征部112以及掩膜层120；在本实施例中，对半导体基底111以及特征部112进行灰化处理。灰化处理用于灰化刻蚀剩余的刻蚀气体或刻蚀液体，防止残留的刻蚀气体或刻蚀液体继续刻蚀半导体基底111以及特征部112。
参考图3及图4，对半导体结构进行清洗处理，半导体结构包括半导体基底111、特征部112以及掩膜层120；在本实施例中，对半导体基底111以及特征部112进行清洗处理。
清洗处理包括第一清洗处理以及第二清洗处理，第一清洗处理用于修复特征部112表面的缺陷，第二清洗处理用于去除第一清洗处理中生成的氧化层。
参考图5，对半导体结构进行干燥处理，半导体结构包括半导体基底111、特征部112以及掩膜层120；在本实施例中，对半导体基底111以及特征部112进行干燥处理，具体地，对剩余基底111以及剩余特征部112进行干燥处理。
参考图6，去除剩余特征部112顶部表面的掩膜层。
在本实施例中，进行干燥处理之后，剩余特征部112顶部的掩膜层粘合形成粘合掩膜层210，在去除粘合掩膜层210之后，由于此时的特征部的倾斜程度不大，甚至不倾斜，确保后续形成的有源区不会倾斜或倾斜的程度较小。
由于第一实施例与本实施例相互对应，因此本实施例可与第一实施例互相配合实施。第一实施例中提到的相关技术细节在本实施例中依然有效，在第一实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第一实施例中。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (11)
1.一种半导体结构的处理方法，其特征在于，包括：
提供半导体基底，所述半导体基底上设置有特征部，所述特征部的深宽比大于预设深宽比，所述特征部顶部设置有掩膜层；
对半导体结构进行灰化处理，所述半导体结构包括所述半导体基底、所述特征部以及所述掩膜层；
对所述半导体结构进行清洗处理；
对所述半导体结构进行干燥处理；
去除所述掩膜层；
其中，在所述干燥处理过程中，至少相邻的一组掩膜层中一所述掩膜层向相邻所述掩膜层的方向倾斜，且在所述干燥处理之后，倾斜的掩膜层与相邻掩膜层的间距小于在所述干燥处理之前二者的间距。
2.根据权利要求1所述的半导体结构的处理方法，其特征在于，所述对所述半导体结构进行灰化处理，包括：
采用不含氧的第一混合气体对所述半导体结构进行灰化处理。
3.根据权利要求2所述的半导体结构的处理方法，其特征在于，所述第一混合气体至少包括氢气和氮气。
4.根据权利要求1所述的半导体结构的处理方法，其特征在于，所述对所述半导体结构进行灰化处理，包括：
采用含氧的第二混合气体对所述半导体结构进行灰化处理。
5.根据权利要求1所述的半导体结构的处理方法，其特征在于，所述对所述半导体结构进行清洗处理，包括：
对所述半导体结构进行第一清洗处理，进行第一清洗处理之后，所述半导体结构表面形成有氧化层；
对所述半导体结构进行第二清洗处理，所述第二清洗处理用于去除所述氧化层。
6.根据权利要求1所述的半导体结构的处理方法，其特征在于，所述对所述半导体结构进行干燥处理，包括：
采用第一温度的异丙醇对所述特征部表面进行干燥；
在对所述特征部表面进行干燥的同时，采用第二温度的去离子水对所述半导体基底底部进行干燥。
7.根据权利要求6所述的半导体结构的处理方法，其特征在于，所述第一温度的温度范围为60℃～80℃，所述第二温度的温度范围为60℃～80℃。
8.根据权利要求1所述的半导体结构的处理方法，其特征在于，所述去除所述掩膜层，包括：
向所述掩膜层提供化学气体，在第三温度下与所述掩膜层发生化学反应；
在进行所述化学反应后，在第四温度下对所述掩膜层进行热处理并同时向所述掩膜层提供载气，以蒸发去除所述掩膜层。
9.根据权利要求8所述的半导体结构的处理方法，其特征在于，所述第三温度的温度范围为30℃～150℃；所述第四温度的温度范围为100℃～200℃。
10.根据权利要求9所述的半导体结构的处理方法，其特征在于，所述化学气体至少包括氨气和氟化氢，所述载气至少包括氮气或者氩气。
11.一种半导体结构的形成方法，其特征在于，包括：
提供半导体基底以及位于所述半导体基底上的掩膜层；
以所述掩膜层为掩膜，刻蚀所述半导体基底形成分立的特征部，所述特征部的深宽比大于预设深宽比；
对半导体结构依次进行灰化处理、清洗处理和干燥处理，所述半导体结构包括所述半导体基底、所述特征部以及所述掩膜层；
去除所述掩膜层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010634483.6A CN113889405A (zh) | 2020-07-02 | 2020-07-02 | 半导体结构的处理方法及形成方法 |
| PCT/CN2021/095582 WO2022001486A1 (zh) | 2020-07-02 | 2021-05-24 | 半导体结构的处理方法及形成方法 |
| US17/438,454 US11978636B2 (en) | 2020-07-02 | 2021-05-24 | Methods for processing semiconductor structures and methods for forming semiconductor structures |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010634483.6A CN113889405A (zh) | 2020-07-02 | 2020-07-02 | 半导体结构的处理方法及形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113889405A true CN113889405A (zh) | 2022-01-04 |
Family
ID=79013208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010634483.6A Pending CN113889405A (zh) | 2020-07-02 | 2020-07-02 | 半导体结构的处理方法及形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11978636B2 (zh) |
| CN (1) | CN113889405A (zh) |
| WO (1) | WO2022001486A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024082774A1 (zh) * | 2022-10-21 | 2024-04-25 | 长鑫存储技术有限公司 | 半导体结构的处理方法及半导体结构 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4961820A (en) | 1988-06-09 | 1990-10-09 | Fujitsu Limited | Ashing method for removing an organic film on a substance of a semiconductor device under fabrication |
| US6405399B1 (en) | 1999-06-25 | 2002-06-18 | Lam Research Corporation | Method and system of cleaning a wafer after chemical mechanical polishing or plasma processing |
| US20050022839A1 (en) | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| JP2004172573A (ja) | 2002-10-29 | 2004-06-17 | Dainippon Screen Mfg Co Ltd | 基板処理装置及び基板処理方法 |
| KR100666390B1 (ko) | 2005-06-20 | 2007-01-09 | 삼성전자주식회사 | 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법 |
| KR100829597B1 (ko) * | 2006-11-10 | 2008-05-14 | 삼성전자주식회사 | 반도체 장치의 세정 방법 및 제조 방법 |
| US7682986B2 (en) | 2007-02-05 | 2010-03-23 | Lam Research Corporation | Ultra-high aspect ratio dielectric etch |
| CN101330035B (zh) | 2007-06-18 | 2010-05-19 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其制造方法 |
| US7838425B2 (en) | 2008-06-16 | 2010-11-23 | Kabushiki Kaisha Toshiba | Method of treating surface of semiconductor substrate |
| JP2010283095A (ja) * | 2009-06-04 | 2010-12-16 | Hitachi Ltd | 半導体装置の製造方法 |
| JP5206622B2 (ja) | 2009-08-07 | 2013-06-12 | 三菱瓦斯化学株式会社 | 金属微細構造体のパターン倒壊抑制用処理液及びこれを用いた金属微細構造体の製造方法 |
| US8440573B2 (en) | 2010-01-26 | 2013-05-14 | Lam Research Corporation | Method and apparatus for pattern collapse free wet processing of semiconductor devices |
| US8617993B2 (en) | 2010-02-01 | 2013-12-31 | Lam Research Corporation | Method of reducing pattern collapse in high aspect ratio nanostructures |
| JP5622512B2 (ja) | 2010-10-06 | 2014-11-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US9362133B2 (en) * | 2012-12-14 | 2016-06-07 | Lam Research Corporation | Method for forming a mask by etching conformal film on patterned ashable hardmask |
| JP6405958B2 (ja) | 2013-12-26 | 2018-10-17 | 東京エレクトロン株式会社 | エッチング方法、記憶媒体及びエッチング装置 |
| JP6269467B2 (ja) | 2013-12-27 | 2018-01-31 | 富士フイルム株式会社 | カラーフィルターの製造方法および固体撮像素子の製造方法 |
| US9449821B2 (en) | 2014-07-17 | 2016-09-20 | Macronix International Co., Ltd. | Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches |
| JP6315694B2 (ja) | 2014-09-19 | 2018-04-25 | 東京エレクトロン株式会社 | 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置 |
| US10068781B2 (en) | 2014-10-06 | 2018-09-04 | Lam Research Corporation | Systems and methods for drying high aspect ratio structures without collapse using sacrificial bracing material that is removed using hydrogen-rich plasma |
| JP6568769B2 (ja) | 2015-02-16 | 2019-08-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| JP6466315B2 (ja) | 2015-12-25 | 2019-02-06 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理システム |
| JP6424183B2 (ja) | 2016-03-18 | 2018-11-14 | 信越半導体株式会社 | 半導体ウェーハの洗浄方法 |
| US10170591B2 (en) * | 2016-06-10 | 2019-01-01 | International Business Machines Corporation | Self-aligned finFET formation |
| CN106229288B (zh) | 2016-07-27 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 有源区制备方法 |
| KR102628534B1 (ko) | 2016-09-13 | 2024-01-26 | 에스케이하이닉스 주식회사 | 반도체 기판의 처리 방법 |
| CN106856163A (zh) | 2016-11-22 | 2017-06-16 | 上海华力微电子有限公司 | 一种高深宽比图形结构的形成方法 |
| JP7034634B2 (ja) | 2017-08-31 | 2022-03-14 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| CN208142187U (zh) | 2018-04-25 | 2018-11-23 | 长鑫存储技术有限公司 | 半导体结构 |
| US10629489B2 (en) * | 2018-09-24 | 2020-04-21 | International Business Machines Corporation | Approach to prevent collapse of high aspect ratio Fin structures for vertical transport Fin field effect transistor devices |
| CN113394074A (zh) | 2020-03-11 | 2021-09-14 | 长鑫存储技术有限公司 | 半导体结构的处理方法 |
-
2020
- 2020-07-02 CN CN202010634483.6A patent/CN113889405A/zh active Pending
-
2021
- 2021-05-24 WO PCT/CN2021/095582 patent/WO2022001486A1/zh active Application Filing
- 2021-05-24 US US17/438,454 patent/US11978636B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024082774A1 (zh) * | 2022-10-21 | 2024-04-25 | 长鑫存储技术有限公司 | 半导体结构的处理方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022001486A1 (zh) | 2022-01-06 |
| US20230053945A1 (en) | 2023-02-23 |
| US11978636B2 (en) | 2024-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294568A (en) | Method of selective etching native oxide | |
| KR20100039886A (ko) | 산화물 스페이서의 평활화 방법 | |
| JP2007538397A (ja) | 基板表面洗浄方法 | |
| JPH0527245B2 (zh) | ||
| JP7401593B2 (ja) | 空隙を形成するためのシステム及び方法 | |
| CN100468652C (zh) | 在半导体基底的金属结构表面去除残余物的方法 | |
| CN113889405A (zh) | 半导体结构的处理方法及形成方法 | |
| WO2022001487A1 (zh) | 半导体结构的处理方法及形成方法 | |
| KR100876170B1 (ko) | 반도체 장치 제조 방법 | |
| JP2825878B2 (ja) | トレンチ形成方法 | |
| US11676810B2 (en) | Semiconductor structure processing method and forming method | |
| US20230022624A1 (en) | Method for processing semiconductor structure | |
| JPH04208528A (ja) | 半導体装置の製造方法 | |
| WO2023000465A1 (zh) | 半导体结构的处理方法 | |
| KR100895828B1 (ko) | 트렌치 형성 방법 | |
| KR0147417B1 (ko) | 반도체 소자의 식각 피해영역 제거방법 | |
| KR100195245B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| CN111863707A (zh) | 一种浅沟槽结构制备方法及装置 | |
| KR19990006083A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR980012057A (ko) | 반도체 장치의 실리콘 나이트라이드막 제거방법 | |
| KR980012056A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR19980028360A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |