KR20100039886A - 산화물 스페이서의 평활화 방법 - Google Patents

산화물 스페이서의 평활화 방법 Download PDF

Info

Publication number
KR20100039886A
KR20100039886A KR1020107003146A KR20107003146A KR20100039886A KR 20100039886 A KR20100039886 A KR 20100039886A KR 1020107003146 A KR1020107003146 A KR 1020107003146A KR 20107003146 A KR20107003146 A KR 20107003146A KR 20100039886 A KR20100039886 A KR 20100039886A
Authority
KR
South Korea
Prior art keywords
spacers
edges
layer
oxide
roughness
Prior art date
Application number
KR1020107003146A
Other languages
English (en)
Inventor
조셉 네일 그릴리
폴 모건
마크 키엘바흐
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20100039886A publication Critical patent/KR20100039886A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

스페이서들 및 화학적 산화물 제거(COR) 프로세싱 기술을 이용하는 다른 피처들의 라인 조도를 감소시키는 방법이 제공된다. 본 방법들의 실시예들은 스페이서 또는 라인 감소 및/또는 반응 및 후속하는 재료의 제거를 통해 이러한 피처들의 에지들을 따라 표면을 평활하게 하기 위해 사용될 수 있다.

Description

산화물 스페이서의 평활화 방법{METHODS OF SMOOTHING OXIDE SPACER}
본 발명의 실시예들은 스페이서들 및 라인 피처들의 라인 조도(line roughness)를 감소시키는 방법에 관한 것이다.
반도체 디바이스들을 제조하는데 있어서 서브마이크론 레벨들로 피처 사이즈 및 치수들을 감소시키려는 계속적인 경향이 있다. 상호접속 라인들 및 컨택트 개구부들과 같은 좁은 폭들/직경들 및 피처들의 인접한 간격은 고분해능의 포토리소그래피에 의해 제조된 작은 피처 사이즈를 요구한다. 작은 폭들 또는 임계 치수들(CD) 및 가까운 피치 거리들로 라인들을 정의하는 경우, 그 피처들을 패터닝할 때 발생하는 변동들은 피처들의 작은 크기 및 근접성으로 인해 문제가 된다. 한가지 그러한 변동은 "라인 에지 조도(line edge roughness)"(LER)로서 알려져 있으며, 이것은 평활하기보다는 오히려 울퉁울퉁하게 보이게 하는, 패터닝된 피처의 라인 에지 또는 측벽 등의 경계 상의 원하지 않는 에지들 및 범프들의 수평 편차 또는 측정이다. 또한, 라인은 그 폭이 피처의 전체 길이와 대략 동일하게 되도록 이상적으로는 일직선이다(예를 들어, 임계 치수 25㎚ 폭의 라인). "선폭 조도(line width roughness)"(LWR)는 비균일한 라인 에지의 그 길이를 따른 피크-밸리 진폭의 변동에 기인한 라인 피처의 폭 또는 CD에서의 편차이다.
패터닝된 피처들에서 발생하는 LWR 및 LER과 같은 라인 결함들은 예를 들어 후속 에치 중에 하부 재료층 또는 막으로 전사되는 하드 마스크 패턴, 또는 상부의 포토레지스트 내의 대응하는 결함에 의해 야기될 수 있다. 패터닝 중에 도입되는 라인 결함들은 디바이스 피처들이 계속해서 크기가 줄어듦에 따라 더욱더 두드러지고, 채널 및 라인 치수들의 변동이 받아들일 수 있는 한계 및/또는 피처들의 적절한 오버레이 또는 배치 제어를 넘어서게 됨으로써 프로세스 제어에 영향을 주며, 이것은 누설 및 단채널 효과 제어의 문제점들을 포함하는 디바이스 성능 및 기능상의 현저한 악영향을 제공한다. 예를 들면, 폭은 70㎚ 이하, 피크-밸리 LWR은 3㎚ 이상인 라인들은 그 결과로서의 패터닝 피처를 받아들일 수 있는 허용범위를 넘어서 변경할 수 있다.
원하지 않는 커브들 및 휘스커(whiskers)와 같은 돌출부들을 감소시킴으로써 산화물계 마스크 라인들 상의 라인 결함들을 감소시키기 위한 시도들이 행해져왔다. HF 습식 화학방식과 같은 습식 에치를 수반하는 처리들은 산화물 피처들을 등방성으로(즉, 수직 및 수평 방향으로 동일하게) 에칭하여 원하지 않는 커브들의 제거 또는 라인들의 직선화를 행하지 않고 피처의 전반적인 트리밍(시닝(thinning))의 결과를 얻는다. 피처를 리사이즈(resize)하기 위해 플라즈마 에칭백이 후속되는 라인 피처를 평활화하기 위해, 재료(예를 들어, 폴리머)를 퇴적하는 것을 수반하는 그외의 처리들은, 또한 라인의 수직 높이 또는 두께를 감소시키며, 이것은 마스크 구조에 있어 바람직하지 않다.
이들 문제점들 또는 그외의 문제점들을 극복하는, 피처들에서의 라인 조도 결함들을 감소시키기 위한 방법을 제공하는 것이 유용하다.
본 발명의 실시예들은 후속하는 첨부 도면들을 참조하여 이하에 기술되며, 이 도면들은 오직 예시의 목적으로 도시된 것이다. 이하의 도면들 전체에 걸쳐서, 참조번호들이 도면들에서 사용될 것이며, 몇개의 도면 전체에 걸쳐 그리고 명세서 내에서 동일하거나 유사한 부분들을 나타내기 위해 동일한 참조 번호들이 사용될 것이다.
도 1은 본 발명의 실시예에 따른 예비 프로세싱 단계에서의 기판의 일부의 입단면도를 도시하며, 기판 상에 형성된 산화물 스페이서를 보여준다. 도 1A는 도 1에서 도시된 기판의, 라인 1A-1A를 따라 취해진 개략적 상부 평면도를 도시하며, 선폭 조도(LWR)를 표시하는 스페이서 쌍의 길이방향 섹션을 도시한다.
도 2A-2B는 본 발명의 실시예들에 따른 화학적 산화물 제거(COR) 프로세스를 수행하기 위한 장치(도 2A) 및 후열처리(PHT) 프로세스를 수행하기 위한 장치(도 2B)를 포함하는 종래의 프로세싱 시스템의 입단면도들이다.
도 3A-3B는 본 발명의 실시예들에 따라 후속 처리 단계들에서 도 1A에 도시된 스페이서들의 상부 평면도들이다.
도면을 참조하는 이하의 설명은 본 발명의 실시예들에 따라 디바이스 및 방법들의 설명적인 예들을 제공한다. 이러한 설명은 예시적인 목적만을 위한 것이며, 발명을 한정하는 목적을 위한 것은 아니다.
최신의 어플리케이션의 맥락에서, 용어 "반도체 기판" 또는 "반도전성 기판" 또는 "반도전성 웨이퍼 단편(semiconductive wafer fragment)" 또는 "웨이퍼 단편" 또는 "웨이퍼"는 반도체 웨이퍼(단독으로 또는 위에 그외의 재료들을 포함하는 조립체 형태로) 및 반도전성 재료층들(단독으로 또는 그외의 재료들을 포함하는 조립체 형태로)과 같은 벌크 반도전성 재료들을 포함하지만 이에 한정되지 않는 반도체 재료를 포함하는 임의의 구조물을 의미하는 것으로 이해될 것이다. 용어 "기판"은 위에서 기술한 반도전성 기판들, 웨이퍼 단편들 또는 웨이퍼들을 포함하지만 이에 한정되지 않는 임의의 지지 구조물을 지칭한다.
본 발명의 실시예에 있어서, 본 방법은 도 1-3B에 도시된 바와 같이 라인 에지 조도(LER)를 감소시키고 산화물 재료층 내의 선형 개구부들과 같은 피처들의 표면들을 평활화시키기 위해 실시될 수 있다.
도 1은 선형 개구부들의 패턴을, 예를 들면, 특히 유전체 반사방지 코팅(DARC, 실리콘 과잉 실리콘 산화질화물), 비정질 탄소, 실리콘 질화물, 폴리실리콘, 결정성 실리콘, 금속층일 수 있는 하부 재료층(12) 내로 전사하기 위해, 자립형 라인들 또는 스페이서들(14)이 서로에 대해 이격되고 대체로 평행한 관계로 연장하는 패턴으로 이루어진 하드 마스크를 갖는 기판(10)(예를 들면, 웨이퍼)을 도시한다. 스페이서들(14)(예를 들면, 하드 마스크)은 산화실리콘 컴포넌트, 예를 들면, SiOX, ALD SiOX, TEOS(tetraethylorthosilicate) 산화물, DARC(실리콘 과잉 실리콘 산화질화물) 등을 포함하며, 기술되는 실시예들에서는 산화실리콘(SiOX)이다.
스페이서들(14)은 공지된 방법에 따라 형성될 수 있다. 예를 들면, 스페이서들은 패터닝된 임시 층(예를 들어, 포토레지스트, 비정질 탄소 등)의 측벽들상에 스페이서 재료의 블랭킷층을 퇴적하고, (예를 들어, 불화탄소 플라즈마를 이용하는 비등방성 에치에 의해) 수평 표면들로부터 스페이서 재료를 제거하고, (예를 들어, O2 등의 오르가닉 스트립 프로세스(organic strip process)를 사용하여) 후속하여 임시 층이 제거되어, 수직으로 연장된 자립형 스페이서들을 남겨둠으로써 형성될 수 있다. 스페이서 재료의 블랭킷 층은 예를 들면, 원자층 퇴적에 의해, 화학 기상 증착(예를 들어, 전구체로서 O3 및 TEOS를 이용) 등에 의해 퇴적될 수 있다. 예를 들어, 그 개시 내용이 본 명세서에 참조로 인용되어 있는 US 2006/0211260호(Tran 외)를 참조한다. 스페이서들(14)은 원하는 폭 또는 임계 치수(CD) 예를 들면 약 25-50㎚, 그리고 일부 실시예들에서는 약 10-20㎚를 갖도록 형성된다. 스페이서들(14)이 패터닝된 포토레지스트의 측벽들상에 형성되기 때문에, ALD 산화물 퇴적 프로세스의 등각 특성은 패터닝된 포토레지스트에 존재하는 LWR을 산화물 스페이서(14)로 전사하게 된다.
도 1A에 도시된 바와 같이, 산화물 스페이서들(14)은 "선폭 조도"(LWR), 또는 수직 표면들 또는 측벽들(20) 및 변화하는 피크-밸리(또는 볼록-오목) LWR 진폭(22)을 따라 피크(18a)(볼록하거나 또는 고도가 있는 표면 피처들)와 밸리(18b)(오목하거나 또는 리세스된 표면 피처들)를 갖는 비균일하고 기복이 있는 에지(16)의 프로파일에 기인하여 스페이서의 길이를 따라 CD1-4로 표시된 임계 치수(폭)의 편차를 보여준다.
본 발명의 실시예들에 있어서, 증기(vapor) 에치와 습식 에치 사이의 불화 처리 기술을 이용하는 방법이, 피크-밸리 LWR 진폭(또는 약 5㎚이하의, 또는 약 0.1-5㎚의, 또는 약 2㎚까지의 두께)를 갖는 에지들(16)을 따라 피크들(18a)을 감소시키거나 제거함으로써 산화물 스페이서들(14)의 라인 에지들(16)의 선폭 조도(LWR)를 감소시키는데 적용된다. 본 발명의 실시예들은 스페이서들(14)의 에지 및 측벽을 따라 재료의 반응 및 후속 제거를 통해, 스페이서(라인) 감소 및/또는 스페이서들의 수직 및 수평 표면들의 평활화를 달성한다.
산화물 스페이서(14)는 첫번째 단계에서 화학적 산화물 제거(COR) 프로세스를 수행하고, 후속하여 후열처리(PHT) 프로세스 등의 처치를 행하여, 형성되는 반응 부산물을 제거함으로써 처리된다. 도 2A-2B는 COR 처리 및 PHT 처리를 수행하기 위한 종래 기술의 시스템을 도시한다. 이러한 시스템들은 예를 들어 US 2006/0219660호 및 US 2006/0196527호 (Nishimura 외), US 2005/0218114호(Yue 외), 및 US 2007/0010906호(Abe)(Tokyo Electron Limited (TEL), 일본)에 기술되어 있으며, 이들의 개시 내용은 본 명세서에 참조로 인용되어 있다.
산화물 스페이서들(14)을 떠받치는 기판(10)은 처리 기체로부터 플라즈마가 생성되지 않는 건식 에치 프로세스인 화학적 산화물 제거(COR) 처리를 수행하기 위해 도 2A에 도시된 제1 처리 시스템(24)에 배치될 수 있다. 본 발명에 따른 COR 프로세스의 실시예들에 있어서, 산화물 스페이서들(14)은 제어된 온도 및 반응 기체들의 부분 압력에서 일정한 시간 구간 동안 암모늄 플루오라이드 화학물질에 노출되어 산화물 스페이서 재료(14)와 화학적으로 반응하여 그 산화물 스페이서 재료(14)를 열 분해형 재료(예를 들어, (NH4)2SiF6)로 변환한다. 본 방법은 (벌크 내의 산화물 층의 트리밍과 대비하여) 정의된 피처로부터 작은 스케일의 토포그래피의 제어된 제거를 달성하도록 실시되어, 예를 들면, 스페이서들(14)의 피크들(18a)을 감소시키거나 또는 제거함으로써 에지(16)의 프로파일을 재정형하고 직선화할 수 있다.
예를 들어 설명한 바와 같이, COR 프로세싱 시스템(24)은 진공 프로세싱 챔버(26), 기판(10)에 대한 지지대(예를 들어, 웨이퍼 척)를 갖는 탑재 테이블(28), 처리 기체를 위한 기체 공급 라인들(30a, 30b), 가열 소자(도시되지 않음)를 갖는 가스 충전기(32)(예를 들어, 샤워 헤드)를 포함하여, 기체의 온도, 및 처리 기체를 프로세싱 챔버(26), 기체 방전 포트(36) 및 기판을 원하는 온도로 유지하기 위해 냉각제를 순환시키기 위한 냉각 채널(38)로 도입하기 위한 다수의 개구부들(34)을 제어할 수 있다.
본 방법의 실시예들에 있어서, 처리 기체들은 선택적으로 아르곤(Ar)과 같은 비활성 운반 기체를 포함하는, 암모니아(NH3) 기체와 불화 수소(HF) 기체의 기체 혼합물이다. COR 프로세스를 수행할 때, NH3 기체와 HF 기체는 개별적인 버퍼 챔버로 공급되고 개구부들(34)을 통해 프로세싱 챔버(26)내로 확산된다(도 2A). 챔버(26)는 약 25-80℃의 벽 표면 온도를 제공하는 온도로 가열되어 챔버 벽상에 부산물이 부착하는 것을 방지할 수 있다.
도 3A에 도시된 바와 같이, NH3/HF 기체 혼합물은 산화물 스페이서들(14)과 반응하여, 측벽들(20) (및 상부 표면)을 따라 산화물 재료의 일부를 열 분해형 화합물인 (NH4)2SiF6(ammonium hexafluorosilicate)의 층(40)으로 변환한다. 기체 혼합물의 적용은 이전에 형성된 (NH4)2SiF6 층들을 통해 하부 산화물 재료로 암모늄계 래디컬들 또는 종들(NH4F 래디컬)이 확산되게 하며, 산화물 층의 추가 두께(들)은 에치되고 (NH4)2SiF6로 변환된다. 다른 플루오르계 전략들과는 다르게, 산화물 재료로의 확산에 의해 에치 메카니즘이 유도됨으로써, 확산 제한되고(자기 제한적) 제어가능하게 된다. 두꺼워진 (NH4)2SiF6 층(40)은 암모늄 종의 확산을 점차적으로 막고 감소시키는 확산 배리어로서 기능하며, 반응 레이트를 감소시키고 프로세스를 점차적으로 종결시킨다. 기체들은 그 다음에 챔버로부터 배출된다.
COR 프로세스가 확산 제한되기 때문에, 평탄한 표면과 비교했을 때, 산화물 스페이서(14)의 측벽들(20)(에지들(16))을 따라 덜 노출된 오목 영역들(골짜기들)(18b)보다 더 노출된 볼록 영역들(피크들)(18a)의 에칭이 일반적으로 더 빨라서(그리고 더 커서), 고정 시간 구간에 걸쳐 피크들(18a)에 형성된 부산물 층(40)의 두께를 크게 한다. "골짜기들"보다 높은 표면 영역들("피크들")의 높은 또는 빠른 에칭률로 인하여, 스페이서들(14)의 측벽들(20)(에지들(16))을 따르는 "휘스커들"을 포함하는 볼록한 또는 돌출된 산화물 재료(피크들(18a))가 효율적으로 제거된다.
COR 프로세싱은 설정량의 시간 동안 수행되어, 피크들(18a) 및/또는 표면 위에 그리고 스페이서(14)의 에지들(16)과 측벽들(20)을 따르는 다른 피처들의 전부 또는 일부를 변환(에칭)할 수 있고, 프로세싱이 종료될 수 있다. 그 후 기판(10)은 PHT 가열 챔버로 옮겨질 수 있고, 여기서 반응 부산물((NH4)2SiF6) 층(40)이 처리되고 디졸브(desorbe)될 수 있다. 개구부들의 에치들 및 측벽들 상의 표면 피처들은, 예를 들어 원자현미경(AFM), 투과전자현미경(TEM), 주사전자현미경(SEM)을 사용하여 검사될 수 있다.
COR 프로세싱 중에 변환되는 산화물 재료(예컨대, 피크들(18a))의 양은, 예를 들어 반응 기체들(예컨대, NH3, HF)의 기체 유량, 프로세싱 챔버 내의 기체 압력, 기판 온도, 및/또는 COR 반응의 프로세싱 시간을 변화시킴으로써 제어될 수 있다.
예를 들어, 본 발명에 따른 실시예들에서, COR 프로세스는, 각각의 기체 종류들(NH3, HF)에 대하여 약 30-50sccm, 예컨대 약 35-45sccm, 또는 약 40sccm의 기체 유량; 운반 기체(예컨대, Ar)에 대하여 약 30-40sccm, 예컨대 약 35sccm의 기체 유량; NH3:HF의 유량(sccm) 비율이 약 2:1에서 약 1:2, 예컨대 약 1:1의 비율; HF의 부분 압력(pp)이 약 5-10mTorr, 예컨대 약 7mTorr이고, HF의 증기 온도가 약 20-70℃, 예컨대 약 25-45℃; 프로세싱 챔버(26) 내의 기체 압력이 약 10-30mTorr, 예컨대 약 15-25mTorr, 또는 약 20mTorr; 리드(lid)/벽 챔버 온도가 약 60-80℃; 스테이지(기판) 온도가 약 25-45℃, 예컨대 약 40℃; 그리고 프로세싱 시간이 약 30초 내지 약 5분, 예컨대 약 90-120초를 포함하는 프로세스 조건 하에서, 약 5㎚ 이하, 예컨대 약 0.1-5㎚ 또는 약 2 내지 3㎚까지의 두께 또는 진폭(22)을 갖는 피처들(예컨대, 피크들(18a))의 반응 및 변환을 야기하도록 수행될 수 있다. 따라서 COR 프로세스는 "휘스커들" 및 산화물 층의 기판들로부터 돌출하는 다른 피처들을 포함하는 상대적으로 작은 피크들(18a)(예컨대, 약 0.1-5㎚ 두께, 또는 약 0.1-2㎚ 두께)의 제어된 감소를 달성하도록 수행될 수 있다.
COR 프로세스를 수행한 후에, 기판(10)이 가열되어, 형성되어 있는 반응 산물((NH4)2SiF6) 층(40)을 제거하고, 하부의 비반응 산화물 층(14)을 노출시킨다. 일부 실시예들에서, 도 2B에 도시된 바와 같이, 반응 산물 층(40)을 휘발시키고 제거하기 위한 후열(열) 처리(PHT)를 수행하기 위해, 기판(10)은 프로세싱 시스템(42)으로 이송된다. 다른 실시예들에서, 기판(10)은 워터 린싱(rinsing) 시스템(도시되지 않음) 등의 기판 린싱 시스템으로 이송될 수 있다.
도시된 종래 기술의 시스템에서, PHT 프로세싱 장치(42)는 프로세싱 챔버(44), COR 프로세스를 거친 기판(10)을 가열하도록 구성된 가열 소자(48)를 갖는 탑재 테이블(46), 및 기체 배출구(50)를 포함할 수 있다. 전사 시스템(도시되지 않음)은 처리 시스템들 사이에서 기판들을 전사하기 위해, COR 프로세싱 시스템(24) 및 PHT 프로세싱 시스템(42)을 접속시킬 수 있다.
기판(10)은 가열되어 부산물((NH4)2SiF6) 층(40)이 디졸브되고 열적으로 분해(예컨대, 휘발화)된다. 기판(10)(예컨대, 웨이퍼)은, 일반적으로 약 60-180초 범위의 시간 구간 동안, 약 500mTorr 내지 약 1Torr의 기체 압력에서, 약 80-200℃(예컨대, 약 150℃)의 온도로 가열될 수 있다. 휘발성 기체 성분들(예컨대, H2O, NH3, SiF4 HF, N2, H2)은 챔버(44)를 통해 비반응성 기체(예컨대, N2 등)를 흐르게 함으로써 배출구(50)을 통해 배기될 수 있다.
도 3B에 도시된 바와 같이, 열 처리는 부산물((NH4)2SiF6) 층(40)을 제거하여, 스페이서들(14)의 측벽들(20)을 따르는 피크들(18a)을 감소시키거나 제거하여, 평활화된 에지들(이제, 16') 및 측벽들(이제, 20')을 만든다. 본 발명의 실시예들에 따르면, COR 처리 및 재료 제거 프로세스는 연속하여 수행되고, 측벽들(20')의 표면들 및 에지들(16')을 따르는 추가적인 산화물 재료의 피크들(18a)(예컨대, 휘스커 등)을 제거하기 위해 반복되어, 스페이서들의 에지들의 프로파일을 더 변형하고 형성할 수 있다. 선택적으로, 스페이서들의 LER을 감소시킨 후에, 새로운 산화물 재료가 퇴적되어 폭(CD)을 증가시키고, 예를 들어 종래의 ALD 프로세싱을 사용하여 스페이서의 형태를 변형할 수 있다.
따라서 본 발명의 실시예들은, 스페이서들의 측벽들을 측면으로 평탄화하여, 스페이서들의 길이를 따라 더 일정한 임계 치수(CD) 측정에 대한 원하는 에지 프로파일에까지 피크-밸리 LWR 진폭을 감소시키고, 더 평활화된 에지들 및 측벽 표면들을 달성함으로써, 산화물 스페이서 하드마스크들의 선폭 조도(LWR) 및/또는 라인 에지 조도(LER)를 감소시키거나 제거하는데 사용될 수 있다. 본 방법은, 마스크 스페이서들 및 후속하여 에칭되는 피처들 모두에서 임계 치수(CD) 불균형을 감소시키기 위해, 스페이서들의 길이를 따라 더 균일하고 일정한 폭들을 갖는 마스크 스페이서들(라인들)을 생성하는데 사용될 수 있다.
본 명세서에서 특정 실시예들이 도시되고 설명되었지만, 본 기술분야의 통상의 기술자라면 동일한 목적을 달성하도록 계산된 임의의 배치가 도시된 특정 실시예들을 대체할 수 있다는 것을 이해할 것이다. 본 출원은 설명된 바와 같은 본 발명의 원리에 따라 동작하는 임의의 적용들 및 변경들을 커버하도록 의도된다. 따라서, 본 발명은 특허청구범위 및 그 등가물에 의해서만 제한된다. 본 출원에서 인용된 특허, 참증, 및 출판물들은 참조에 의해 본 명세서에 통합된다.

Claims (17)

  1. 서로에 대해 이격되고 대체로 평행한 관계로 연장되는 하드마스크의 스페이서들의 에지들의 선폭 조도(LWR; line width roughness)를 감소시키는 방법으로서,
    화학적 산화물 제거를 수행하여, 상기 에지들을 따라 상기 스페이서들의 일부를 분해형 화합물의 층으로 변환하는 단계; 및
    상기 분해형 화합물의 층을 처리하여, 상기 스페이서들의 에지들로부터 상기 층을 제거하는 단계
    를 포함하고,
    상기 스페이서들의 상기 에지들의 상기 선폭 조도는 감소되는 방법.
  2. 제1항에 있어서,
    상기 스페이서들의 임계 치수는 상기 스페이서들의 길이를 따라 실질적으로 동일한 방법.
  3. 서로에 대해 이격되고 대체로 평행한 관계로 연장되는 하드마스크의 스페이서들의 에지의 라인 조도를 감소시키는 방법 - 상기 스페이서들의 에지는 볼록한 부분들 및 오목한 부분들을 가짐 - 으로서,
    화학적 산화물 제거를 수행하여, 상기 스페이서들의 상기 에지를 따라 상기 볼록한 부분들을 분해형 재료로 변환하는 단계; 및
    상기 분해형 재료를 처리하여, 상기 스페이서들의 상기 에지로부터 상기 재료를 제거하는 단계
    를 포함하고,
    상기 스페이서들의 에지들의 라인 조도는 감소되는 방법.
  4. 서로에 대해 이격되고 대체로 평행한 관계로 연장되는 하드마스크의 스페이서들의 에지의 라인 조도를 감소시키는 방법 - 상기 스페이서들의 에지는 볼록한 부분들 및 오목한 부분들을 가짐 - 으로서,
    상기 스페이서들을 암모니아 기체와 불화수소 기체의 기체 혼합물에 노출시켜, 상기 스페이서들의 에지를 따르는 볼록한 부분들을 암모늄 헥사플루오르실리케이트((NH4)2SiF6)의 층으로 변환하는 단계; 및
    상기 암모늄 헥사플루오르실리케이트 층을 분해하는 단계
    를 포함하고,
    상기 스페이서들의 에지의 조도는 감소되는 방법.
  5. 제4항에 있어서,
    상기 스페이서들을 상기 기체 혼합물에 노출시키는 단계는 상기 스페이서들의 상기 볼록한 부분들의 약 0.1-5㎚ 두께를 변환하기에 효과적인 프로세스 조건들 하에 있고, 상기 프로세스 조건들은 미리 정해진 기체 유량(gas flow), 기체 압력, 기판 온도 및 시간 구간을 포함하는 방법.
  6. 제5항에 있어서,
    상기 스페이서들을 상기 기체 혼합물에 노출시키는 단계는 상기 스페이서들의 상기 볼록한 부분들의 약 0.1-2㎚ 두께를 변환하기에 효과적인 프로세스 조건들 하에 있는 방법.
  7. 제4항에 있어서,
    암모니아 기체와 불화수소 기체의 각각의 기체 유량은 약 30-50sccm, 기체 압력은 약 10-30mTorr, 기판 온도는 약 25-45℃, 시간 구간은 약 30-120초인 방법.
  8. 제4항에 있어서,
    상기 스페이서들은 실리콘 산화물, TEOS(tetraethylorthosilicate) 산화물, 및 실리콘 과잉(silicon-rich) 실리콘 산화질화물로 구성되는 그룹으로부터 선택된 재료를 포함하는 방법.
  9. 제4항에 있어서,
    상기 암모늄 헥사플루오르실리케이트 층을 분해하는 단계는 상기 층을 열적으로 분해하는 단계를 포함하는 방법.
  10. 제4항에 있어서,
    상기 암모늄 헥사플루오르실리케이트 층을 분해하는 단계는 상기 층을 물에 노출시키는 단계를 포함하는 방법.
  11. 서로에 대해 이격되고 대체로 평행한 관계로 연장되는 하드마스크의 스페이서들의 에지들의 선폭 조도(LWR)를 감소시키는 방법으로서,
    화학적 산화물 제거를 수행하여, 상기 에지들을 따라 상기 스페이서들의 볼록한 부분들의 약 0.1-5㎚ 두께를 분해형 화합물의 층으로 변환하는 단계 - 상기 스페이서들은 실리콘 산화물, TEOS(tetraethylorthosilicate) 산화물, 및 실리콘 과잉 실리콘 산화질화물로 구성되는 그룹으로부터 선택된 산화물 재료를 포함함 -; 및
    상기 분해형 화합물의 층을 제거하여, 상기 스페이서들의 에지들의 선폭 조도(LWR)를 감소시키는 단계
    를 포함하는 방법.
  12. 제11항에 있어서,
    상기 스페이서들의 약 2㎚ 미만의 두께는 변환되고 제거되는 방법.
  13. 서로에 대해 이격되고 대체로 평행한 관계로 연장되는 하드마스크의 스페이서들의 에지들의 선폭 조도를 감소시키는 방법으로서,
    화학적 산화물 제거를 수행하여, 상기 에지들을 따라 상기 스페이서들의 볼록한 부분들의 약 0.1-5㎚ 두께를 분해형 화합물의 층으로 변환하는 단계 - 상기 스페이서들은 실리콘 산화물, TEOS(tetraethylorthosilicate) 산화물, 및 실리콘 과잉 실리콘 산화질화물로 구성되는 그룹으로부터 선택된 산화물 재료를 포함함 -;
    상기 분해형 화합물의 층을 제거하여, 상기 스페이서들의 에지들의 선폭 조도(LWR)를 감소시키는 단계; 및
    산화물을 상기 스페이서들 상에 퇴적하여, 상기 스페이서들의 형태를 변형하는 단계
    를 포함하는 방법.
  14. 제13항에 있어서,
    상기 산화물은 원자층 퇴적에 의해 퇴적되는 방법.
  15. 제13항에 있어서, 상기 스페이서들의 폭은 증가되는 방법.
  16. 서로에 대해 이격되고 대체로 평행한 관계로 연장되는 하드마스크의 스페이서들의 선폭 조도(LWR)를 감소시키는 방법 - 상기 스페이서들은 볼록한 영역들과 오목한 영역들을 포함하는 에지 프로파일과 초기의 볼록-오목 영역 LWR 진폭을 가짐 - 으로서,
    화학적 산화물 제거를 수행하여, 상기 에지를 따라 상기 스페이서들의 일부를 분해형 화합물의 층으로 변환하는 단계; 및
    상기 분해형 화합물의 층을 처리하여, 상기 스페이서들의 상기 에지로부터 상기 층을 제거하는 단계
    를 포함하고,
    상기 스페이서들의 에지 프로파일의 상기 볼록-오목 영역 LWR 진폭은 감소되는 방법.
  17. 서로에 대해 이격되고 대체로 평행한 관계로 연장되는 하드마스크의 스페이서들의 에지의 라인 조도를 감소시키는 방법 - 상기 스페이서들은 상기 스페이서들의 길이를 따라 가변적인 임계 치수를 가짐 - 으로서,
    상기 스페이서들을 암모니아 기체와 불화수소 기체의 기체 혼합물에 노출시켜, 상기 스페이서들의 에지를 따르는 볼록 부분들을 암모늄 헥사플루오르실리케이트(NH4)2SiF6)의 층으로 변환하고,
    상기 암모늄 헥사플루오르실리케이트 층을 분해하는 단계
    를 포함하고,
    상기 스페이서들의 에지의 조도는 감소되고 상기 스페이서들의 임계 치수는 실질적으로 상기 스페이서들의 상기 길이를 따라 동일한 방법.
KR1020107003146A 2007-07-12 2008-07-03 산화물 스페이서의 평활화 방법 KR20100039886A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/777,005 US8026180B2 (en) 2007-07-12 2007-07-12 Methods of modifying oxide spacers
US11/777,005 2007-07-12

Publications (1)

Publication Number Publication Date
KR20100039886A true KR20100039886A (ko) 2010-04-16

Family

ID=39768753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003146A KR20100039886A (ko) 2007-07-12 2008-07-03 산화물 스페이서의 평활화 방법

Country Status (7)

Country Link
US (2) US8026180B2 (ko)
EP (1) EP2179439A1 (ko)
JP (1) JP2010533378A (ko)
KR (1) KR20100039886A (ko)
CN (1) CN101960560B (ko)
TW (1) TWI380367B (ko)
WO (1) WO2009009418A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160047592A (ko) * 2011-09-08 2016-05-02 시놉시스, 인크. 감소된 에지 곡률을 갖는 피쳐들을 구비한 집적 회로 디바이스들을 제조하는 방법
US9520289B2 (en) 2014-02-25 2016-12-13 Samsung Electronics Co., Ltd. Methods of forming a pattern of a semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
JP2011249403A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体装置及びその製造方法
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
KR101707295B1 (ko) * 2012-05-23 2017-02-15 도쿄엘렉트론가부시키가이샤 산화물 에칭 방법
US9105587B2 (en) 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
US9449039B2 (en) * 2012-11-26 2016-09-20 Amazon Technologies, Inc. Automatic repair of corrupted blocks in a database
US9406331B1 (en) * 2013-06-17 2016-08-02 Western Digital (Fremont), Llc Method for making ultra-narrow read sensor and read transducer device resulting therefrom
CN104064471A (zh) * 2014-05-21 2014-09-24 上海华力微电子有限公司 一种用于双重图形化工艺流程的侧墙形成方法
US9786503B2 (en) * 2015-04-08 2017-10-10 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning schemes without using hard masks
US9595452B2 (en) 2015-05-27 2017-03-14 Lam Research Corporation Residue free oxide etch
EP3101682A1 (en) * 2015-06-03 2016-12-07 IMEC vzw Method for providing a patterned target layer in a semiconductor structure
US10290553B2 (en) * 2015-06-24 2019-05-14 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
WO2017136306A1 (en) * 2016-02-01 2017-08-10 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
JP6692202B2 (ja) * 2016-04-08 2020-05-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
CN112216703A (zh) * 2020-10-10 2021-01-12 长江存储科技有限责任公司 半导体结构的制作方法和半导体结构
JP2022150973A (ja) * 2021-03-26 2022-10-07 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20230168652A (ko) * 2022-06-07 2023-12-15 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
US6821713B1 (en) * 2002-02-27 2004-11-23 Advanced Micro Devices, Inc. Method for lateral trimming of spacers
US7135419B2 (en) * 2002-09-16 2006-11-14 Intel Corporation Line edge roughness reduction
US7877161B2 (en) * 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
WO2004088729A1 (en) * 2003-03-26 2004-10-14 Tokyo Electron Limited Chemical processing system and method
US7001675B2 (en) 2003-06-04 2006-02-21 Winsky Technology Ltd. Method of forming a nanocomposite coating
JP4171380B2 (ja) * 2003-09-05 2008-10-22 株式会社日立ハイテクノロジーズ エッチング装置およびエッチング方法
US7030008B2 (en) * 2003-09-12 2006-04-18 International Business Machines Corporation Techniques for patterning features in semiconductor devices
US6838347B1 (en) * 2003-09-23 2005-01-04 International Business Machines Corporation Method for reducing line edge roughness of oxide material using chemical oxide removal
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
US7431966B2 (en) * 2003-12-09 2008-10-07 Micron Technology, Inc. Atomic layer deposition method of depositing an oxide on a substrate
US20050218114A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7585614B2 (en) * 2004-09-20 2009-09-08 International Business Machines Corporation Sub-lithographic imaging techniques and processes
US7087532B2 (en) * 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
JP2006173288A (ja) * 2004-12-15 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
US7510972B2 (en) * 2005-02-14 2009-03-31 Tokyo Electron Limited Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
US20060196527A1 (en) * 2005-02-23 2006-09-07 Tokyo Electron Limited Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7402523B2 (en) * 2005-03-31 2008-07-22 Tokyo Electron Limited Etching method
US20070010906A1 (en) * 2005-07-11 2007-01-11 Tokyo Electron Limited Apparatus and system for monitoring a substrate processing, program for monitoring the processing and storage medium storing same
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
US7899637B2 (en) * 2007-06-13 2011-03-01 Tokyo Electron Limited Method and apparatus for creating a gate optimization evaluation library

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160047592A (ko) * 2011-09-08 2016-05-02 시놉시스, 인크. 감소된 에지 곡률을 갖는 피쳐들을 구비한 집적 회로 디바이스들을 제조하는 방법
US9520289B2 (en) 2014-02-25 2016-12-13 Samsung Electronics Co., Ltd. Methods of forming a pattern of a semiconductor device

Also Published As

Publication number Publication date
EP2179439A1 (en) 2010-04-28
CN101960560A (zh) 2011-01-26
WO2009009418A1 (en) 2009-01-15
US20090017627A1 (en) 2009-01-15
US20120015520A1 (en) 2012-01-19
TW200924059A (en) 2009-06-01
TWI380367B (en) 2012-12-21
CN101960560B (zh) 2012-07-18
JP2010533378A (ja) 2010-10-21
US8026180B2 (en) 2011-09-27
US8513135B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
KR20100039886A (ko) 산화물 스페이서의 평활화 방법
US10468251B2 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10658181B2 (en) Method of spacer-defined direct patterning in semiconductor fabrication
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US8252194B2 (en) Methods of removing silicon oxide
US6911399B2 (en) Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
US8703570B2 (en) Methods of fabricating substrates
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20040018738A1 (en) Method for fabricating a notch gate structure of a field effect transistor
US20040209468A1 (en) Method for fabricating a gate structure of a field effect transistor
JP2005045053A (ja) 半導体装置の製造方法
CN117219506B (zh) 一种消除刻蚀负载效应的方法
KR100983724B1 (ko) 반도체 소자의 형성 방법
KR100731115B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR101692119B1 (ko) 개선된 에칭 공정
KR100248344B1 (ko) 반도체 소자의 제조방법
KR100312985B1 (ko) 반도체소자제조방법
KR20090044878A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application