CN101960560A - 使氧化物间隔物平滑的方法 - Google Patents

使氧化物间隔物平滑的方法 Download PDF

Info

Publication number
CN101960560A
CN101960560A CN200880102876XA CN200880102876A CN101960560A CN 101960560 A CN101960560 A CN 101960560A CN 200880102876X A CN200880102876X A CN 200880102876XA CN 200880102876 A CN200880102876 A CN 200880102876A CN 101960560 A CN101960560 A CN 101960560A
Authority
CN
China
Prior art keywords
sept
edge
layer
roughness
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880102876XA
Other languages
English (en)
Other versions
CN101960560B (zh
Inventor
约瑟夫·尼尔·格里利
保罗·摩根
马克·基尔鲍赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101960560A publication Critical patent/CN101960560A/zh
Application granted granted Critical
Publication of CN101960560B publication Critical patent/CN101960560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供用于利用化学氧化物移除(COR)处理技术来降低间隔物及其它特征的线粗糙度的方法。所述方法的实施例可用于通过材料的反应及后续移除来实现间隔物或线减小及/或使沿所述特征的边缘的表面平滑。

Description

使氧化物间隔物平滑的方法
技术领域
本发明的实施例涉及降低间隔物及线特征的线粗糙度的方法。
背景技术
在制造半导体装置中存在使特征大小与尺寸在亚微米级别处减小的持续趋势。例如互连线及触点开口等特征的狭窄宽度/直径及紧密间距要求通过高分辨率的光刻术产生小特征尺寸。当用小宽度或临界尺寸(CD)及紧密间距距离界定线时，由于特征的小尺寸及紧密性而在图案化所述特征过程中出现的变化变成难题。一种此类变化称为“线边缘粗糙度”(LER)，其为在经图案化特征的边界(例如线边缘或侧壁)上的使其看上去凹凸不平而不平滑的不需要边缘及凸块的水平偏差或测量。此外，线理想地为平直的，使得宽度对于所述特征的整个长度为大致相同的(例如，临界尺寸25nm宽的线)。“线宽粗糙度”(LWR)是由于非均匀线边缘沿其长度的峰到谷幅度的变化而引起的线特征的宽度或CD的偏差。
可例如由在后续蚀刻期间转移到下伏材料层或膜中的上覆光致抗蚀剂或硬掩模图案内的对应缺陷造成在经图案化特征中出现例如LWR及LER等线缺陷。随着装置特征的尺寸不断缩小，在图案化期间引入的线缺陷变得更加显著，其通过造成超过允许极限的通道及线尺寸的变化及/或对装置性能及功能造成显著不利效应(包括漏电及短通道效应控制的问题)的不恰当特征上覆或放置控制而影响工艺控制。举例来说，具有70nm或70nm以下的宽度、3nm或3nm以上的峰到谷LWR的线可使后续图案化的特征更改超过可接受公差。
已试图通过消除不合需要的弯曲及例如须晶等突起物来减少基于氧化物的掩模线上的线缺陷。涉及例如HF湿式化学法等湿式蚀刻的处理各向同性地(即，在垂直方向与水平方向上相同地)蚀刻氧化物特征，从而在未消除不需要的弯曲或使线变直的情况下产生对所述特征的总体修整(薄化)。涉及沉积材料(例如，聚合物)以使线特征平滑继而再进行等离子体回蚀以重新调整特征大小的其它处理也降低线的垂直高度或厚度，这在掩模结构中并不合乎需要。
有用的将是提供一种用于消除特征中的线粗糙度缺陷的方法，其克服这些或其它问题。
附图说明
下文中参考下列附图来描述本发明的实施例，所述附图仅用于说明性目的。贯穿下列视图，在所述图式中将使用参考标号，且贯穿若干视图及在描述中将使用相同参考标号来指示相同或相似部分。
图1说明根据本发明实施例的处于初步处理阶段的部分衬底的正视横截面图，其展示形成于所述衬底上的氧化物间隔物。图1A为图1中所描绘的衬底沿线1A-1A所取得的图解俯视平面图，其展示显示线宽粗糙度(LWR)的一对间隔物的纵截面。
图2A到2B为根据本发明实施例的现有技术处理系统的正视横截面图，所述处理系统包括用于执行化学氧化物移除(COR)工艺的设备(图2A)及用于执行后热处理(PHT)工艺的设备(图2B)。
图3A到3B为根据本发明实施例的处于后续处理阶段的图1A中所描绘的间隔物的俯视平面图。
具体实施方式
以下参考图式所作的描述提供根据本发明实施例的装置及方法的说明性实例。所述描述仅用于说明性目的而非用于限制其的目的。
在本申请案的上下文中，术语“半导体衬底”或“半传导衬底”或“半传导晶片片段”或“晶片片段”或“晶片”将理解为意指任何包含半导体材料的构造，其包括(但不限于)例如半导体晶片等块体半传导材料(单独地或以其上包含其它材料的组合件)及半传导材料层(单独地或以包含其它材料的组合件)。术语“衬底”是指包括(但不限于)上文所描述的半传导衬底、晶片片段或晶片的任何支撑结构。
在本发明的实施例中，如图1到3B中所说明，可实施所述方法来降低线边缘粗糙度(LER)且使氧化物材料层中的例如线性开口等特征的表面平滑。
图1说明衬底10(例如，晶片)，其具有由以彼此间隔开且大体平行关系延伸的独立式线或间隔物14的图案所组成的硬掩模，以将线性开口的图案转移到下伏材料层12中，所述下伏材料层12尤其可为(例如)介电抗反射涂层(DARC，富硅氮氧化硅)、非晶碳、氮化硅、多晶硅、结晶硅、金属层。间隔物14(例如，硬掩模)包括氧化硅成分，例如SiOx、ALD SiOx、四乙基原硅酸盐(TEOS)氧化物、DARC(富硅氮氧化硅)等，其在所描述的实施例中为氧化硅(SiOx)。
间隔物14可根据已知方法来形成。举例来说，可通过将间隔物材料的覆层沉积于经图案化临时层(例如，光致抗蚀剂、非晶碳等)的侧壁上且从水平表面移除间隔物材料(例如，通过使用碳氟化合物等离子体的各向异性蚀刻)继而移除所述临时层(例如，使用例如O2等有机剥除工艺)以留下垂直延伸的独立式间隔物来形成所述间隔物。举例来说，可通过原子层沉积、通过化学气相沉积(例如，使用O3及TEOS作为前驱物)等来沉积间隔物材料的覆层。参见例如US 2006/0211260(权恩(Tran)等人)，其揭示内容以引用的方式并入本文中。间隔物14经形成为具有所要宽度或临界尺寸(CD)，例如约25到50nm，且在一些实施例中为约10到20nm。因为间隔物14形成于经图案化光致抗蚀剂的侧壁上，所以ALD氧化物沉积工艺的保形性质导致存在于经图案化光致抗蚀剂中的LWR转移到氧化物间隔物14。
如图1A中所展示，氧化物间隔物14沿间隔物的长度呈现表示为CD1-4的“线宽粗糙度”(LWR)或临界尺寸(宽度)偏差，这归因于不均匀且呈波状的边缘16的轮廓沿垂直表面或侧壁20具有峰18a(凸起或抬高的表面特征)与谷18b(凹入或内陷的表面特征)及可变的峰到谷(或凸起到凹入)LWR幅度22。
在本发明的实施例中，应用利用介于气相蚀刻与湿式蚀刻之间的氟化物处理技术的方法以通过降低或消除沿具有约5nm或5nm以下或约0.1到5nm或至多约2nm的峰到谷LWR幅度(或厚度)的边缘16的峰18a来降低氧化物间隔物14的线边缘16的线宽粗糙度(LWR)。本发明的实施例通过使沿间隔物14的边缘及侧壁的材料反应且随后将其移除而实现间隔物(线)减小及/或使间隔物的垂直及水平表面平滑。
在第一步骤中通过执行化学氧化物移除(COR)工艺来处理氧化物间隔物14，继而进行例如后热处理(PHT)工艺等处理以移除所形成的反应副产物材料。图2A到2B说明用于执行COR处理与PHT处理的现有技术系统。所述系统描述于(例如)US2006/0219660及US 2006/0196527(西村(Nishimura)等人)、US 2005/0218114(越(Yue)等人)及US 2007/0010906(阿贝(Abe))(日本东京电子有限公司(TEL)(Tokyo ElectronLimited(TEL)，Japan))中，其揭示内容以引用的方式并入本文中。
如图2A中所展示，可将带有氧化物间隔物14的衬底10放置于第一处理系统24中，以执行化学氧化物移除(COR)处理，所述处理为不从处理气体中产生等离子体的干式蚀刻工艺。在根据本发明的COR工艺的实施例中，在受控温度及反应气体的分压力下将氧化物间隔物14暴露于氟化铵化学物中历时固定时间周期以使其进行化学反应且使部分氧化物间隔物材料14转化为热可分解材料(例如，(NH4)2SiF6)。可实施所述方法以实现从经界定特征中受控地移除小规模构形(相对于成块地修整氧化物层来说)，例如以降低或消除间隔物14的峰18a以重塑边缘16的轮廓且使其变平直。
如所说明，COR处理系统24可包括真空处理室26、具有用于所述衬底10的支撑件(例如，晶片夹盘)的安装台28、用于处理气体的气体供应管线30a、30b、具有用以控制气体温度的加热元件(未图示)及多个用于将处理气体引入处理室26的开口34的气体分配器32(例如，喷淋头)、气体排放端口36以及用于循环冷却剂以使衬底维持在所要温度的冷却通道38。
在所述方法的实施例中，处理气体为氨(NH3)气体与氟化氢(HF)气体的气体混合物，其任选地具有例如氩(Ar)等惰性载气。当实行COR处理时，向单独缓冲室内供应NH3气体与HF气体且经由开口34将气体扩散进入处理室26(图2A)。可将室26加热到提供约25℃到80℃的壁表面温度的温度以防止副产物附着在室壁上。
如图3A中所描绘，NH3/HF气体混合物与氧化物间隔物14反应以使氧化物材料的沿侧壁20(及顶部表面)的若干部分转化成热可分解化合物六氟硅酸铵((NH4)2SiF6)层40。应用所述气体混合物使得铵基自由基或物种(NH4F自由基)通过先前所形成的(NH4)2SiF6层扩散到下伏氧化物材料，其中蚀刻氧化物层的额外厚度且使其转化为(NH4)2SiF6。不同于其它基于氟的策略，所述蚀刻机制是通过扩散到氧化物材料中来驱动的，因而使得其为扩散限制的(自限制性)且可控制的。增厚的(NH4)2SiF6层40充当扩散阻挡层以逐渐阻断且降低铵物种的扩散，从而使反应速率减慢且最终使工艺结束。接着将气体抽出室外。
因为COR工艺为扩散限制的，所以与平面表面相比，沿氧化物间隔物14的侧壁20(边缘16)的较多暴露的凸起区域(峰)18a比较少暴露的凹入区域(谷)18b的蚀刻通常更快(且程度更大)，从而使得在固定时间周期内在峰18a中形成较大厚度的副产物层40。较高表面区域(“峰”)比“谷”具有更高或加速的蚀刻速率使得有效移除沿间隔物14的侧壁20(边缘16)的包括“须晶”的凸起或突出的氧化物材料(峰18a)。
COR处理可执行一段设定时间以对在间隔物14的表面上及沿其边缘16与侧壁20的所有或部分峰18a及/或其它特征进行化学转化(蚀刻)，且可终止所述处理。接着可将衬底10转移到PHT加热室，在其中处理且释放反应副产物((NH4)2SiF6)层40。可例如使用原子力显微镜(AFM)、穿透式电子显微镜(TEM)及扫描式电子显微镜(SEM)来检查开口的边缘及侧壁上的表面特征。
可例如通过改变反应气体(例如，NH3、HF)的气体流速、处理室中的气体压力、衬底温度及/或COR反应的处理时间来控制在COR处理期间转化的氧化物材料(例如，峰18a)的量。
举例来说，在根据本发明的实施例中，可在一定工艺条件下进行COR工艺以引起具有约5nm或5nm以下(例如，约0.1到5nm)或至多约2或3nm的厚度或幅度22的特征(例如，峰18a)发生反应且转化，所述工艺条件包括：每一气体物种(NH3、HF)的气体流速为约30到50sccm，例如约35到45sccm或约40sccm；载气(例如，氩)的气体流速为约30到40sccm，例如约35sccm；NH3∶HF流速(sccm)比为约2∶1到约1∶2，例如约1∶1；HF的分压力(pp)为约5到10毫托，例如约7毫托；HF蒸气温度为约20到70℃，例如约25到45℃；处理室26内的气体压力为约10到30毫托，例如约15到25毫托或约20毫托；室顶/壁的温度为约60到80℃；平台(衬底)温度为约25到45℃，例如约40℃；以及处理时间为约30秒到约5分钟，例如约90到120秒。可如此进行COR工艺以实现受控地减少包括“须晶”及其它从氧化物层表面突出的特征的相对较小的峰18a(例如，约0.1到5nm厚或约0.1到2nm厚)。
在执行COR工艺之后，接着将衬底10加热以移除已形成的反应产物((NH4)2SiF6)层40，从而使下伏未反应的氧化物层14暴露。在一些实施例中，如图2B中所说明，将衬底10运送到处理系统42中以执行后热(热学)处理(PHT)以挥发且移除反应产物层40。在其它实施例中，可将衬底10运送到例如水冲洗系统等衬底冲洗系统(未图示)中。
在所说明的现有技术系统中，PHT处理设备42可包括处理室44、具有经配置以加热已经受COR工艺的衬底10的加热元件48的安装台46及气体排放出口50。转移系统(未图示)可连接COR处理系统24与PHT处理系统42以用于在处理系统之间转移衬底。
将衬底10加热以便对副产物((NH4)2SiF6)层40进行解吸和热分解(例如，挥发)。可将衬底10(例如，晶片)在通常约60到180秒范围内的时间周期中且在约500毫托到约1托的气体压力下加热到约80到200℃(例如，约150℃)的温度。可通过使不反应的气体(例如，N2等等)流动穿过室44来使挥发性气体成分(例如，H2O、NH3、SiF4、HF、N2、H2)经由排放出口50排尽。
如图3B中所展示，热处理移除副产物((NH4)2SiF6)层40以降低或消除沿间隔物14的侧壁20的峰18a，从而形成平滑的边缘(现为16′)及侧壁(现为20′)。根据本发明的实施例，依次执行COR处理及材料移除工艺，且可重复所述工艺以移除沿边缘16′及侧壁20′的表面的峰18a的额外氧化物材料(例如，须晶等)，以便进一步修改且塑造间隔物边缘的轮廓。任选地，在降低间隔物的LER之后，可(例如)使用常规的ALD处理来沉积新氧化物材料以增加宽度(CD)且修改间隔物的外形。
本发明的实施例因而可用于通过侧向平坦化间隔物的侧壁以使峰到谷LWR幅度降低到所要边缘轮廓使得临界尺寸(CD)测量沿间隔物长度更加一致来降低或消除氧化物间隔物硬掩模的线宽粗糙度(LWR)及/或线边缘粗糙度(LER)，且实现更平滑的边缘及侧壁表面。所述方法可用于产生沿间隔物长度具有更加均匀且一致的宽度的掩模间隔物(线)，以降低掩模间隔物与随后蚀刻的特征两者的临界尺寸(CD)不均衡。
尽管在本文中已对特定实施例进行说明及描述，但所属领域的技术人员将了解，经计划以实现相同目的的任何布置可用以替代所展示的特定实施例。本申请案既定涵盖任何根据所描述的本发明的原则操作的调适或变化。因此，希望本发明仅受权利要求书及其等效物限制。在本申请案中所引用的专利、参考案及公开案的揭示内容均以引用的方式并入本文中。

Claims (17)

1.一种降低硬掩模的以彼此间隔开且大体平行关系延伸的间隔物的边缘的线宽粗糙度(LWR)的方法，所述方法包含：
执行化学氧化物移除以使所述间隔物的沿所述边缘的一部分转化为可分解化合物的层；及
处理所述可分解化合物的所述层以从所述间隔物的所述边缘移除所述层；
其中所述间隔物的所述边缘的所述线宽粗糙度(LWR)得以降低。
2.根据权利要求1所述的方法，其中所述间隔物的临界尺寸沿所述间隔物的长度为大致相同的。
3.一种降低硬掩模的以彼此间隔开且大体平行关系延伸的间隔物的边缘的线粗糙度的方法，所述间隔物的所述边缘具有凸起及凹入部分，所述方法包含：
执行化学氧化物移除以使沿所述间隔物的所述边缘的所述凸起部分转化为可分解材料；及
处理所述可分解材料以从所述间隔物的所述边缘移除所述材料；
其中所述间隔物的所述边缘的所述线粗糙度得以降低。
4.一种降低硬掩模的以彼此间隔开且大体平行关系延伸的间隔物的边缘的线粗糙度的方法，所述间隔物的所述边缘具有凸起及凹入部分，所述方法包含：
将所述间隔物暴露于氨气与氟化氢气体的气体混合物，以使沿所述间隔物的所述边缘的所述凸起部分转化为六氟硅酸铵((NH4)2SiF6)层；及
分解所述六氟硅酸铵层，其中所述间隔物的所述边缘的所述粗糙度得以降低。
5.根据权利要求4所述的方法，其中将所述间隔物暴露于所述气体混合物是在可有效转化所述间隔物的所述凸起部分的约0.1到5nm厚度的工艺条件下进行的，所述工艺条件包含预定的气体流量、气体压力、衬底温度及时间周期。
6.根据权利要求5所述的方法，其中将所述间隔物暴露于所述气体混合物是在可有效转化所述间隔物的所述凸起部分的约0.1到2nm厚度的工艺条件下进行的。
7.根据权利要求4所述的方法，其中所述氨气及氟化氢气体中的每一者的所述气体流量为约30到50sccm，所述气体压力为约10到30毫托，所述衬底温度为约25到45℃，且所述时间周期为约30到120秒。
8.根据权利要求4所述的方法，其中所述间隔物包含选自由氧化硅、四乙基原硅酸盐(TEOS)氧化物及富硅氮氧化硅组成的群组的材料。
9.根据权利要求4所述的方法，其中分解所述六氟硅酸铵层包含热分解所述层。
10.根据权利要求4所述的方法，其中分解所述六氟硅酸铵层包含将所述层暴露于水。
11.一种降低硬掩模的以彼此间隔开且大体平行关系延伸的间隔物的边缘的线宽粗糙度(LWR)的方法，所述方法包含：
执行化学氧化物移除以使所述间隔物的沿所述边缘的凸起部分的约0.1到5nm厚度转化为可分解化合物层，所述间隔物包含选自由氧化硅、四乙基原硅酸盐(TEOS)氧化物及富硅氮氧化硅组成的群组的氧化物材料；及
移除所述可分解化合物层以降低所述间隔物的所述边缘的所述线宽粗糙度(LWR)。
12.根据权利要求11所述的方法，其中转化且移除所述间隔物的小于约2nm厚度。
13.一种降低硬掩模的以彼此间隔开且大体平行关系延伸的间隔物的边缘的线宽粗糙度(LWR)的方法，所述方法包含：
执行化学氧化物移除以使所述间隔物的沿所述边缘的凸起部分的约0.1到5nm厚度转化为可分解化合物的层，所述间隔物包含选自由氧化硅、四乙基原硅酸盐(TEOS)氧化物及富硅氮氧化硅组成的群组的氧化物材料；
移除所述可分解化合物的所述层以降低所述间隔物的所述边缘的所述线宽粗糙度(LWR)；及
使氧化物沉积于所述间隔物上以修改所述间隔物的形状。
14.根据权利要求13所述的方法，其中通过原子层沉积来沉积所述氧化物。
15.根据权利要求13所述的方法，其中增加所述间隔物的宽度。
16.一种降低硬掩模的以彼此间隔开且大体平行关系延伸的间隔物的线宽粗糙度(LWR)的方法，所述间隔物具有包含凸起区域与凹入区域及初始凸起到凹入区域LWR幅度的边缘轮廓，所述方法包含：
执行化学氧化物移除以使所述间隔物的沿所述边缘的一部分转化为可分解化合物的层；及
处理所述可分解化合物的所述层以从所述间隔物的所述边缘移除所述层；
其中所述间隔物的所述边缘轮廓的所述凸起到凹入区域LWR幅度得以降低。
17.一种降低硬掩模的以彼此间隔开且大体平行关系延伸的间隔物的边缘的线粗糙度的方法，所述间隔物沿所述间隔物的长度具有可变临界尺寸，所述方法包含：
将所述间隔物暴露于氨气与氟化氢气体的气体混合物，以使沿所述间隔物的所述边缘的凸起部分转化为六氟硅酸铵((NH4)2SiF6)层；及
分解所述六氟硅酸铵层，其中所述间隔物的所述边缘的所述粗糙度得以降低且所述间隔物的所述临界尺寸沿所述间隔物的所述长度为大致相同的。
CN200880102876XA 2007-07-12 2008-07-03 使氧化物间隔物平滑的方法 Active CN101960560B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/777,005 2007-07-12
US11/777,005 US8026180B2 (en) 2007-07-12 2007-07-12 Methods of modifying oxide spacers
PCT/US2008/069148 WO2009009418A1 (en) 2007-07-12 2008-07-03 Methods of smoothing oxide spacer

Publications (2)

Publication Number Publication Date
CN101960560A true CN101960560A (zh) 2011-01-26
CN101960560B CN101960560B (zh) 2012-07-18

Family

ID=39768753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880102876XA Active CN101960560B (zh) 2007-07-12 2008-07-03 使氧化物间隔物平滑的方法

Country Status (7)

Country Link
US (2) US8026180B2 (zh)
EP (1) EP2179439A1 (zh)
JP (1) JP2010533378A (zh)
KR (1) KR20100039886A (zh)
CN (1) CN101960560B (zh)
TW (1) TWI380367B (zh)
WO (1) WO2009009418A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064471A (zh) * 2014-05-21 2014-09-24 上海华力微电子有限公司 一种用于双重图形化工艺流程的侧墙形成方法
CN112216703A (zh) * 2020-10-10 2021-01-12 长江存储科技有限责任公司 半导体结构的制作方法和半导体结构

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
JP2011249403A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体装置及びその製造方法
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) * 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
JP6110848B2 (ja) * 2012-05-23 2017-04-05 東京エレクトロン株式会社 ガス処理方法
US9105587B2 (en) 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
US9449039B2 (en) 2012-11-26 2016-09-20 Amazon Technologies, Inc. Automatic repair of corrupted blocks in a database
US9406331B1 (en) * 2013-06-17 2016-08-02 Western Digital (Fremont), Llc Method for making ultra-narrow read sensor and read transducer device resulting therefrom
KR102233577B1 (ko) 2014-02-25 2021-03-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9786503B2 (en) * 2015-04-08 2017-10-10 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning schemes without using hard masks
US9595452B2 (en) 2015-05-27 2017-03-14 Lam Research Corporation Residue free oxide etch
EP3101682A1 (en) * 2015-06-03 2016-12-07 IMEC vzw Method for providing a patterned target layer in a semiconductor structure
US10290553B2 (en) * 2015-06-24 2019-05-14 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
CN108701612B (zh) * 2016-02-01 2023-05-16 东京毅力科创株式会社 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法
JP6692202B2 (ja) * 2016-04-08 2020-05-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
JP2022150973A (ja) * 2021-03-26 2022-10-07 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20230168652A (ko) * 2022-06-07 2023-12-15 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
US6821713B1 (en) 2002-02-27 2004-11-23 Advanced Micro Devices, Inc. Method for lateral trimming of spacers
US7135419B2 (en) 2002-09-16 2006-11-14 Intel Corporation Line edge roughness reduction
US7877161B2 (en) * 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
WO2004088729A1 (en) 2003-03-26 2004-10-14 Tokyo Electron Limited Chemical processing system and method
US7001675B2 (en) 2003-06-04 2006-02-21 Winsky Technology Ltd. Method of forming a nanocomposite coating
JP4171380B2 (ja) * 2003-09-05 2008-10-22 株式会社日立ハイテクノロジーズ エッチング装置およびエッチング方法
US7030008B2 (en) * 2003-09-12 2006-04-18 International Business Machines Corporation Techniques for patterning features in semiconductor devices
US6838347B1 (en) * 2003-09-23 2005-01-04 International Business Machines Corporation Method for reducing line edge roughness of oxide material using chemical oxide removal
US6949460B2 (en) 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
US7431966B2 (en) * 2003-12-09 2008-10-07 Micron Technology, Inc. Atomic layer deposition method of depositing an oxide on a substrate
US20050218114A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7151040B2 (en) 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7271106B2 (en) 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7585614B2 (en) * 2004-09-20 2009-09-08 International Business Machines Corporation Sub-lithographic imaging techniques and processes
US7087532B2 (en) * 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
JP2006173288A (ja) * 2004-12-15 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
US7510972B2 (en) 2005-02-14 2009-03-31 Tokyo Electron Limited Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
US20060196527A1 (en) 2005-02-23 2006-09-07 Tokyo Electron Limited Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7402523B2 (en) 2005-03-31 2008-07-22 Tokyo Electron Limited Etching method
US20070010906A1 (en) 2005-07-11 2007-01-11 Tokyo Electron Limited Apparatus and system for monitoring a substrate processing, program for monitoring the processing and storage medium storing same
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7786016B2 (en) 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
US7899637B2 (en) * 2007-06-13 2011-03-01 Tokyo Electron Limited Method and apparatus for creating a gate optimization evaluation library

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064471A (zh) * 2014-05-21 2014-09-24 上海华力微电子有限公司 一种用于双重图形化工艺流程的侧墙形成方法
CN112216703A (zh) * 2020-10-10 2021-01-12 长江存储科技有限责任公司 半导体结构的制作方法和半导体结构

Also Published As

Publication number Publication date
TWI380367B (en) 2012-12-21
TW200924059A (en) 2009-06-01
US8513135B2 (en) 2013-08-20
KR20100039886A (ko) 2010-04-16
US20120015520A1 (en) 2012-01-19
US8026180B2 (en) 2011-09-27
CN101960560B (zh) 2012-07-18
US20090017627A1 (en) 2009-01-15
JP2010533378A (ja) 2010-10-21
WO2009009418A1 (en) 2009-01-15
EP2179439A1 (en) 2010-04-28

Similar Documents

Publication Publication Date Title
CN101960560B (zh) 使氧化物间隔物平滑的方法
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
KR102627546B1 (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
TWI492298B (zh) 雙重圖案化蝕刻製程
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20040018738A1 (en) Method for fabricating a notch gate structure of a field effect transistor
US20040072446A1 (en) Method for fabricating an ultra shallow junction of a field effect transistor
US20160372334A1 (en) SiARC REMOVAL WITH PLASMA ETCH AND FLUORINATED WET CHEMICAL SOLUTION COMBINATION
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
CN104658892A (zh) 用于集成电路图案化的方法
US20050233487A1 (en) Method of fabricating quantum features
TW201517122A (zh) 將用於離子植入製程之硬光罩層圖案化的方法
JP2005045053A (ja) 半導体装置の製造方法
US6849531B1 (en) Phosphoric acid free process for polysilicon gate definition
US10957550B2 (en) Semiconductor structure and formation method thereof
CN114388352A (zh) 半导体结构及其形成方法
KR101046747B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
US11094531B2 (en) Semiconductor structure and method for forming the same
KR100248344B1 (ko) 반도체 소자의 제조방법
KR20090077581A (ko) 반도체 소자의 미세패턴 형성방법
KR20090044878A (ko) 반도체 소자의 미세패턴 형성방법
KR20060010920A (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant