JP2022150973A - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP2022150973A
JP2022150973A JP2021053825A JP2021053825A JP2022150973A JP 2022150973 A JP2022150973 A JP 2022150973A JP 2021053825 A JP2021053825 A JP 2021053825A JP 2021053825 A JP2021053825 A JP 2021053825A JP 2022150973 A JP2022150973 A JP 2022150973A
Authority
JP
Japan
Prior art keywords
gas
film
substrate
layer
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021053825A
Other languages
English (en)
Inventor
司 平山
Tsukasa Hirayama
拓 後平
Taku Gohira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021053825A priority Critical patent/JP2022150973A/ja
Priority to KR1020220032827A priority patent/KR20220134444A/ko
Priority to CN202210267097.7A priority patent/CN115132582A/zh
Priority to US17/704,575 priority patent/US20220310361A1/en
Publication of JP2022150973A publication Critical patent/JP2022150973A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Figure 2022150973000001
【課題】エッチングにおける凹部の側壁の形状不良を抑制する技術を提供する。
【解決手段】例示的実施形態に係る基板処理方法は、エッチング対象膜とエッチング対象膜上に設けられ開口を有するマスクとを備える基板を処理する方法である。方法は、（ａ）開口に対応してエッチング対象膜に設けられた凹部の側壁に、第１処理ガスを用いて、窒素原子及び水素原子を含む第１層を形成する工程と、（ｂ）（ａ）の後、ハロゲン含有ガスを含む第２処理ガスを用いて、第１層を第２層に改質する工程と、（ｃ）（ｂ）の後、第３処理ガスを用いて、凹部をエッチングする工程と、を含む。
【選択図】図３

Description

本開示の例示的実施形態は、基板処理方法及び基板処理装置に関するものである。
特許文献１は、エッチングにより誘電層に凹部を形成する方法を開示する。この方法では、誘電層上にマスクを形成する。次に、マスク上に保護シリコン含有被膜を形成する。次に、マスク及び保護シリコン含有被膜を用いて凹部をエッチングにより形成する。
特開２００８－６０５６６号公報
本開示は、エッチングにおける凹部の側壁の形状不良を抑制する技術を提供する。
一つの例示的実施形態において、基板処理方法が提供される。基板処理方法は、エッチング対象膜と前記エッチング対象膜上に設けられ開口を有するマスクとを備える基板を処理する方法であって、（ａ）前記開口に対応して前記エッチング対象膜に設けられた凹部の側壁に、第１処理ガスを用いて、窒素原子及び水素原子を含む第１層を形成する工程と、（ｂ）前記（ａ）の後、ハロゲン含有ガスを含む第２処理ガスを用いて、前記第１層を第２層に改質する工程と、（ｃ）前記（ｂ）の後、第３処理ガスを用いて、前記凹部をエッチングする工程と、を含む。
一つの例示的実施形態によれば、エッチングにおける凹部の側壁の形状不良を抑制することが可能となる。
図１は、一つの例示的実施形態に係る基板処理装置を概略的に示す図である。 図２は、一つの例示的実施形態に係る基板処理装置を概略的に示す図である。 図３は、一つの例示的実施形態に係る基板処理方法のフローチャートである。 図４は、一例の基板の部分拡大断面図である。 図５は、一つの例示的実施形態に係る基板処理方法の一工程を示す断面図である。 図６は、一つの例示的実施形態に係る基板処理方法の一工程を示す断面図である。 図７は、一つの例示的実施形態に係る基板処理方法の一工程を示す断面図である。 図８は、一つの例示的実施形態に係る基板処理方法を実行することによって得られる一例の基板の部分拡大断面図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、基板処理方法は、エッチング対象膜と前記エッチング対象膜上に設けられ開口を有するマスクとを備える基板を処理する方法であって、（ａ）前記開口に対応して前記エッチング対象膜に設けられた凹部の側壁に、第１処理ガスを用いて、窒素原子及び水素原子を含む第１層を形成する工程と、（ｂ）前記（ａ）の後、ハロゲン含有ガスを含む第２処理ガスを用いて、前記第１層を第２層に改質する工程と、（ｃ）前記（ｂ）の後、第３処理ガスを用いて、前記凹部をエッチングする工程と、を含む。
上記実施形態の方法によれば、（ｃ）において、凹部の側壁に第２層が形成されているので、凹部の側壁のエッチングが抑制される。よって、エッチングにおける凹部の側壁の形状不良を抑制できる。
前記（ａ）では、前記第１処理ガスから生成される第１プラズマを用い、前記（ｃ）では、前記第３処理ガスから生成される第２プラズマを用い、前記（ｂ）では、プラズマを生成することなく、前記ハロゲン含有ガスを含む前記第２処理ガスを用いてもよい。この場合、（ｂ）において、プラズマが生成されないので、プラズマによるマスクのエッチングが抑制される。
上記方法は、前記（ｃ）の後、前記（ａ）と前記（ｂ）と前記（ｃ）とを繰り返す工程を更に含んでもよい。この場合、深い凹部を形成できる。
前記（ｃ）は、前記（ｃ）の後の前記（ａ）と同時に行われてもよい。この場合、凹部をエッチングしながら、凹部の側壁に第１層を形成できる。
前記エッチング対象膜はシリコン含有膜を含んでもよい。この場合、シリコン含有膜に凹部を形成できる。
前記シリコン含有膜は窒素を含有するシリコン含有膜を含み、前記第１処理ガスは水素原子を含んでもよい。
前記シリコン含有膜は窒素を含有しないシリコン含有膜を含み、前記第１処理ガスは水素原子及び窒素原子を含んでもよい。
前記ハロゲン含有ガスは、極性を有するハロゲン化合物を含んでもよい。この場合、第１層に対するハロゲン含有ガスの反応性が高くなる。
前記ハロゲン化合物はハロゲン化水素を含んでもよい。
前記第１層は、アンモニア、又はアミノ基を有する化合物を含んでもよい。
前記第２層は、ハロゲン化アンモニウム又はハロゲン化アミンを含んでもよい。
前記（ｃ）において、前記基板を支持するための基板支持部にバイアス電力が印加されてもよい。この場合、凹部を選択的にエッチングできる。
一つの例示的実施形態において、基板処理装置は、チャンバと、前記チャンバ内において基板を支持するための基板支持部であり、前記基板は、エッチング対象膜と前記エッチング対象膜上に設けられ開口を有するマスクとを備える、基板支持部と、第１処理ガス、第２処理ガス及び第３処理ガスの少なくとも１つを前記チャンバ内に供給するように構成されたガス供給部であり、前記第２処理ガスはハロゲン含有ガスを含む、ガス供給部と、制御部と、を備え、前記制御部は、（ａ）前記開口に対応して前記エッチング対象膜に設けられた凹部の側壁に、前記第１処理ガスを用いて、窒素原子及び水素原子を含む第１層を形成し、（ｂ）前記（ａ）の後、前記第２処理ガスを用いて、前記第１層を第２層に改質し、（ｃ）前記（ｂ）の後、前記第３処理ガスを用いて、前記凹部をエッチングするように、前記ガス供給部を制御するように構成される。
一つの例示的実施形態において、基板処理方法は、エッチング対象膜と前記エッチング対象膜上に設けられ開口を有するマスクとを備える基板を処理する方法であって、（ａ）第１処理ガスに前記基板を晒す工程であり、前記第１処理ガスは、前記開口に対応して前記エッチング対象膜に設けられた凹部の側壁に、窒素原子及び水素原子を含む第１層を形成可能である、工程と、（ｂ）前記（ａ）の後、ハロゲン含有ガスを含む第２処理ガスに前記基板を晒す工程であり、前記第２処理ガスは、前記第１層を第２層に改質可能である、工程と、（ｃ）前記（ｂ）の後、第３処理ガスに前記基板を晒す工程であり、前記第３処理ガスは、前記凹部をエッチング可能である、工程と、を含む。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１及び図２は、一つの例示的実施形態に係る基板処理装置を概略的に示す図である。本実施形態の基板処理装置は、例えばプラズマ処理システムである。
一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。
プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ；ＣａｐａｃｉｔｉｖｅｌｙＣｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ；Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（ＤｉｒｅｃｔＣｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、２００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。
制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、例えばコンピュータ２ａを含んでもよい。コンピュータ２ａは、例えば、処理部（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２ａ１、記憶部２ａ２、及び通信インターフェース２ａ３を含んでもよい。処理部２ａ１は、記憶部２ａ２に格納されたプログラムに基づいて種々の制御動作を行うように構成され得る。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
以下に、プラズマ処理システムの構成例について説明する。
プラズマ処理システムは、容量結合プラズマ処理装置１及び制御部２を含む。容量結合プラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。側壁１０ａは接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０筐体とは電気的に絶縁される。
基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板（ウェハ）Ｗを支持するための中央領域（基板支持面）１１１ａと、リングアセンブリ１１２を支持するための環状領域（リング支持面）１１１ｂとを有する。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。一実施形態において、本体部１１１は、基台及び静電チャックを含む。基台は、導電性部材を含む。基台の導電性部材は下部電極として機能する。静電チャックは、基台の上に配置される。静電チャックの上面は、基板支持面１１１ａを有する。リングアセンブリ１１２は、１又は複数の環状部材を含む。１又は複数の環状部材のうち少なくとも１つはエッジリングである。また、図示は省略するが、基板支持部１１は、静電チャック、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路、又はこれらの組み合わせを含んでもよい。流路には、ブラインやガスのような伝熱流体が流れる。また、基板支持部１１は、基板Ｗの裏面と基板支持面１１１ａとの間に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、導電性部材を含む。シャワーヘッド１３の導電性部材は上部電極として機能する。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。
ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。
電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、ソースＲＦ信号及びバイアスＲＦ信号のような少なくとも１つのＲＦ信号（ＲＦ電力）を、基板支持部１１の導電性部材及び／又はシャワーヘッド１３の導電性部材に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ処理チャンバ１０において１又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスＲＦ信号を基板支持部１１の導電性部材に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。
一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して基板支持部１１の導電性部材及び／又はシャワーヘッド１３の導電性部材に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１３ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、基板支持部１１の導電性部材及び／又はシャワーヘッド１３の導電性部材に供給される。第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して基板支持部１１の導電性部材に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、基板支持部１１の導電性部材に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。
また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、基板支持部１１の導電性部材に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のバイアスＤＣ信号は、基板支持部１１の導電性部材に印加される。一実施形態において、第１のＤＣ信号が、静電チャック内の電極のような他の電極に印加されてもよい。一実施形態において、第２のＤＣ生成部３２ｂは、シャワーヘッド１３の導電性部材に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、シャワーヘッド１３の導電性部材に印加される。種々の実施形態において、第１及び第２のＤＣ信号のうち少なくとも１つがパルス化されてもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。
排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
図３は、一つの例示的実施形態に係る基板処理方法のフローチャートである。図３に示される基板処理方法（以下、「方法ＭＴ１」という）は、上記実施形態の基板処理装置により実行され得る。方法ＭＴ１は、基板Ｗに適用され得る。
図４は、一例の基板の部分拡大断面図である。図４に示されるように、一実施形態において、基板Ｗは、エッチング対象膜ＲＥとマスクＭＫとを備える。マスクＭＫはエッチング対象膜ＲＥ上に設けられる。
エッチング対象膜ＲＥは、凹部Ｒ１を含んでもよい。凹部Ｒ１は、側壁Ｒ１ｓ及び底部Ｒ１ｂを有する。凹部Ｒ１は、開口であってもよい。凹部Ｒ１は例えばホール又はトレンチである。凹部Ｒ１は、後述の工程ＳＴ３と同様に、プラズマ処理装置１を用いたプラズマエッチングにより形成され得る。エッチング対象膜ＲＥは、複数の凹部Ｒ１を含んでもよい。
エッチング対象膜ＲＥは、シリコン含有膜を含んでもよい。シリコン含有膜は、シリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）、シリコン酸化窒化膜（ＳｉＯＮ）、シリコン炭化膜（ＳｉＣ膜）、シリコン炭化窒化膜（ＳｉＣＮ膜）、有機含有シリコン酸化膜（ＳｉＯＣＨ膜）、及びシリコン膜（Ｓｉ膜）のうち、いずれかの単層膜であってよいし、少なくとも２種を含む積層膜であってもよい。シリコン含有膜は、少なくとも２種のシリコン含有膜が交互に配列された多層膜であってもよい。なお、シリコン窒化膜（ＳｉＮ膜）、シリコン酸化窒化膜（ＳｉＯＮ膜）、又はシリコン炭化窒化膜（ＳｉＣＮ膜）は、窒素を含有するシリコン含有膜である。シリコン酸化膜（ＳｉＯ２膜）、シリコン炭化膜（ＳｉＣ膜）、有機含有シリコン酸化膜（ＳｉＯＣＨ膜）、又はシリコン膜（Ｓｉ膜）は、窒素を含有しないシリコン含有膜である。シリコン膜（Ｓｉ膜）は、単結晶シリコン膜、多結晶シリコン膜（Ｐｏｌｙ－Ｓｉ膜）、又は非結晶シリコン膜（α－Ｓｉ膜）であってもよい。
マスクＭＫは、開口ＯＰを有する。開口ＯＰに対応してエッチング対象膜ＲＥに凹部Ｒ１が設けられる。開口ＯＰの幅は、例えば１００ｎｍ以下であり得る。隣り合う開口ＯＰ間の距離は、例えば１００ｎｍ以下であり得る。
マスクＭＫは、有機膜を含んでもよい。有機膜は、ＳＯＣ（Spin On Carbon）膜及びアモルファスカーボン膜の少なくとも一つを含み得る。
以下、方法ＭＴ１について、方法ＭＴ１が上記実施形態の基板処理装置を用いて基板Ｗに適用される場合を例にとって、図３～図８を参照しながら説明する。図５～図７のそれぞれは、一つの例示的実施形態に係る基板処理方法の一工程を示す断面図である。図８は、一つの例示的実施形態に係る基板処理方法を実行することによって得られる一例の基板の部分拡大断面図である。プラズマ処理装置１が用いられる場合には、制御部２によるプラズマ処理装置１の各部の制御により、プラズマ処理装置１において方法ＭＴ１が実行され得る。方法ＭＴ１では、図２に示されるように、プラズマ処理チャンバ１０内に配置された基板支持部１１上の基板Ｗを処理する。方法ＭＴ１により、基板Ｗはエッチングされ得る。
図３に示されるように、方法ＭＴ１は、工程ＳＴ１、工程ＳＴ２、工程ＳＴ３及び工程ＳＴ４を含む。工程ＳＴ１～工程ＳＴ４は、順に実行され得る。工程ＳＴ４は工程ＳＴ３と同時に行われてもよい。工程ＳＴ３は、工程ＳＴ３の後の工程ＳＴ１と同時に行われてもよい。工程ＳＴ１～工程ＳＴ４において、基板Ｗはｉｎ－ｓｉｔｕ（インサイチュ）で処理され得る。工程ＳＴ１～工程ＳＴ４において、基板Ｗを支持するための基板支持部１１の温度は３０℃以下に調整されてもよい。
図５に示されるように、工程ＳＴ１では、例えば第１プラズマＰ１を用いて、基板Ｗの凹部Ｒ１の側壁Ｒ１ｓに第１層Ｆ１を形成する。工程ＳＴ１では、第１プラズマＰ１に基板Ｗを晒してもよい。第１プラズマＰ１は、基板Ｗの凹部Ｒ１の側壁Ｒ１ｓに第１層Ｆ１を形成可能である。第１プラズマＰ１は第１処理ガスから生成される。第１プラズマＰ１は、プラズマ処理装置１のプラズマ生成部１２によって生成され得る。第１処理ガスは、プラズマ処理装置１のガス供給部２０からプラズマ処理チャンバ１０内に供給され得る。
第１処理ガスは、水素原子及び窒素原子の少なくとも１つを含んでもよい。第１処理ガスは、水素含有ガス、窒素含有ガス、酸素含有ガス及びフッ素含有ガスの少なくとも１つを含んでもよい。水素含有ガスは、Ｈ２ガスを含み得る。窒素含有ガスは、Ｎ２ガスを含み得る。水素原子及び窒素原子を含有するガスは、アンモニア（ＮＨ３）ガスを含み得る。酸素含有ガスは、Ｏ２ガス、ＣＯガス、及びＣＯ２ガスの少なくとも１つを含み得る。フッ素含有ガスは、フルオロカーボンガスを含み得る。フルオロカーボンガスは、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、Ｃ３Ｆ８ガス、及びＣＦ４ガスの少なくとも１つを含み得る。第１処理ガスは、ハロゲン化水素を含まなくてもよい。エッチング対象膜ＲＥが例えばシリコン窒化膜など窒素を含有するシリコン含有膜を含む場合、第１処理ガスは水素原子を含んでもよい。この場合、シリコン含有膜中の窒素原子と第１処理ガス中の水素原子とが第１層Ｆ１に含まれる。エッチング対象膜ＲＥが例えばシリコン酸化膜など窒素を含有しないシリコン含有膜を含む場合、第１処理ガスは水素原子及び窒素原子を含んでもよい。この場合、第１処理ガス中の水素原子及び窒素原子が第１層Ｆ１に含まれる。エッチング対象膜ＲＥが水素原子を含む場合、第１処理ガスは水素原子を含まなくてもよい。
第１層Ｆ１は窒素原子及び水素原子を含む。第１層Ｆ１は、アンモニア（ＮＨ３）、又はアミノ基（－ＮＨ２）を有する化合物を含んでもよい。第１層Ｆ１は、例えばアンモニア吸着層である。第１層Ｆ１は、第１プラズマＰ１とエッチング対象膜ＲＥとの相互作用（例えば吸着又は化学反応）の結果として形成される。凹部Ｒ１のアスペクト比によって、第１プラズマＰ１は、凹部Ｒ１の側壁Ｒ１ｓに比べて底部Ｒ１ｂに到達し難いので、第１層Ｆ１は凹部Ｒ１の底部Ｒ１ｂに形成され難い。
なお、アンモニア（ＮＨ３）ガスは反応性が高いため、第１処理ガスにアンモニア（ＮＨ３）ガスを用いた場合、第１プラズマＰ１を用いずとも、基板Ｗの凹部Ｒ１の側壁Ｒ１ｓにアンモニア（ＮＨ３）、又はアミノ基（－ＮＨ２）を有する化合物を含む第１層Ｆ１を形成することが期待できる。
工程ＳＴ１において、後述の工程ＳＴ３と同様に、第１プラズマＰ１を用いて、エッチングにより凹部Ｒ１が形成されてもよい。この場合、凹部Ｒ１の底部Ｒ１ｂがエッチングされるので、第１層Ｆ１が凹部Ｒ１の底部Ｒ１ｂに形成され難くなる。
図６に示されるように、工程ＳＴ２では、例えばプラズマを生成することなく、第２処理ガスＧ２を用いて、第１層Ｆ１を第２層Ｆ２に改質する。工程ＳＴ２では、プラズマを生成することなく、第２処理ガスＧ２に基板Ｗを晒してもよい。第２処理ガスＧ２は第１処理ガスとは異なる。第２処理ガスＧ２は、第１層Ｆ１を第２層Ｆ２に改質可能である。第２処理ガスＧ２は、プラズマ処理装置１のガス供給部２０からプラズマ処理チャンバ１０内に供給され得る。
第２処理ガスＧ２はハロゲン含有ガスを含む。ハロゲン含有ガスは、極性を有するハロゲン化合物を含んでもよい。ハロゲン化合物は、ハロゲン化水素（ＨＸ：ＸはＦ、Ｃｌ、Ｂｒ及びＩのうちいずれか１つ）であってもよいし、ハロゲン化アルキル（ＣｎＨ２ｎ＋１Ｘ：ＸはＦ、Ｃｌ、Ｂｒ及びＩのうちいずれか１つ。ｎは１以上の整数。）であってもよい。ハロゲン化アルキルは、例えば、ＣＨ３Ｂｒ（ブロモメタン）又はＣ２Ｈ５Ｃｌ（クロロエタン）などである。第２処理ガスＧ２はフルオロカーボンガスを含まなくてもよい。
第２層Ｆ２は、ハロゲン含有ガスが第１層Ｆ１と反応することによって形成され得る。第２層Ｆ２は、後述の工程ＳＴ３におけるエッチングに対する保護層として機能し得る。第２層Ｆ２は、第１層Ｆ１を改質することによって形成されるので、凹部Ｒ１の底部Ｒ１ｂに形成され難い。第２層Ｆ２は、ハロゲン化アンモニウム（ＮＨ４Ｘ：ＸはＦ、Ｃｌ、Ｂｒ及びＩのうちいずれか１つ）又はハロゲン化アミン（ＮＨ２Ｘ：ＸはＦ、Ｃｌ、Ｂｒ及びＩのうちいずれか１つ）を含んでもよい。
工程ＳＴ２の後、プラズマ処理チャンバ１０内のパージが行われてもよい。パージガスは、プラズマ処理装置１のガス供給部２０からプラズマ処理チャンバ１０内に供給され得る。
図７に示されるように、工程ＳＴ３では、例えば第２プラズマＰ２を用いて、凹部Ｒ１の底部Ｒ１ｂをエッチングする。工程ＳＴ３では、第２プラズマＰ２に基板Ｗを晒してもよい。第２プラズマＰ２は、凹部Ｒ１の底部Ｒ１ｂをエッチング可能である。第２プラズマＰ２は第３処理ガスから生成される。第２プラズマＰ２は、プラズマ処理装置１のプラズマ生成部１２によって生成され得る。第３処理ガスは、プラズマ処理装置１のガス供給部２０からプラズマ処理チャンバ１０内に供給され得る。第３処理ガスは第２処理ガスＧ２とは異なる。第３処理ガスは、第１処理ガスとは異なってもよいし、第１処理ガスと同じであってもよい。第３処理ガスの例は、第１処理ガスの例と同じである。
工程ＳＴ３において、基板Ｗを支持するための基板支持部１１にバイアス電力が印加されてもよい。バイアス電力は、図２の電源３０により印加され得る。バイアス電力により、凹部Ｒ１の底部Ｒ１ｂのエッチングレートが増大する。
図８に示されるように、工程ＳＴ４では、凹部Ｒ１の深さＤＰが閾値に到達したかを判定してもよい。凹部Ｒ１の深さＤＰは、例えばエンドポイントモニタ等によりモニタされ得る。判定は、基板処理装置の制御部２によって行われ得る。凹部Ｒ１の深さＤＰが閾値に到達している場合、方法ＭＴ１を終了する。凹部Ｒ１の深さＤＰが閾値に到達していない場合、工程ＳＴ１に戻り、工程ＳＴ１～ＳＴ４を繰り返す。工程ＳＴ４では、工程ＳＴ１～工程ＳＴ３の繰り返し回が閾値に到達したかを判定してもよい。このように、方法ＭＴ１は、工程ＳＴ３の後、工程ＳＴ１と工程ＳＴ２と工程ＳＴ３とを繰り返す工程を更に含んでもよい。
工程ＳＴ３が、工程ＳＴ３の後の工程ＳＴ１と同時に行われる場合、第２プラズマＰ２は第１プラズマＰ１を兼ねる。その結果、凹部Ｒ１の底部Ｒ１ｂのエッチング及び第１層Ｆ１の形成は、同時に行われる。
方法ＭＴ１の終了後において、凹部Ｒ１の深さＤＰは３μｍ以上であってもよいし、凹部Ｒ１のアスペクト比（凹部Ｒ１の幅ＷＤに対する深さＤＰ）は３０以上であってもよい。方法ＭＴ１の終了後において、凹部Ｒ１の深さＤＰに対するマスクＭＫの厚さＴＨの比率（ＴＨ／ＤＰ）は、１／５以上であってもよい。
上記実施形態の方法ＭＴ１によれば、工程ＳＴ３において、凹部Ｒ１の側壁Ｒ１ｓに第２層Ｆ２が形成されているので、凹部Ｒ１の側壁Ｒ１ｓのエッチングが抑制される。よって、エッチングにおける凹部Ｒ１の側壁Ｒ１ｓの形状不良（ボーイング）を抑制できる。さらに、工程ＳＴ２において、プラズマが生成されないので、ハロゲン含有ガスが解離しない。そのため、プラズマによるマスクＭＫのエッチングが抑制される。よって、工程ＳＴ２の後においてマスクＭＫの厚さＴＨが小さくなることを抑制できる。
なお、凹部Ｒ１の側壁Ｒ１ｓに形成される第２層Ｆ２によって、凹部Ｒ１の側壁Ｒ１ｓのエッチングが抑制され、凹部Ｒ１の底部Ｒ１ｂがエッチングされるが、エッチングされるのは凹部Ｒ１の底部Ｒ１ｂに限定されない。例えば、図７に示されるように、凹部Ｒ１の底部Ｒ１ｂがエッチングされることによって、第２層Ｆ２が形成されていない凹部Ｒ１の側壁Ｒ１ｓが新たに露出し、露出した凹部Ｒ１の側壁Ｒ１ｓをエッチングしてもよい。また、凹部Ｒ１のアスペクト比が高いと形状不良（ボーイング）が起きやすい箇所である凹部Ｒ１の側壁Ｒ１ｓの上方に第２層Ｆ２が形成され、下方には形成されない場合がある。このような場合、凹部Ｒ１の底部Ｒ１ｂがエッチングされるだけでなく、第２層Ｆ２が形成されていない凹部Ｒ１の側壁Ｒ１ｓをエッチングしてもよい。凹部Ｒ１のアスペクト比が高くなると、凹部Ｒ１の上端から底部Ｒ１ｂに向かって凹部Ｒ１の寸法が小さくなるテーパ形状になりやすいが、凹部Ｒ１の側壁Ｒ１ｓがエッチングされることにより、凹部Ｒ１の底部Ｒ１ｂの寸法を広げることができる。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
以下、方法ＭＴ１の評価のために行った種々の実験について説明する。以下に説明する実験は、本開示を限定するものではない。
（第１実験）
第１実験では、シリコン窒化膜とシリコン窒化膜上のマスクＭＫとを備える基板Ｗを準備した。その後、上記プラズマ処理システムを用いて基板Ｗに対して上記方法ＭＴ１を実行した。まず、工程ＳＴ１を実施した。工程ＳＴ１において、第１処理ガスは、水素ガス、酸素ガス及びフルオロカーボンガスの混合ガスである。工程ＳＴ１では、第１プラズマＰ１を用いて、シリコン窒化膜に凹部Ｒ１を形成すると同時に、凹部Ｒ１の側壁Ｒ１ｓに第１層Ｆ１を形成した。次に、工程ＳＴ２を実施した。工程ＳＴ２において、第２処理ガスは、臭化水素（ＨＢｒ）ガスである。工程ＳＴ２では、臭化水素ガスを第１層Ｆ１と反応させて、第１層Ｆ１を第２層Ｆ２に改質した。次に、工程ＳＴ３を実施した。工程ＳＴ３において、第３処理ガスは、第１処理ガスと同じである。工程ＳＴ３では、凹部Ｒ１の底部Ｒ１ｂをエッチングすると同時に、凹部Ｒ１の側壁Ｒ１ｓに第１層Ｆ１を形成した。すなわち、工程ＳＴ３は、工程ＳＴ３の後の工程ＳＴ１と同時に行われた。工程ＳＴ１～工程ＳＴ３を繰り返し行った。
（第２実験）
第２実験では、第２処理ガスとして、臭化水素ガスに代えてアルゴンガスを用いた。その他の条件は第１実験と同じである。
（実験結果）
第１実験及び第２実験において方法ＭＴ１が実行された基板Ｗの凹部Ｒ１の断面を観察して、図８に示される凹部Ｒ１の幅ＷＤの最大値及びマスクＭＫの厚さＴＨを測定した。凹部Ｒ１の側壁の寸法不良（ボーイング）が抑制されていると、凹部Ｒ１の幅ＷＤの最大値は小さくなる。マスクＭＫのエッチングが抑制されていると、マスクＭＫの厚さＴＨは大きくなる。測定結果を以下に示す。
凹部Ｒ１の幅ＷＤの最大値は、第１実験において１２６ｎｍ、第２実験において１４２ｎｍであった。マスクＭＫの厚さＴＨは、第１実験において８０３ｎｍ、第２実験において７８８ｎｍであった。第１実験では、第２実験と比べて、凹部Ｒ１の幅ＷＤの最大値が小さくなり、マスクＭＫの厚さＴＨも大きくなっている。よって、第１実験では、マスクＭＫのエッチングが抑制され、エッチングにおける凹部Ｒ１の側壁の形状不良も抑制されることが分かった。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
２…制御部、１０…プラズマ処理チャンバ、１１…基板支持部、２０…ガス供給部、Ｆ１…第１層、Ｆ２…第２層、Ｇ２…第２処理ガス、ＭＫ…マスク、ＭＴ１…方法、ＯＰ…開口、Ｒ１…凹部、Ｒ１ｓ…側壁、ＲＥ…エッチング対象膜、Ｗ…基板。

Claims (14)

  1. エッチング対象膜と前記エッチング対象膜上に設けられ開口を有するマスクとを備える基板を処理する方法であって、
    （ａ）前記開口に対応して前記エッチング対象膜に設けられた凹部の側壁に、第１処理ガスを用いて、窒素原子及び水素原子を含む第１層を形成する工程と、
    （ｂ）前記（ａ）の後、ハロゲン含有ガスを含む第２処理ガスを用いて、前記第１層を第２層に改質する工程と、
    （ｃ）前記（ｂ）の後、第３処理ガスを用いて、前記凹部をエッチングする工程と、
    を含む、方法。
  2. 前記（ａ）では、前記第１処理ガスから生成される第１プラズマを用い、
    前記（ｃ）では、前記第３処理ガスから生成される第２プラズマを用い、
    前記（ｂ）では、プラズマを生成することなく、前記ハロゲン含有ガスを含む前記第２処理ガスを用いる、請求項１に記載の方法。
  3. 前記（ｃ）の後、前記（ａ）と前記（ｂ）と前記（ｃ）とを繰り返す工程を更に含む、請求項１又は２に記載の方法。
  4. 前記（ｃ）は、前記（ｃ）の後の前記（ａ）と同時に行われる、請求項３に記載の方法。
  5. 前記エッチング対象膜はシリコン含有膜を含む、請求項１～４のいずれか一項に記載の方法。
  6. 前記シリコン含有膜は窒素を含有するシリコン含有膜を含み、
    前記第１処理ガスは水素原子を含む、請求項５に記載の方法。
  7. 前記シリコン含有膜は窒素を含有しないシリコン含有膜を含み、
    前記第１処理ガスは水素原子及び窒素原子を含む、請求項５又は６に記載の方法。
  8. 前記ハロゲン含有ガスは、極性を有するハロゲン化合物を含む、請求項１～７のいずれか一項に記載の方法。
  9. 前記ハロゲン化合物はハロゲン化水素を含む、請求項８に記載の方法。
  10. 前記第１層は、アンモニア、又はアミノ基を有する化合物を含む、請求項１～９のいずれか一項に記載の方法。
  11. 前記第２層は、ハロゲン化アンモニウム又はハロゲン化アミンを含む、請求項１～１０のいずれか一項に記載の方法。
  12. 前記（ｃ）において、前記基板を支持するための基板支持部にバイアス電力が印加される、請求項１～１１のいずれか一項に記載の方法。
  13. チャンバと、
    前記チャンバ内において基板を支持するための基板支持部であり、前記基板は、エッチング対象膜と前記エッチング対象膜上に設けられ開口を有するマスクとを備える、基板支持部と、
    第１処理ガス、第２処理ガス及び第３処理ガスの少なくとも１つを前記チャンバ内に供給するように構成されたガス供給部であり、前記第２処理ガスはハロゲン含有ガスを含む、ガス供給部と、
    制御部と、
    を備え、
    前記制御部は、
    （ａ）前記開口に対応して前記エッチング対象膜に設けられた凹部の側壁に、前記第１処理ガスを用いて、窒素原子及び水素原子を含む第１層を形成し、
    （ｂ）前記（ａ）の後、前記第２処理ガスを用いて、前記第１層を第２層に改質し、
    （ｃ）前記（ｂ）の後、前記第３処理ガスを用いて、前記凹部をエッチングするように、前記ガス供給部を制御するように構成される、基板処理装置。
  14. エッチング対象膜と前記エッチング対象膜上に設けられ開口を有するマスクとを備える基板を処理する方法であって、
    （ａ）第１処理ガスに前記基板を晒す工程であり、前記第１処理ガスは、前記開口に対応して前記エッチング対象膜に設けられた凹部の側壁に、窒素原子及び水素原子を含む第１層を形成可能である、工程と、
    （ｂ）前記（ａ）の後、ハロゲン含有ガスを含む第２処理ガスに前記基板を晒す工程であり、前記第２処理ガスは、前記第１層を第２層に改質可能である、工程と、
    （ｃ）前記（ｂ）の後、第３処理ガスに前記基板を晒す工程であり、前記第３処理ガスは、前記凹部をエッチング可能である、工程と、
    を含む、方法。

JP2021053825A 2021-03-26 2021-03-26 基板処理方法及び基板処理装置 Pending JP2022150973A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021053825A JP2022150973A (ja) 2021-03-26 2021-03-26 基板処理方法及び基板処理装置
KR1020220032827A KR20220134444A (ko) 2021-03-26 2022-03-16 기판 처리 방법 및 기판 처리 장치
CN202210267097.7A CN115132582A (zh) 2021-03-26 2022-03-17 基板处理方法和基板处理装置
US17/704,575 US20220310361A1 (en) 2021-03-26 2022-03-25 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021053825A JP2022150973A (ja) 2021-03-26 2021-03-26 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2022150973A true JP2022150973A (ja) 2022-10-07

Family

ID=83363597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021053825A Pending JP2022150973A (ja) 2021-03-26 2021-03-26 基板処理方法及び基板処理装置

Country Status (4)

Country Link
US (1) US20220310361A1 (ja)
JP (1) JP2022150973A (ja)
KR (1) KR20220134444A (ja)
CN (1) CN115132582A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG140538A1 (en) 2006-08-22 2008-03-28 Lam Res Corp Method for plasma etching performance enhancement
US8026180B2 (en) * 2007-07-12 2011-09-27 Micron Technology, Inc. Methods of modifying oxide spacers
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
KR20240027863A (ko) * 2018-03-16 2024-03-04 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
US11171011B2 (en) * 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer

Also Published As

Publication number Publication date
KR20220134444A (ko) 2022-10-05
CN115132582A (zh) 2022-09-30
US20220310361A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
US11594418B2 (en) Etching method and etching apparatus
US11501975B2 (en) Substrate processing method and substrate processing apparatus
WO2022244678A1 (ja) 基板処理方法及び基板処理装置
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
US20220319860A1 (en) Etching method and etching processing apparatus
JP2022150973A (ja) 基板処理方法及び基板処理装置
WO2023058582A1 (ja) エッチング方法及びエッチング装置
WO2024062995A1 (ja) 基板処理方法及び基板処理装置
JP2022179327A (ja) 基板処理方法及び基板処理装置
US12033864B2 (en) Substrate processing method and substrate processing apparatus
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
JP2021106228A (ja) エッチング方法及びエッチング装置
WO2024090252A1 (ja) 基板処理方法及び基板処理装置
JP7572123B2 (ja) 基板処理方法及び基板処理装置
WO2024219232A1 (ja) エッチング方法及びプラズマ処理装置
WO2022220224A1 (ja) エッチング方法及びプラズマ処理装置
WO2024043239A1 (ja) エッチング方法及びプラズマ処理装置
US20240213031A1 (en) Etching method and plasma processing apparatus
WO2024214414A1 (ja) エッチング方法及びプラズマ処理装置
JP2024114273A (ja) エッチング方法及びエッチング装置
TW202431406A (zh) 基板處理方法及基板處理裝置
JP2024001464A (ja) エッチング方法及びプラズマ処理装置
JP2022158811A (ja) エッチング方法及びエッチング処理装置
JP2023032693A (ja) エッチング方法及びプラズマエッチング装置
JP2024094240A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240924