KR20090077581A - 반도체 소자의 미세패턴 형성방법 - Google Patents
반도체 소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR20090077581A KR20090077581A KR1020080003611A KR20080003611A KR20090077581A KR 20090077581 A KR20090077581 A KR 20090077581A KR 1020080003611 A KR1020080003611 A KR 1020080003611A KR 20080003611 A KR20080003611 A KR 20080003611A KR 20090077581 A KR20090077581 A KR 20090077581A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- silicate glass
- spacer
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 28
- 125000006850 spacer group Chemical group 0.000 claims abstract description 55
- 239000005368 silicate glass Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 239000011261 inert gas Substances 0.000 claims abstract description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 15
- 239000006227 byproduct Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 13
- 238000007664 blowing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 미세패턴 형성방법이 개시되어 있다. 반도체 소자의 미세패턴 형성방법은, 반도체 기판 상에 반사방지막을 형성하는 단계와, 반사방지막 상에 도전성 불순물을 포함하는 실리케이트 글라스막 패턴을 형성하는 단계와, 실리케이트 글라스막 패턴의 외측면에 스페이서를 형성하는 단계와, 수증기를 포함하는 불화수소 증기 및 불활성 가스를 이용하여 실리케이트 글라스막 패턴을 스페이서로부터 선택적으로 제거하는 단계와, 스페이서를 식각마스크로 이용하여 반사방지막 및 반도체 기판을 패터닝하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 40nm급 이하의 라인 앤드 스페이스(Line and Space; 이하, LS)가 요구되고 있다.
그런데, 현재 개발되어 상용화된 노광 장비의 한계 상 60nm급 이하의 'LS'를 형성하는 것은 매우 어려운 실정이다.
이에, 스페이서를 이용하여 40nm급 이하의 미세 패턴을 형성하는 스페이서 패터닝 기술(Spacer Patterning Technology, 이하, SPT) 공정이 제안되었다. 이때, 상기 스페이서는 폴리실리콘막을 적용한다.
그러나, 상기 폴리실리콘막을 적용한 스페이서를 형성하기 위해 요구되는 산화막의 습식 식각 공정 도중, 상기 산화막과 상기 산화막의 하부 구조로서 사용된 반사방지막간의 식각 선택비의 차이로 인하여 습식 케미컬이 상기 반사방지막 내부로 침투하게 된다.
또한, 상기 습식 케미컬로 인해 상기 반사방지막의 일부가 식각될 뿐만 아니 라 상기 폴리실리콘막을 적용한 스페이서까지 식각해버림으로써, 하부 구조의 손실이 발생하게 된다.
이로 인해, 패턴의 쓰러짐 및 부산물 발생과 같은 소자의 불량 현상이 발생하게 되어, 반도체 소자 특성 및 제조 수율을 크게 떨어뜨리는 요인이 된다.
본 발명은 스페이서를 이용하여 미세 패턴을 형성함에 있어서, 산화막을 제거하기 위한 식각 공정 중 하부 구조가 손실되는 것을 방지할 수 있는 반도체 소자의 미세패턴 형성방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 미세패턴 형성방법은, 반도체 기판 상에 반사방지막을 형성하는 단계와, 상기 반사방지막 상에 도전성 불순물을 포함하는 실리케이트 글라스막 패턴을 형성하는 단계와, 상기 실리케이트 글라스막 패턴의 외측면에 스페이서를 형성하는 단계와, 수증기를 포함하는 불화수소 증기 및 불활성 가스를 이용하여 상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계와, 상기 스페이서를 식각마스크로 이용하여 상기 반사방지막 및 상기 반도체 기판을 패터닝하는 단계를 포함한다.
여기서, 상기 반사방지막을 형성하는 단계 전에, 상기 반도체 기판 상에 하드마스크막을 형성하는 단계를 포함한다.
상기 도전성 불순물은 붕소(B) 또는 인(P)을 포함한다.
상기 반사방지막은 실리콘산질화막(SiON막), 단원자층 증착 공정에 의하여 형성된 실리콘산화막(SiO2막), PE-TEOS막, LP-TEOS막 및 USG막 중 어느 하나를 포함한다.
상기 스페이서는 폴리실리콘막, 단원자층 증착 공정에 의하여 형성된 실리콘산화막(SiO2막), PE-TEOS막, LP-TEOS막 및 USG막 중 어느 하나를 포함한다.
상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계에서, 상기 불활성 가스는 질소(N2)이다.
상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계에서, 상기 반도체 기판의 온도는 20℃∼80℃이다.
상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계에서, 상기 실리케이트 글라스막 패턴 및 상기 반사방지막의 식각 선택비는 1,000:1∼10,000:1이다.
상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계 이후, 상기 스페이서 내에 부착된 부산물을 제거하는 단계를 포함한다.
상기 부산물은 순수(Deionized water)를 이용하여 제거한다.
본 발명은 스페이서를 이용한 미세 패턴을 형성함에 있어서, 도전성 불순물을 포함하는 실리케이트 글라스막 패턴을 제거하기 위해 수증기를 포함하는 불화수소 증기(Vapor HF) 및 불활성 가스를 이용하여 하부 구조의 손실 없이 상기 실리케 이트 글라스막 패턴을 안정적으로 제거해줄 수 있다.
이로 인해, 후속 패턴의 쓰러짐 및 부산물 발생과 같은 소자의 불량 현상이 발생되는 것을 방지할 수 있으며, 그 결과, 반도체 소자 특성 및 제조 수율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1 내지 도 6들은 본 발명의 실시예에 따른 반도체 소자의 세정방법을 설명하기 위한 공정별 단면도들이다.
도 1은 하드마스크막 및 반사방지막이 차례로 형성된 반도체 기판 상에 도전성 불순물을 포함하는 실리케이트 글라스막 패턴을 형성한 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상에는 하드마스크막(102) 및 반사방지막(104)이 차례로 형성된다.
상기 하드마스크막(102)은, 예를 들어, 비정질 카본막을 포함하며, 상기 반사방지막(104)은, 예를 들어, 실리콘산질화막(SiON막), 단원자층 증착 공정에 의하여 형성된 실리콘산화막(SiO2막), PE-TEOS막, LP-TEOS막 및 USG막 중 어느 하나를 포함한다.
상기 반사방지막(104) 상에는 실리케이트 글라스막 패턴(106)이 형성된다. 상기 실리케이트 글라스막 패턴(106)은, 예를 들어, 도전성 불순물을 포함하며, 상 기 도전성 불순물은, 예를 들어, 붕소(B) 또는 인(P)을 포함한다.
자세하게, 상기 실리케이트 글라스막 패턴(106)은, 예를 들어, 붕소 및 인을 포함하는 실리케이트 글라스(Boro phospho silicate glass; 이하 BPSG)막, 붕소를 포함하는 실리케이트 글라스(Boro silicate glass; 이하 BSG)막 및 인을 포함하는 실리케이트 글라스(Phospho silicate glass; 이하 PSG)막 중 어느 하나를 패터닝하여 형성된다.
도 2는 도 1의 실리케이트 글라스막 패턴의 외측면에 스페이서를 형성한 단면도이다.
도 2를 참조하면, 상기 반사방지막(104) 상에 실리케이트 글라스막 패턴(106)이 형성된 후, 상기 반사방지막(104) 상에는 상기 실리케이트 글라스막 패턴(106)을 덮는 스페이서막(도시안됨)이 형성된다.
상기 스페이서막은, 예를 들어, 폴리실리콘막, 단원자층 증착 공정에 의하여 형성된 실리콘산화막(SiO2막), PE-TEOS막, LP-TEOS막 및 USG막 중 어느 하나를 포함한다.
상기 스페이서막은, 예를 들어, 에치백 공정에 의하여 식각되어 상기 실리케이트 글라스막 패턴(106)의 외측면을 덮는 스페이서(108)가 형성된다.
도 3은 도 2의 수증기를 포함하는 불화수소 증기 및 불활성 가스를 이용하여 실리케이트 글라스막 패턴을 선택적으로 제거한 단면도이다.
도 3을 참조하면, 상기 실리케이트 글라스막 패턴(106)의 외측면에 스페이 서(108)가 형성된 후, 상기 실리케이트 글라스막 패턴(106)은, 예를 들어, 수증기를 포함하는 불화수소 증기(Vapor HF) 및 불활성 가스를 이용하여 상기 스페이서(108)로부터 선택적으로 제거된다.
상기 불활성 가스는, 예를 들어, 캐리어(Carrier) 역할을 하는 질소(N2)일 수 있다.
자세하게, 상기 실리케이트 글라스막 패턴(106)은, 예를 들어, 수증기를 포함하는 불화수소 증기(Vapor HF)에 질소(N2) 가스를 블로잉(Blowing)하여 발생되는 보조 식각가스 및 상기 보조 식각가스와 반응하는 주 식각가스인 불화수소(HF)를 이용하여 상기 스페이서(108)로부터 선택적으로 제거된다.
여기서, 상기 보조 식각가스는, 예를 들어, 상기 주 식각가스인 불화수소 가스와 반응하여 상기 실리케이트 글라스막 패턴(106)을 식각하기 위한 수증기(H2O)일 수 있다.
또한, 상기 실리케이트 글라스막 패턴(106)이 제거되어 상기 스페이서(108)는 상기 반사방지막(104)을 노출하는 개구(109)가 형성된다.
한편, 상기 보조 식각가스로서 사용되는 수증기(H2O)는 도전성 불순물을 포함하지 않는 상기 스페이서(108) 및 상기 반사방지막(104)에는 흡착되지 않고, 이로 인해, 상기 스페이서(108) 및 상기 반사방지막(104)은 상기 불화수소(HF) 가스로만으로 식각이 거의 일어나지 않는다.
따라서, 상기 보조 식각가스인 상기 수증기를 상기 스페이서(108)의 실리케 이트 글라스막 패턴(106)에 제공함으로써, 상기 수증기와 흡착되는 도전성 불순물을 갖는 상기 실리케이트 글라스막 패턴(106)을 선택적으로 제거할 수 있다.
상기 실리케이트 글라스막 패턴(106)을 제거하기 위한, 상기 반도체 기판(100)의 온도는, 예를 들어, 약 20℃∼약 80℃일 수 있으며, 상기 실리케이트 글라스막 패턴(106) 및 상기 반사방지막(106)의 식각 선택비는, 예를 들어, 약 1,000:1∼약 10,000:1일 수 있다.
따라서, 상기 반사방지막(104) 및 상기 스페이서(108)의 식각 없이 상기 실리케이트 글라스막 패턴(106)은 상기 스페이서(108)로부터 효과적으로 제거될 수 있다.
실시예에 의하면, 상기 실리케이트 글라스막 패턴(106)을 제거하기 위한 식각 공정 중 상기 반사방지막(106)의 손실을 방지할 수 있을 뿐만 아니라 상기 실리케이트 글라스막 패턴(106)을 효과적으로 제거할 수 있다.
계속해서, 상기 실리케이트 글라스막 패턴(106)을 제거하기 위한 식각 공정 중 상기 스페이서(108) 내에 부착된 부산물(도시안됨)은 상기 스페이서(108) 및 상기 반사방지막(104)으로부터 제거된다. 상기 부산물은, 예를 들어, 순수(Deionized water)를 이용하여 제거된다.
도 4는 도 3의 스페이서를 식각마스크로 이용하여 반사방지막 및 하드마스크막을 패터닝하여 반사방지막 패턴 및 하드마스크 패턴을 형성한 단면도이다.
도 4를 참조하면, 상기 스페이서(108) 및 상기 반사방지막(104)으로부터 상기 부산물이 제거된 후, 상기 하드마스크막(102) 및 상기 반사방지막(104)은 상기 스페이서(108)를 식각마스크로 이용하여 식각되어, 상기 반도체 기판(100) 상에는 하드마스크 패턴(102a) 및 반사방지막 패턴(104a)이 형성된다.
도 5는 도 4의 스페이서를 식각마스크로 이용하여 반도체 기판을 패터닝한 후, 스페이서 및 반사방지막 패턴을 하드마스크막 패턴으로부터 제거한 단면도이다.
도 5를 참조하면, 상기 반도체 기판(100) 상에 하드마스크 패턴(102a) 및 반사방지막 패턴(104a)이 형성된 후, 상기 반도체 기판(100)은 상기 스페이서(108)를 식각마스크로 이용하여 식각되어, 상기 반도체 기판(100) 상에는 미세 패턴(100a)이 형성된다.
그런 다음, 상기 스페이서(108) 및 상기 반사방지막 패턴(104a)은 상기 하드마스크 패턴(102a)으로부터 제거된다.
도 6은 도 5의 하드마스크 패턴을 반도체 기판으로부터 제거한 단면도이다.
도 6을 참조하면, 상기 반도체 기판(100)에 미세 패턴(100a)이 형성된 후, 상기 하드마스크 패턴(102a)은 상기 미세 패턴(100a)으로부터 제거된다.
이와 같이, 본 발명은 수증기를 포함하는 불화수소 증기(Vapor HF)에 질소(N2) 가스를 블로잉(Blowing)하여 발생된 수증기(H2O 가스)를 포함한 불화수소 가스를 이용하여 상기 실리케이트 글라스막 패턴(106)을 하부 구조의 손실 없이 제거할 수 있다.
또한, 하부 구조의 손실 없이 상기 실리케이트 글라스막 패턴(106)을 제거함 으로써, 쓰러짐 현상이 없는 반도체 소자의 미세 패턴을 형성할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1 내지 도 6들은 본 발명의 실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정별 단면도들이다.
도 1은 하드마스크막 및 반사방지막이 차례로 형성된 반도체 기판 상에 도전성 불순물을 포함하는 실리케이트 글라스막 패턴을 형성한 단면도이다.
도 2는 도 1의 실리케이트 글라스막 패턴의 외측면에 스페이서를 형성한 단면도이다.
도 3은 도 2의 수증기를 포함하는 불화수소 증기 및 불활성 가스를 이용하여 실리케이트 글라스막 패턴을 선택적으로 제거한 단면도이다.
도 4는 도 3의 스페이서를 식각마스크로 이용하여 반사방지막 및 하드마스크막을 패터닝하여 반사방지막 패턴 및 하드마스크 패턴을 형성한 단면도이다.
도 5는 도 4의 스페이서를 식각마스크로 이용하여 반도체 기판을 패터닝한 후, 스페이서 및 반사방지막 패턴을 하드마스크막 패턴으로부터 제거한 단면도이다.
도 6은 도 5의 하드마스크 패턴을 반도체 기판으로부터 제거한 단면도이다.
Claims (10)
- 반도체 기판 상에 반사방지막을 형성하는 단계;상기 반사방지막 상에 도전성 불순물을 포함하는 실리케이트 글라스막 패턴을 형성하는 단계;상기 실리케이트 글라스막 패턴의 외측면에 스페이서를 형성하는 단계;수증기를 포함하는 불화수소 증기 및 불활성 가스를 이용하여 상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계; 및상기 스페이서를 식각마스크로 이용하여 상기 반사방지막 및 상기 반도체 기판을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 반사방지막을 형성하는 단계 전에, 상기 반도체 기판 상에 하드마스크막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 도전성 불순물은 붕소(B) 또는 인(P)을 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 반사방지막은 실리콘산질화막(SiON막), 단원자층 증착 공정에 의하여 형성된 실리콘산화막(SiO2막), PE-TEOS막, LP-TEOS막 및 USG막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 스페이서는 폴리실리콘막, 단원자층 증착 공정에 의하여 형성된 실리콘산화막(SiO2막), PE-TEOS막, LP-TEOS막 및 USG막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계에서, 상기 불활성 가스는 질소(N2)인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계에서, 상기 반도체 기판의 온도는 20℃∼80℃인 것을 특징으로 하는 반도체 소 자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계에서, 상기 실리케이트 글라스막 패턴 및 상기 반사방지막의 식각 선택비는 1,000:1∼10,000:1인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 실리케이트 글라스막 패턴을 상기 스페이서로부터 선택적으로 제거하는 단계 이후, 상기 스페이서 내에 부착된 부산물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 9 항에 있어서,상기 부산물은 순수(Deionized water)를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080003611A KR20090077581A (ko) | 2008-01-11 | 2008-01-11 | 반도체 소자의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080003611A KR20090077581A (ko) | 2008-01-11 | 2008-01-11 | 반도체 소자의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090077581A true KR20090077581A (ko) | 2009-07-15 |
Family
ID=41336063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080003611A KR20090077581A (ko) | 2008-01-11 | 2008-01-11 | 반도체 소자의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090077581A (ko) |
-
2008
- 2008-01-11 KR KR1020080003611A patent/KR20090077581A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101305904B1 (ko) | 반도체소자 제조방법 | |
| KR101691717B1 (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
| KR101882049B1 (ko) | 직사각형 프로파일을 갖는 스페이서 및 그 형성 방법 | |
| US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| CN101459116B (zh) | 浅沟槽隔离结构的制造方法 | |
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US20160372334A1 (en) | SiARC REMOVAL WITH PLASMA ETCH AND FLUORINATED WET CHEMICAL SOLUTION COMBINATION | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20100039886A (ko) | 산화물 스페이서의 평활화 방법 | |
| CN107731666B (zh) | 双重图形化的方法 | |
| CN105632885A (zh) | 半导体结构的形成方法 | |
| CN104124203A (zh) | 互连结构的形成方法 | |
| CN104425222B (zh) | 图形化方法 | |
| US20140162453A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20090077581A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN100459075C (zh) | 半导体装置与形成栅极间隔物的方法 | |
| TWI489551B (zh) | 製造具有微小圖案之半導體元件的方法 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR101046747B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20090027431A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR101256797B1 (ko) | 반도체소자 제조방법 | |
| TW201320241A (zh) | 處理基板的系統與方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR20070036300A (ko) | 반도체 소자의 제조방법 | |
| KR20080085287A (ko) | 패턴 형성을 위한 반도체 구조 및 이를 이용한 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |