TWI489551B - 製造具有微小圖案之半導體元件的方法 - Google Patents

製造具有微小圖案之半導體元件的方法 Download PDF

Info

Publication number
TWI489551B
TWI489551B TW101146102A TW101146102A TWI489551B TW I489551 B TWI489551 B TW I489551B TW 101146102 A TW101146102 A TW 101146102A TW 101146102 A TW101146102 A TW 101146102A TW I489551 B TWI489551 B TW I489551B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
substrate
manufacturing
germanium
Prior art date
Application number
TW101146102A
Other languages
English (en)
Other versions
TW201332015A (zh
Inventor
Seong-Soo Kweon
Jung-Min Han
Bong-Soo Kwon
Original Assignee
Tes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110129975A external-priority patent/KR101305904B1/ko
Priority claimed from KR1020120006844A external-priority patent/KR101256797B1/ko
Application filed by Tes Co Ltd filed Critical Tes Co Ltd
Publication of TW201332015A publication Critical patent/TW201332015A/zh
Application granted granted Critical
Publication of TWI489551B publication Critical patent/TWI489551B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

製造具有微小圖案之半導體元件的方法
本發明之示範性實施方式是有關於一種製造半導體元件的方法。具體而言,本發明示範性實施方式是有關於一種製造具有微小圖案之半導體元件的方法,以及可提升蝕刻選擇性之製造半導體元件的方法。
近年來,多數電子元件已採納半導體元件。而且,隨著電子元件的尺寸變小及其效用變高,產生了形成微小圖案的需求。
半導體元件是經由微影方法在晶圓上形成圖案所形成的。詳細而言,在晶圓上形成光阻膜,光阻膜經過曝光及顯影以形成光阻圖案,然後在蝕刻矽層時使用光阻圖案,以形成半導體元件。
然而,因曝光製程中所用的光之波長及光阻劑之故,經由微影製程來形成圖案有其尺寸限制。
由於半導體元件的積集度很高(highly integreated),圖案尺寸縮減至大約10-20 nm以下。在該等級的圖案尺寸中,微 影方法有其限制。
此外,當矽層被蝕刻,可能也會蝕刻用於形成阻隔層或電極層的氧化鈦(TiN)圖案或蝕刻用於形成絕緣層的氧化物層,因而誘發缺陷。
詳細而言,在RF電漿腔室中用氯化氫(HCI)氣體、溴化氫(HBr)氣體等實行的非等向蝕刻法,以及用六氟化硫(SF6)氣體的遠端電漿源(RPS)等實行的等向性蝕刻法,可用以蝕刻矽(Si)。此外,使用硝酸、氫氟酸及醋酸混合溶液的等向蝕刻法,以及使用氫氧化鉀(KOH)溶液的非等向性蝕刻法,可用以蝕刻矽(Si)。
在濕蝕刻製程中,蝕刻選擇性依據氧化層而不同。這是因為氫和碳的濃度對蝕刻率產生影響。大致上,隨著氫濃度提高,濕蝕刻製程中的蝕刻率亦增加。
然而,在氧化矽層的蝕刻製程中,上述方法在非晶矽或多晶矽及氧化矽層或氮化鈦(TiN)圖案之間的蝕刻選擇性不佳,以致於氮化鈦(TiN)圖案可能被蝕刻而誘發缺陷。
因此,本案對氧化矽層之蝕刻製程中,提升非晶矽或多晶矽及氧化矽層或氮化鈦(TiN)圖案之間的蝕刻選擇性進行研究。
因此,本發明是為提供一種製造具有微小圖案之半導體元件的方法,該微小圖案比微影方法可形成的最小圖案更為精細。
此外,本發明是為提供一種可提升蝕刻選擇性之製造半導體元件的方法。
半導體元件製造方法之第一示範性實施方式,包括在基板上形成矽層、在矽層上形成光阻膜、將光阻膜曝光、對曝光後的光阻膜進行顯影、用顯影後的光阻膜作為遮罩在矽層上形成圖案、去除顯影後的光阻膜、形成絕緣層、以及修整形成在矽基板上的圖案。
然而,半導體元件製造方法可進一步包括在形成絕緣層後,去除一部分絕緣層以暴露圖案。
此時,絕緣層可為氧化矽層。此外,在去除一部分絕緣層時,可供給氟化氫氣體(HF)及氨氣體(NH3 )給絕緣層以去除之。
另外,在去除一部分絕緣層時,可去除由絕緣層與氟化氫氣體(HF)及氨氣(NH3 )之間的化學反應所產生的副產物。
此時,可經由使用燈具(lamp)的加熱法去除副產物。
另外,本方法可進一步包括在經由加熱法去除副產物後,傳送基板至冷卻室。
然而,在修整圖案的步驟中,可經由提供三氟化氯氣體(ClF3 )給去除一部分絕緣層的矽基板,以修整圖案。
另外,在供給三氟化氯氣體(ClF3 )之前,可先稀釋三氟化氯氣體(ClF3 );進一步而言,可經由使用氦氣(N2 )而稀釋三氟化氯氣體(ClF3 )。
再者,可在大約1 sccm到大約30 sccm的範圍內供給 三氟化氯氣體(ClF3 )。
另外,修整程序可在大約300 mtorr到大約8 torr的壓力範圍內進行。
再者,去除絕緣層後,可在不破真空的狀態之下,連續進行修整程序。
用以解決另一問題的半導體元件製造方法之第一示範性實施方式,包括在基板上形成氮化鈦(TiN)層、使氮化鈦(TiN)層圖案化、在其上具有圖案化的氮化鈦(TiN)層的基板上形成矽層、以及經由使用三氟化氯(ClF3 )氣體蝕刻矽層,其中蝕刻矽層時,當氮化鈦(TiN)暴露出來時,基板的溫度維持在大約-76℃到大約70℃的範圍內。
此時,在矽層的蝕刻中,當氮化鈦(TiN)未被暴露,基板的溫度維持在大約70℃到大約80℃的範圍內。
另一方面,在蝕刻矽層之前,經由傳送基板至冷卻室,冷卻室可降低基板的溫度。
然而,矽層之形成,可進一步包括去除在形成矽層後自然產生的氧化矽層。
此時,氧化矽層之去除,可包括供給氟化氫氣體(HF)及氨氣(NH3 )給氧化矽層。
另外,氧化矽層之去除,可進一步包括經由燈加熱法去除由氧化矽層與氟化氫氣體(HF)及氨氣(NH3 )之間的化學反應所形成的副產物。
本半導體元件製造方法可提供一種製造具有微小圖案之 半導體元件的方法,該微小圖案比微影方法可形成的最小圖案更為精細。
另外,由於修整製程為氣相反應,矽及氧化層的選擇比可能會增加。
再者,由於以上製程可單獨在各個腔室中處理,可改善晶圓間的一致性。
另外,在去除絕緣層(氧化矽層)後,修整程序可在不打破真空狀態之下持續進行,以使自然形成的氧化層所造成的製程改變減到最小。
依據前述的半導體元件的製造方法,由於氮化鈦(TiN)圖案被蝕刻,非晶矽層或多晶矽層可能被蝕刻,但不會造成任何損害。
另外,在形成矽層後,當自然形成的氧化矽層被去除後,將更容易蝕刻矽層。
101‧‧‧氮化矽層
102‧‧‧矽層
102a‧‧‧部份
102b‧‧‧部份
103‧‧‧光阻膜
103a‧‧‧部份
103b‧‧‧部份
104‧‧‧絕緣膜
G1,G2‧‧‧氣體
M‧‧‧遮罩
S‧‧‧基板
201‧‧‧絕緣層
202‧‧‧氮化鈦(TiN)層
202a‧‧‧阻隔層
203‧‧‧矽層
204‧‧‧氧化矽層
205‧‧‧接觸插塞
CP‧‧‧接觸墊
301‧‧‧氮化鈦圖案
302‧‧‧絕緣層
304‧‧‧氮化矽層
S110、S120、S130、S140、S150、S160、S170、S180、S190、S210、S220、S230、S240、S250‧‧‧步驟
圖1 為依據本發明一實施方式的一種半導體元件製造方法的流程圖。
圖2 為圖1所示之在基板上形成矽層之結果的簡圖。
圖3 為圖1所示之在矽層上形成光阻膜之結果的簡圖。
圖4 為圖1所示之曝光該光阻膜之結果的簡圖。
圖5 為圖1所示之將光阻膜進行顯影之結果的簡圖。
圖6 為圖1所示之在矽層上形成圖案之結果的簡圖。
圖7 為圖1所示之去除光阻膜之結果的簡圖。
圖8 為圖1所示之形成絕緣層之結果的簡圖。
圖9 為圖1所示之去除一部分絕緣層之結果的簡圖。
圖10 為圖1所示之修整圖案之結果的簡圖。
圖11 為呈現多晶矽(poly-Si)及氮化矽(SiN)層與氧化層(oxide)之間蝕刻選擇性的圖表。
圖12 為依據本發明一示範性實施方式的一種半導體元件製造方法的流程圖。
圖13 為圖12所示之形成氮化鈦層之前的基板之第一實例的剖面圖。
圖14 為如圖12所示,在圖13所示的基板上形成氮化鈦層的剖面圖。
圖15 為如圖12所示,使氮化鈦層圖案化後的剖面圖。
圖16 為如圖12所示,形成矽層後的剖面圖。
圖17 為如圖12所示,去除氧化矽層後的剖面圖。
圖18 為蝕刻矽之後的剖面圖。
圖19 為在圖18所示之阻隔層上形成接觸插塞的剖面圖。
圖20 為在矽層的蝕刻中,當基板溫度維持在大約40℃時,非晶矽、多晶矽及氮化鈦之蝕刻特性的掃描式電子顯微鏡(SEM)圖。
圖21 為在矽層的蝕刻中,當基板溫度維持在大約60℃時,非晶矽、多晶矽及氮化鈦之蝕刻特性的掃描式電子顯微鏡(SEM)圖。
圖22 為在矽層的蝕刻中,當基板溫度維持在大約80℃ 時,非晶矽、多晶矽及氮化鈦之蝕刻特性的掃描式電子顯微鏡(SEM)圖。
圖23 為經由使形成於孔洞內下部之氮化鈦層及形成於上部之矽層圖案化,以形成氮化鈦圖案的剖面圖。
圖24 為圖23所示蝕刻矽層後之特徵的剖面圖。
圖25 為經由使形成於孔洞內下部和孔洞內部側邊的氮化鈦層及形成於上部的矽層圖案化,以形成氮化鈦圖案的剖面圖。
圖26 為圖25所示蝕刻矽層後之特徵的剖面圖。
圖27 為經由使形成於孔洞內下部的氮化鈦層和形成於孔洞內部側邊的氮化矽層及形成於上部的矽層圖案化,以形成氮化鈦圖案的剖面圖。
圖28 為圖27所示蝕刻矽層後之特徵的剖面圖。
現在將在下文參看隨附圖式,更全面地描述本發明,隨附圖式中繪示本發明之實施方式。
然而,本發明可用許多不同形式體現,且不應被解釋為限於本文中所陳述的實施方式。
為說明下文中本發明之實施方式,將放大描繪元件或層的厚度及面積,以清楚描述本發明。此外,各元件可具有其他未在本文中描述的元件。
現在將在下文參看隨附圖式,更全面地描述本發明。
製造微小圖案的方法
圖1為依據本發明一實施方式的一種半導體元件製造方 法的流程圖,且圖2至圖8為圖1所示在基板上形成矽層的步驟之結果的簡圖。
請參照圖1及圖2,依據本發明一示範性實施方式,在步驟S110中,在基板S上形成矽層102,基板S上具有在氧氣或氮氣中自然形成的絕緣層101。矽層102可依照半導體元件,由不同矽層所形成,例如結晶矽、微晶矽、以及非晶矽等。
矽層102可形成為具有1微米的厚度,且可用化學氣相沉積法(CVD)形成。此外,矽層102可加入摻雜物,以形成為傳導層。
請參照圖1及圖3,在步驟S120中,可在矽層102上形成可為正型或負型的光阻膜103。光阻膜103例如可形成為6500 Å的厚度。在形成光阻膜103時,可使用噴霧型旋轉塗佈元件,在旋轉基板S的同時,經由噴嘴將光阻劑噴灑至基板上。
請參照圖1及圖4,在步驟S103中,使用具有圖樣的遮罩M,對形成在矽層上之光阻膜103進行曝光。因此,光阻膜103分為被遮罩M的圖樣曝露的曝光部分103a,以及被遮罩M遮蓋的遮蓋部分103b。曝光部分103a已發生化學變化,故該二部分103a及103b有不同的化學特性。
請參照圖1及圖5,在步驟S140中,對曝光後的光阻膜進行顯影,並在步驟S150中,使用顯影後的光阻膜在基板上形成圖案。四氯化碳(CCl4 )及氬(Ar)的混合氣體、四氟化碳(CF4 )及氧(O2 )的混合氣體、三氟氯甲烷(CF3 Cl)氣體、以及氟碳化合物和氯氣化合物的混合氣體等,可用於此程序中。
請參照圖1、圖6及圖7,在步驟S160的剝除程序中, 去除了光阻膜130a。為去除圖6所示的光阻膜的剩餘部分103a,可使用單乙醇胺和二甲基亞碸的混合液體,在大約10℃至大約40℃範圍內的溫度,以少於300秒鐘的時間來進行此程序。之後,可進行清洗。
請參照圖1及圖8,在步驟S170中,形成了絕緣層104,使形成在矽層上的圖案所定義的電子元件相互絕緣。其中,氧化矽(SiO2 )層可能是絕緣層104。遮蓋矽圖案102b的絕緣層(或氧化矽層104)可能會干擾稍後將進行的修整程序。因此,去除遮蓋矽圖案102b的絕緣層104是必要的。
請參照圖1及圖9,在步驟S190中,修整已形成的圖案,以形成微小圖案。為去除圖8的絕緣層104,提供氣體源G1,例如氟化氫(HF)氣體及氨氣(NH3 ),以去除絕緣層104的一部分。
此情況下,反應機制如下:HF+NH3 -->NH4 F
NH4 F+SiO2 -->(NH4 )2 SiF6 (s)+2H2 O(g)↑+4NH3 (g )↑
如上述機制所示,可使基板上的氧化層與氟化銨(NH4 F)反應,以形成六氟矽酸鹽((NH4 )2 SiF6 )的凝結層,且凝結層可經由後期加熱去除。換言之,在去除一部分絕緣層的步驟S180中,可額外去除由氧化層與氟化銨(NH4 F)氣體反應所形成的副產物[(NH4 )2 SiF6 (s)]。舉例而言,可經由使用燈具的加熱法去除副產物[六氟矽酸鹽(NH4 )2 SiF6 (s)]。
此情況下,反應機制如下:(NH4 )2 SiF6 (s)-->2NH3 (g)↑+SiF4 (g)↑+2HF(g)↑
然而,加熱燈具時,基板(或晶圓)的溫度高於大約150℃,因此在修整手續之前冷卻基板是必要的。為此,可將基板(或晶圓)放置在修整程序腔室中大約1-5分鐘,以完成冷卻,惟此方法可能減少產量。因此,較佳是在修整腔室中續行修整程序之前,透過使用冷卻腔室的冷卻方法來冷卻基板。
圖10為圖1所示修整圖案之結果的簡圖。
請參照圖10,進行修整程序以去除圖案的外部,以在部分矽圖案102b上形成精細結構的圖案。
有多種方法可考慮用來蝕刻矽(Si),例如在RF電漿腔室中使用氯化氫(HCI)、溴化氫(HBr)等氣體的非等向蝕刻法,以及使用例如六氟化硫(SF6 )等氣體與遠端電漿源(RPS)的等向性蝕刻法。進一步而言,可採用使用硝酸、氫氟酸及醋酸之化學混合液體的等向性濕蝕刻法,以及使用氫氧化鉀(KOH)的非等向濕蝕刻法。濕蝕刻可能在不同的氧化層之間表現出不同的蝕刻選擇性。這是由於氧化層種類的氫濃度及碳濃度可能影響濕蝕刻的比例。大致上,當氫濃度較高時,濕蝕刻的蝕刻速度變快。因此,我們可考慮控制矽(Si)等向性濕蝕刻時的蝕刻液濃度,以使修整製程時的蝕刻深度減至最小。如果矽的蝕刻程度很大,圖案本身可能也會被蝕刻,造成例如缺陷等問題。
因此,修整程序中的矽蝕刻需為最小程度的矽蝕刻,且需對氧化矽膜104有高度選擇性。然而,在濕蝕刻中,可能無法得到氧化物之間的蝕刻選擇性。
因此,在本示範性實施方式中,是以提供三氟化氯(ClF3 )氣體G2給待去除氧化層的矽層來修整圖案102。例如使用三氟 化氯(ClF3 )氣體等的氣相蝕刻法,不具有濕蝕刻中取決於氫濃度和碳濃度的反應機制,因此能提供對於氧化層種類之高度蝕刻選擇性。
此情況下,反應機制如下:4ClF3 +3Si-->2Cl2 (g)↑+3SiF4 (g)↑
另外,在供給三氟化氯氣體(ClF3 )之前,可先稀釋三氟化氯氣體(ClF3 );換言之,可使用氮氣(N2 )來稀釋三氟化氯氣體(ClF3 )。此時,所提供的三氟化氯氣體(ClF3 )是在大約1 sccm到大約30 sccm的範圍內,且所提供的氮氣(N2 )是在大約100 sccm到大約1000 sccm的範圍內。另外,圖案的修整可在大約300m torr到大約8 torr的壓力範圍中進行。
在此條件下,蝕刻值可能在大約10 Å到大約30 Å之間。
然而,本發明亦可用於蝕刻量高於大約1000 Å到大約10000 Å之多晶矽的高蝕刻量程序中。本方法可用於在氮化矽(SiN)或氧化矽(SiO)上形成多晶矽後,僅蝕刻多晶矽,如圖11中多晶矽與氮化矽(SiN)或氧化矽(SiO)之間的高度選擇性所示。
圖11為多晶矽與氮化矽層或氧化層之間的蝕刻選擇性的結果。然而,三氟化氯氣體(ClF3 )和氮化鈦(TiN)之間的蝕刻選擇性亦為極佳,故當需要極佳多晶矽和氮化鈦(TiN)之間的選擇比例時,可使用之。
此處所採用的條件,為例如大約300 sccm到大約1000 sccm的三氟化氯(ClF3 )、大約100 sccm到大約1000 sccm的 氮氣(N2 )、大約1 torr到大約20 torr的壓力、以及大約25℃到大約150℃的溫度。
由於使用這些氣體的修整程序為氣相反應,可提高矽和氧化層的選擇比例。
此外,上述程序可在單一製程中在各腔室中進行,以改善晶圓之間的一致性。
進一步而言,在去除絕緣層(氧化矽層)後,修整程序可在不打破真空狀態之下進行,以使自然形成的氧化層所帶來的改變減到最小。
可達成高度蝕刻選擇性之製造半導體元件的方法
圖12為依據本發明一示範性實施方式的一種半導體元件製造方法的流程圖。
請參照圖12,依據本發明一實施方式,在步驟S210中,在基板上形成氮化鈦(TiN)層。
然後,在步驟S220中,使氮化鈦(TiN)層圖案化。舉例而言,圖案化的氮化鈦(TiN)層可用以形成接觸孔,該接觸孔是用來連接傳導層上部及傳導層下部或半導體元件之電容器。
然後,在步驟S230中,在具有圖案化之氮化鈦(TiN)的基板上形成矽層。舉例而言,矽層可具有非晶矽或多晶矽。矽層可用以形成開關元件或二極體的主動層。
然後,在步驟S240中,可選擇性地去除自然形成在矽層上的氧化矽層。舉例而言,當矽層暴露在氧氣體中,可能會順帶在矽層上形成氧化矽層,因此必須去除氧化矽層。為此,提供氟化氫氣體(HF)還有氨氣(NH3 )給氧化矽層。
然而,此情況下,氧化矽層與氟化氫氣體(HF)及氨氣(NH3 )可能產生反應,並形成副產物[(NH4 )2 SiF6 (s)]。並且,副產物[(NH4 )2 SiF6 (s)]可經由加熱法去除。舉例而言,可使用燈來加熱副產物[(NH4 )2 SiF6 (s)]。
然後,在步驟S250中,使用三氟化氯(ClF3 )氣體來蝕刻矽層。蝕刻後的矽層可用以形成開關元件或二極體的主動層。然而,在蝕刻矽層的製程中,當氮化鈦(TiN)暴露出來時,基板的溫度維持在大約-76℃到大約70℃的範圍內。舉例而言,若腔室內的真空狀態低於大約-76℃,三氟化氯(ClF3 )氣體可能會液化;若該狀態高於大約70℃,氮化鈦(TiN)圖案可能會被蝕刻。因此,較佳是在蝕刻矽的製程中,保持基板溫度在大約-76℃到大約70℃的範圍內。
為保持基板在大約-76℃到大約70℃的範圍內,可使用基板支撐部來支撐基板。或者,可將基板傳送到冷卻腔室,以在形成矽層之前,降低基板的溫度範圍。此時,在矽層的蝕刻製程中,冷卻腔室可以考慮蝕刻置城中的溫度升高而將基板的溫度保持足夠低的溫度。
因此,在矽蝕刻時,當基板保持在大約-76℃到大約70℃的範圍內,氮化鈦(TiN)圖案不會被蝕刻,因此非晶矽層或多晶矽層可以被蝕刻,且不會造成任何損害。
請參照圖13至圖19,以下將說明本示範性實施方式之半導體元件製造方法。
圖13為圖12所示形成氮化鈦層之前的基板之第一例的剖面圖。
請參照圖13,例如可使接觸墊CP形成在基板S的表面,且可在基板上形成絕緣層201。可形成絕緣層201以隔絕單位元件或將多個層分層。此外,絕緣層201可具有一接觸孔洞,以暴露接觸墊CP。
然而,圖式中基板S的形狀未作限制。換言之,可在基板S和絕緣層201之間形成多個層,亦可在接觸墊CP的下部形成多個層。
圖14為在圖13所示之基板上形成圖12所示之氮化鈦層的剖面圖。
請參照圖14,在圖13的基板S上形成氮化鈦層202。基板S可為具有多個層的基板。舉例而言,氮化鈦層202可經由使用氯化鈦(TiCl4 )和氨氣(NH3 )的熱化學氣相沉積法(CVD)而形成。
詳細而言,例如先預熱基板S,然後使用例如氮氣等沖洗基板S。下一步,經由使用氯化鈦(TiCl4 )和氨氣(NH3 )作為反應氣體,形成氮化鈦層202。然後使用例如氮氣(N2 )等進行沖洗,以釋放未反應氣體,並且注入氨氣(NH3 ),以對殘留在已形成的氮化鈦層202上的Ti-Cl鍵進行氮化。之後,去除可能殘留在氮化鈦層202上的雜質,例如氯(Cl)。
然而,氮化鈦層202可包括氮化鈦基層(未繪示)或一個或多個傳導性覆蓋層(未繪示),以增加電阻率。在此情況下,氮化鈦基層(未繪示)可經由上述方法形成,且傳導性覆蓋層(未繪示)可由原子層沉積法(ALD)形成。
圖15為使圖12所示之氮化鈦層圖案化後的剖面圖。
請參照圖15,使氮化鈦層圖案化,以形成例如阻隔層202a。阻隔層202a可防止形成接觸插塞205的金屬(例如鋁(Al))擴散進入絕緣層,接觸插塞205稍後將在圖19中描述。
然而,可形成電極層(未繪示),以形成電極電容器。
圖16為形成圖12所示之矽層後的剖面圖。
請參閱圖16,在形成有阻隔層202a的基板S的上部形成矽層203。舉例而言,矽層203可由非晶矽或多晶矽形成。可使用一般的化學氣相沉積法(CVD)來形成矽層203。
然而,矽層203可能容易氧化,而在表面上形成氧化矽層(未繪示)。因此,當氧化矽層形成,應去除氧化矽層。因為在製造半導體元件時使用蝕刻矽層的製程,氧化矽層及矽層可具有高度選擇性。換言之,由於矽層容易被蝕刻,但氧化矽層不容易被蝕刻,當氧化矽層形成於矽層之上時,難以使矽層圖案化。
圖17為去除圖12所示之氧化矽化層後的剖面圖。
請參照圖17,可提供氟化氫氣體(HF)G1及氨氣(NH3 )G1給氧化矽層204,以去除氧化矽層204。此程序和圖9中所說明的程序實質上相同,故此處省略該敘述。
圖18為蝕刻矽之後的剖面圖。
請參照圖18,為形成開關元件或二極體的主動層,除了對矽層重要的部份之外,對矽層的其他部分進行蝕刻。
因此,當圖17中的矽層203被蝕刻,在氧化矽層204、氮化鈦圖案202a和矽之間必須要有高度選擇性。
因此,在本示範性實施方式中,對圖17中的矽層204提供三氟化氯(ClF3 )氣體,以蝕刻矽層,該矽層204上已去除 圖17中的矽層203。不像依賴氫濃度和碳濃度的濕蝕刻法,在不具有取決於氫濃度和碳濃度之反應機制的氣相蝕刻的情況下,不論氧化層種類,皆可取得高度選擇性。
4ClF3 +3Si-->2Cl2 (g)↑+3SiF4 (g)↑
此外,在提供三氟化氯(ClF3 )氣體之前,可將三氟化氯(ClF3 )氣體例如用氮氣(N2 )稀釋。舉例而言,可在大約1 sccm到大約3000 sccm的範圍內提供三氟化氯氣體(ClF3 )以進行蝕刻,而氮氣(N2 )是在大約100 sccm到大約3000 sccm的範圍內提供。舉例而言,圖17中,矽層203的蝕刻製程可在大約300m torr到大約20 torr的壓力範圍內進行。
此時,當氮化鈦(TiN)暴露出來時,基板S可維持在大約-76℃到大約70℃的範圍內。舉例而言,在腔室內的真空狀態中,當溫度低於大約-76℃時,三氟化氯(ClF3 )氣體可能會液化;當溫度高於大約70℃時,氮化鈦圖案可能會被蝕刻。因此,在蝕刻矽層的製程中,較佳是將基板維持在大約-76℃到大約70℃的範圍內。
請參照圖20,當基板溫度維持在大約40℃,並進行上述蝕刻程序,可發現蝕刻5000 Å的非晶矽及多晶矽時,氮化鈦層厚度的改變並不多。因此,氮化鈦未被蝕刻。
請參照圖21,當基板溫度維持在大約40℃,並進行上述蝕刻程序,很難發現氮化鈦層顏色(黃色)的改變,且該程序前後氮化鈦層的片電阻幾乎沒有任何不同。
換言之,圖的左半部對應到矽蝕刻製程的即時狀態圖,然後蝕刻製程繼續進行。圖的上半部為該製程前的圖,圖的下半 部為該製程後的圖。
當立即進行矽蝕刻製程時,第一樣本中的片電阻在蝕刻製程之前大約是28.28 Ω/sq,在蝕刻製程後的第一次量測大約是28.49 Ω/sq,在蝕刻製程後的第二次量測大約是29.28 Ω/sq,在蝕刻製程後的第三次量測大約是28.90 Ω/sq。第二樣本的片電阻在蝕刻製程之前大約是25.96 Ω/sq,在蝕刻製程後的第一次量測大約是26.54 Ω/sq,在蝕刻製程後的第二次量測大約是26.57 Ω/sq,在蝕刻製程後的第三次量測大約是29.05 Ω/sq,其間有些微的差距。
當在進行矽蝕刻程序後,進行去除氧化層製程時,第一樣本中的片電阻在蝕刻製程之前大約是29.02 Ω/sq,在蝕刻製程後的第一次量測大約是30.64 Ω/sq,在蝕刻製程後的第二次量測大約是29.35 Ω/sq,在蝕刻製程後的第三次量測大約是31.88 Ω/sq。第二樣本中的片電阻在蝕刻製程之前大約是26.07 Ω/sq,在蝕刻製程後的第一次量測大約是27.60 Ω/sq,在蝕刻製程後的第二次量測大約是27.95 Ω/sq,在蝕刻製程後的第三次量測大約是27.40 Ω/sq,其間有些微的差距。
請參照圖22,當基板溫度維持在大約80℃,並進行上述蝕刻程序,可清楚看到氮化鈦層顏色(黃色)的改變,且該程序前後,氮化鈦層的片電阻的改變較大。
換言之,圖的左半部對應到矽蝕刻製程的即時狀態圖,圖的右半部對應到進行去除氧化層程序後之矽蝕刻製程的狀態圖。圖的上半部為蝕刻製程前的圖,圖的下半部為蝕刻製程後的圖。
當立即進行矽蝕刻製程時,第一樣本中的片電阻在蝕刻製程之前大約是28.97 Ω/sq,在第一次量測中測量不到,在第二次量測大約是36.05 Ω/sq,在第三次量測大約是37.55 Ω/sq。第二樣本在蝕刻製程之前大約是42.70 Ω/sq,在第一次量測中測量不到,在第二次量測大約是53.83 Ω/sq,在第三次量測中測量不到,其間有非常大的改變。
當在進行矽蝕刻製程後,進行去除氧化層的製程時,第一樣本中的片電阻在蝕刻製程之前大約是31.16 Ω/sq,在第一次量測中測量不到,在第二次量測大約是27.09 kΩ/sq,在第三次量測大約是8.544 kΩ/sq。第二樣本在蝕刻製程之前大約是26.44 Ω/sq,之後再也測量不到。
為將基板維持在大約-76℃到大約70℃的範圍內,可在形成矽層之前,使用可支撐基板的基板支撐部,例如基座,可將基板傳送到冷卻腔室,以在形成矽層之前,降低基板的溫度範圍。此時,在矽層的蝕刻製程中,冷卻腔室可考慮到溫升而將基板的溫度保持在夠低的溫度。
因此,在蝕刻矽時,當基板保持在大約-76℃到大約70℃的範圍內,氮化鈦(TiN)圖案不會被蝕刻,因此非晶矽層或多晶矽層可以被蝕刻,而不會造成任何損害。
圖19為在圖18所示之阻隔層上形成接觸插塞的剖面圖。
請參照圖19,在基板S上形成傳導性佳的金屬層(未繪示),該基板S上形成有阻隔層202a,然後在進行圖案化後,形成接觸插塞205。
舉例而言,接觸插塞205可由鋁(Al)形成。
氮化鈦圖案的形狀以圖15說明。可將同樣的製程應用在如圖23、圖25及圖27等不同形狀中。
圖24為圖23所示蝕刻後矽層之特徵的剖面圖。圖25為經由使形成於孔洞內下部及孔洞內部側邊的氮化鈦層及形成於上部的矽層圖案化,以形成氮化鈦圖案的剖面圖。圖26為圖25所示蝕刻後矽層之特徵的剖面圖。圖27為經由使形成於孔洞內下部的氮化鈦層和形成於孔洞內部側邊的氮化矽層及形成於上部的矽層圖案化,以形成氮化鈦圖案的剖面圖。圖28為圖27所示蝕刻後矽層之特徵的剖面圖。
請參照圖23、圖25及圖27,去除自然形成在絕緣層302的孔洞內部之內的氧化矽層(未繪示)。此可經由如上所述,提供氟化氫氣體以及氨氣來進行。之後,在同一腔室中,如圖24、圖26及圖28所示,經由提供三氟化氯(ClF3 )來蝕刻矽層302。
此時,當氮化鈦圖案301如圖23所示只形成在絕緣層302內部孔洞的下部或氮化鈦圖案301形成在絕緣層之內部孔洞的下部時,當氮化矽層304形成在孔洞的內側,在蝕刻程序中暴露氮化鈦圖案301之前,氮化鈦圖案301維持在大約70℃到大約80℃的範圍內;在暴露氮化鈦圖案301後,氮化鈦圖案301維持在如上所述,大約-76℃到大約70℃的範圍內。
然而,若氮化鈦圖案301自蝕刻程序之始即暴露,應將氮化鈦圖案301維持在大約-76℃到大約70℃的範圍內,以避免蝕刻氮化鈦圖案301。
顯然,本技術領域中具有通常知識者可以在不偏離發明 的精神與範疇的前提下對本發明作出許多修改和變化。因此,只要該些修改和變化落於以下申請專利範圍和其均等內容內,本發明即涵蓋該些修改和變化。
S110、S120、S130、S140、S150、S160、S170、S180、S190‧‧‧步驟

Claims (17)

  1. 一種製造半導體元件的方法,包括:在基板上形成矽層;在所述矽層上形成光阻膜;使所述光阻膜曝光;對曝光後的所述光阻膜進行顯影;使用顯影後的所述光阻膜作為遮罩,在所述矽層上形成圖案;去除顯影後的所述光阻膜;形成絕緣層;以及修整形成在所述矽層上的所述圖案。
  2. 如申請專利範圍第1項所述之製造半導體元件的方法,其更包括:在形成所述絕緣層後,去除所述絕緣層的一部分,以暴露所述圖案。
  3. 如申請專利範圍第2項所述之製造半導體元件的方法,其中所述絕緣層為氧化矽層,且所述絕緣層的一部分之去除,包括提供氟化氫氣體(HF)及氨氣(NH3 )給所述絕緣層。
  4. 如申請專利範圍第3項所述之製造半導體元件的方法,其中所述絕緣層一部分之去除更包括:去除由所述絕緣層與所述氟化氫氣體(HF)及所述氨氣(NH3 )之間的化學反應所產生的副產物。
  5. 如申請專利範圍第4項所述之製造半導體元件的方法,其中所述副產物之去除是經由使用燈具加熱而進行的。
  6. 如申請專利範圍第5項所述之製造半導體元件的方法, 其更包括:在經由加熱去除所述副產物後,傳送所述基板至冷卻腔室。
  7. 如申請專利範圍第1項所述之製造半導體元件的方法,其中所述圖案之修整包括:提供三氟化氯氣體(ClF3 )給所述基板,所述基板上的所述絕緣層之一部分已被去除。
  8. 如申請專利範圍第7項所述之製造半導體元件的方法,其更包括在提供所述三氟化氯氣體(ClF3 )之前,稀釋所述三氟化氯氣體(ClF3 )。
  9. 如申請專利範圍第8項所述之製造半導體元件的方法,其中所述三氟化氯氣體(ClF3 )為氮氣(N2 )所稀釋,且所述三氟化氯氣體(ClF3 )是在大約1 sccm到大約30 sccm的範圍內提供,而所述氮氣(N2 )是在大約100 sccm到大約1000 sccm的範圍內提供。
  10. 如申請專利範圍第9項所述之製造半導體元件的方法,其中所述圖案之修整是在大約300m torr到大約8 torr的壓力中進行。
  11. 如申請專利範圍第1項所述之製造半導體元件的方法,其中所述絕緣層一部分之去除及所述圖案之修整,是在不破真空狀態之下連續進行的。
  12. 一種製造半導體元件的方法,包括:在基板上形成氮化鈦(TiN)層;使所述氮化鈦(TiN)層圖案化;在所述基板上形成矽層,所述基板上具有圖案化的所述氮化 鈦(TiN)層;以及經由使用三氟化氯氣體(ClF3 )蝕刻所述矽層,其中所述矽層的蝕刻,當所述氮化鈦(TiN)層暴露出來時,所述基板的溫度維持在大約-76℃到大約70℃的範圍內。
  13. 如申請專利範圍第12項所述之製造半導體元件的方法,其中所述矽層的蝕刻,當所述氮化鈦(TiN)層未暴露出來時,所述基板維持在大約70℃到大約80℃的範圍內。
  14. 如申請專利範圍第12項所述之製造半導體元件的方法,其更包括:傳送所述基板至冷卻腔室,以便在蝕刻所述矽層之前,使所述基板冷卻。
  15. 如申請專利範圍第12項所述之製造半導體元件的方法,其更包括:在形成所述矽層後,去除自然形成的氧化矽層。
  16. 如申請專利範圍第15項所述之製造半導體元件的方法,其中所述氧化矽層之去除包括:提供氟化氫氣體(HF)及氨氣(NH3 )給所述氧化矽層。
  17. 如申請專利範圍第16項所述之製造半導體元件的方法,其中所述氧化矽層之去除更包括:經由燈加熱法,去除由所述氧化矽層與所述氟化氫氣體(HF)及所述氨氣(NH3 )之間的化學反應所形成的副產物。
TW101146102A 2011-12-07 2012-12-07 製造具有微小圖案之半導體元件的方法 TWI489551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110129975A KR101305904B1 (ko) 2011-12-07 2011-12-07 반도체소자 제조방법
KR1020120006844A KR101256797B1 (ko) 2012-01-20 2012-01-20 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
TW201332015A TW201332015A (zh) 2013-08-01
TWI489551B true TWI489551B (zh) 2015-06-21

Family

ID=48574577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146102A TWI489551B (zh) 2011-12-07 2012-12-07 製造具有微小圖案之半導體元件的方法

Country Status (2)

Country Link
TW (1) TWI489551B (zh)
WO (1) WO2013085290A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087238A (en) * 1997-12-17 2000-07-11 Advanced Micro Devices, Inc. Semiconductor device having reduced-width polysilicon gate and non-oxidizing barrier layer and method of manufacture thereof
US20050221513A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Method of controlling trimming of a gate electrode structure
US20100170871A1 (en) * 2009-01-07 2010-07-08 Tokyo Electron Limited Fine pattern forming method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093013A (ko) * 2000-03-28 2001-10-27 박종섭 반도체장치의 게이트전극 및 게이트라인 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087238A (en) * 1997-12-17 2000-07-11 Advanced Micro Devices, Inc. Semiconductor device having reduced-width polysilicon gate and non-oxidizing barrier layer and method of manufacture thereof
US20050221513A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Method of controlling trimming of a gate electrode structure
US20100170871A1 (en) * 2009-01-07 2010-07-08 Tokyo Electron Limited Fine pattern forming method

Also Published As

Publication number Publication date
WO2013085290A1 (ko) 2013-06-13
TW201332015A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
KR101305904B1 (ko) 반도체소자 제조방법
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR970011134B1 (ko) 반도체 소자 제조 공정
KR100322545B1 (ko) 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
US20050009358A1 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
US7220647B2 (en) Method of cleaning wafer and method of manufacturing gate structure
TWI715563B (zh) 電漿蝕刻方法、圖案形成方法及清洗方法
JP2008182200A (ja) ポリシリコン層及び層構造のパターニング方法
JP4508607B2 (ja) 半導体素子の製造方法
TWI489551B (zh) 製造具有微小圖案之半導體元件的方法
KR101256797B1 (ko) 반도체소자 제조방법
JPH06283477A (ja) 半導体装置の製造方法
US20100167538A1 (en) Method for removing native oxide remaining on a surface of a semiconductor device during manufacturing
CN106298494B (zh) 一种多晶硅刻蚀方法
JP2005136097A (ja) 半導体装置の製造方法
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
US20220189786A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications
KR20090077581A (ko) 반도체 소자의 미세패턴 형성방법
KR20070036300A (ko) 반도체 소자의 제조방법
KR101102967B1 (ko) 반도체 소자 제조 방법
US20160035562A1 (en) Silicon-containing substrate cleaning procedure
JP2000003901A (ja) 半導体装置の製造方法及び半導体製造装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees