JP2008182200A - ポリシリコン層及び層構造のパターニング方法 - Google Patents

ポリシリコン層及び層構造のパターニング方法 Download PDF

Info

Publication number
JP2008182200A
JP2008182200A JP2007318202A JP2007318202A JP2008182200A JP 2008182200 A JP2008182200 A JP 2008182200A JP 2007318202 A JP2007318202 A JP 2007318202A JP 2007318202 A JP2007318202 A JP 2007318202A JP 2008182200 A JP2008182200 A JP 2008182200A
Authority
JP
Japan
Prior art keywords
layer
etching
polysilicon
gas containing
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007318202A
Other languages
English (en)
Inventor
Joerg Dreybrodt
イエルク、ドライブロート
Dirk Dr Drescher
ドレツシヤー デイルク
Ralf Zedlitz
ツエドリツツ ラルフ
Stephan Wege
ウエーゲ シユテフアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2008182200A publication Critical patent/JP2008182200A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L21/205—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】金属或いは金属シリサイド層を多結晶シリコン層の上に含む層構造のパターニング方法において、ドーピング物質が全析出面にわたって均質に分布され、その表面性質及び隣接の層との接着性ができるだけ良くなる方法を提供する。さらに、高い選択性と、大きな均質性とをもって、かつエッチングされる全ての層にわたって真っ直ぐにエッチングされた側面部を形成するようにパターニングする方法を提供する。
【解決手段】ドーピング化合物がプロセスガスとしてポリシリコンの化学気相蒸着の際に添加され、そのプロセスガスへの供給が気相蒸着の終了近くで停止され、その結果非ドープのシリコンからなる境界層が析出される。このパターニング法は、少なくとも３段階のエッチングプロセスを含み、第一の段階ではフッ素を含むガスが、第二の段階では塩素を含むガスが、第三の段階では臭素を含むガスがエッチングのために使用される。
【選択図】図１

Description

この発明は、ドーピングされたポリシリコン層及びポリシリコン層を含む層構造のパターニング方法に関する。この発明はさらに、上記の方法を使用して製造されるウェハ及び半導体チップに関する。特にこの発明はトランジスタのゲート電極及びマイクロエレクトロニクスデバイスにおけるワード線の製造に関する。
このために普通使用される方法は、４つの層、即ちゲート酸化膜（ＳｉＯ2 ）、多結晶シリコン（一般にポリシリコンと略称される）、金属もしくは金属シリサイド及び絶縁層（例えばＳｉＯ2 ）を順次析出する工程を含む。
必要な導電性を保証するために、ポリシリコン層は通常ドーピング元素で高濃度にされる。この場合、ドーピング元素をポリシリコン層にわたって均等に分布させることが非常に重要である。さもないと、ドーピングされたポリシリコン層とこれに接する金属（シリサイド）層との接着が不充分で、ドーピングレベルが大きく変動した高ドーピングのポリシリコンをパターニングするのに極めて困難である。
特にしばしば多用されている方法においては冒頭に記載した層構造の場合、ポリシリコン層のドーピングは層構造をエッチングによりパターニングした後に初めて、ドーピング元素を隣接の金属シリサイド層から熱処理によってポリシリコンに侵入させることによって行われる。ドーピング元素の均等な分布は実際にはそれ程達成できない。他の可能性としては、ドーピング化合物を化学気相蒸着の際にプロセスガスに添加し、ドーピング元素をシリコンと一緒に析出する。これにより確かにドーピング元素を均等に分布させることができるが、表面の状態及び隣接層との接着がこの方法の従来のやり方では最適ではない。
層の間の接着の問題は部分的には隣接層を形成する前に付加的に洗浄工程を行うことによって解決することができる。しかしながら、このような洗浄工程には時間がかかり、そのため半導体デバイスの製造原価を高くする。境界層の性質（例えば空気に接したときの酸化による変化）は、その上、電気的特性に対して決定的な役割をしている。
層のパターニングの際に、一つには、個々の層の異なる物質特性が、もう一つには、１つの層の内部の濃度のばらつきが難点を生じている。マイクロエレクトロニクスデバイスの充分な品質を保証するためには、側面部を全ての層にわたって真っ直ぐにエッチングすることがウェハ面全体にわたるエッチングプロセスによるゲート酸化膜の損傷ができるだけ小さいのて望ましい。しかし今まで知られていた方法はこの要求を充分な程度に満たすものではない。その理由は一つには、公知のエッチング方法は選択性が小さいので、層のアンダーカット及びゲート酸化膜の損傷を回避するためには、層厚が比較的大きくなければならないからである。非常に平坦な層構造はそれ故殆ど実現不可能である。エッチングされる面にわたるエッチングの均質性及びエッチングされた側面の構造もまた完全には満足できるものではない。層構造の精密なパターニングのためには構造内の個々の層の一様な品質と並んで、層構造の物質特性に適合して複数の段階にわたって行われるパターニング方法が必要である。
この発明の課題は、化学気相蒸着で析出された多結晶シリコンから主としてなるドーピングされた層及びこのような多結晶シリコンからなるドーピングされた層を含み、特にドーピング物質が析出面全体にわたって均質に分布され、表面の性質及び隣接の層に対する接着性ができるだけ良い層構造の製造方法を提供することにある。この方法は、その上、従来の製造工程及び装置を使用して簡単にかつコスト的に有利に実施可能にしようとするものである。
この発明のもう１つの課題は、少なくとも１つのポリシリコン層、特にドーピングされたポリシリコン層及び金属或いは金属シリサイド層を含む層構造が、できるだけ高い選択性をもって、パターニングされる面にわたって大きな均質性をもってかつエッチングされる全層にわたってできるだけ真っ直ぐにエッチングされた側面部を形成するようにパターニングされるような方法を提供することにある。この選択性は、層構造内の層の厚さを削減することを可能とし、このようにして平坦形のマイクロエレクトロニクスデバイスの製造を可能とするために充分な大きさであるものとされる。
この発明の課題は、一方では、請求項１による方法、即ち従来方法でドーピングされたポリシリコンよりもずっと良くパターニングされ、その表面性質及び隣接層に対する接着性が改善されている一様にドーピングされたポリシリコン層の製造を可能とする方法により解決される。
さらにこの発明のもう１つの課題は、請求項１５による方法、即ち層構造の精密なパターニングを可能とする方法により解決される。
特に良好な結果は、前記２つの方法がウェハ及び半導体チップを製造するために組み合わされるときに得られる。この発明の方法の有利なかつ好ましい構成例はそれぞれに従属する請求項に記載されている。
その上この発明は、この発明による方法の１つ或いは両者を使用して製造されている請求項３１によるウェハ及び半導体チップに係わる。
第一の観点においてこの発明は、化学気相蒸着（ＣＶＤ）により析出された多結晶シリコンから主としてなるドーピングされた層の製造方法に係わる。このような層は、以下では簡単にするために、ドーピングされたポリシリコン層とも略称される。この発明による方法は、同様に、このようなドーピングされたポリシリコン層を含む層構造の製造方法にも係わる。
この発明によれば、ドーピングは、ドーピング化合物が多結晶シリコンの化学気相蒸着の間プロセスガスとして添加されることによって行われる。このドーピングは、それ故、多結晶シリコンの析出と同時に行われる。この方法では、イオン注入法と比較して、ドーピング元素の注入前に多結晶シリコンを洗浄するための及びドーピング元素自体の注入のための特別の工程が省略される。これにより製造時間が著しく短縮されるばかりでなく、洗浄のためのスペース面も節約される。従ってこの発明による方法は、極めてコスト的に好ましい。その上何らの付加的なドーピング装置も必要としない。いわゆる「その場」でのドーピングにより、さらに、欠陥密度レベル及び不純物の濃度が著しく低下され、その後の加工に関してもまた製造されたマイクロエレクトロニクスデバイスの信頼性の観点でも極めて有利である。
従来のＣＶＤドーピング法と異なり、この発明による方法では、この方法の終了の近くで、即ち所望の析出時間の経過及び所望のドーピング元素濃度の達成後ドーピング化合物のプロセスガスへの供給が停止される。この結果としてドーピングされたポリシリコンには非ドープのポリシリコンからなる境界層が析出される。これにより、ドーピングされたポリシリコンに対して明らかに改善された表面性質が得られることになる。これは層のパターニング及び隣接層に対する接着性に対して有益である。
しかしながら非ドープのポリシリコンからなる層は、隣接層の接着を改善するだけでなく、金属シリサイド層における化学量論的均質性をも高めることができる。これは金属を強くドーピングしたポリシリコン層の境界面範囲において特に重要である。例えばタングステンを強く付与したタングステンシリサイド層の場合、次に続く高温加工処理工程の際に化学量論的平衡が生ずることが観察された。シリコン元素は隣接範囲から強くタングステンを付与した範囲に移動し、このようにして隣接範囲に微細透孔を発生させる。いわゆる「清潔な」、即ち非ドープのポリシリコン層を設けることにより境界面範囲におけるこのような現象が阻止され、このようにして金属シリサイド層の全体の層厚にわたる良好な化学量論的均質性が招来される。
非ドープのポリシリコンからなる接着仲介層の析出と、ドーピングされたポリシリコン層の生成は、それ故この発明によれば、プロセスガスにおけるドーピング化合物の濃度を適当に調整することにより１回の工程で行われる。
このような方法の例をこの出願の後半に記載し、この発明の利点を幾つかの図面を参照して詳しく説明する。
ドーピング元素としては、基本的には、多結晶シリコンのドーピングのために使用可能な、ホウ素、ガリウム、インジウム、燐、砒素及びアンチモンのようなｐ形或いはｎ形の全ての通常の元素が考えられる。ドーピング元素は、ポリシリコンの化学気相蒸着のプロセスガスとしてその化合物の形で供給されるから、このような化合物はガス状或いは易揮発性であるものを使用するのが目的に適っている。例としてジボラン（Ｂ2 Ｈ6 ）、トリメチルホウ素（Ｂ（ＣＨ3 ）3 ）、ホスフィン（ＰＨ3 ）或いはアルシン（ＡｓＨ3 ）が挙げられる。ドーピング化合物はプロセス条件の下で分解し、ドーピング元素がシリコンと一緒に析出してポリシリコン層に堆積される。
ドーピング化合物は、ガス流に始めから、気相蒸着全体にわたって、ポリシリコン層におけるドーピング元素の望ましい量関係に相当して選ばれる一定の成分量で添加される。
さらに、ドーピング化合物とシリコンを含む化合物との相互の比を一定に保持するが、そのガスの成分量を析出の過程において連続的に或いは段階的に上げることが可能である。
ウェハ面にわたって析出された層の厚さを良好に均一にするために、ドーピングはある濃度勾配をもって行うことが有利である。ドーピング化合物の濃度は、供給され析出される化合物の全量に関して、析出工程の過程において高めるのが目的に適っている。
最初に純粋なシリコンの析出をもって始めるのが有利である。その場合には、基盤への接着が通常良いからである。引き続いてドーピング化合物が供給され、その濃度が連続的に或いは段階的に、ポリシリコンにドーピング元素の所望濃度が達せられるまで高められる。
他方、ドーピング化合物を先ずシリコンにおけるドーピング元素の所望の最終濃度に応じた量だけ添加し、気相蒸着の時間が増えるに従ってシリコンを含む化合物のガス流内の成分量を高めることも可能である。
この発明による方法は種々多様な基板の上にポリシリコン層を析出するために使用することができる。この発明による方法はトランジスタのゲート電極及び半導体デバイスのワード線の製造に特に好適である。
この場合、ドーピングされたポリシリコン層は例えば上述の方法で、普通二酸化シリコンからなるゲート酸化膜の上に析出される。引き続いて純粋なポリシリコンからなる境界層を備えたドーピングされたポリシリコン層の上に金属或いは金属シリサイドからなる層が被着される。金属シリサイドは同様に化学気相蒸着により被着するのがよい。その場合有利なことにポリシリコン層を堆積するために利用された同一の装置が使用できるが、ポリシリコンを析出する場合とは別の堆積室が使用されるのが目的に適っている。このようにしてゲート電極及びワード線が特に簡単にかつ経済的に作られる。
金属シリサイドとしては、マイクロエレクトロニクスデバイスにおいて普通に使用される全ての化合物、特にコバルト、チタン、タンタル、モリブデン及びタングステンのシリサイドが適している。
金属シリサイドの層の上に引き続いてさらに絶縁層が被着される。この場合マイクロエレクトロニクスデバイスに通常使用される全ての絶縁層が適している。二酸化シリコン及び窒化シリコンからなる、この場合特にテトラエトキシシランの気相蒸着により作られる、いわゆるＴＥＯＳ或いはキャップＴＥＯＳ層が特に好適である。
層構造内の層の品質に関して特に良い結果は、成膜工程の１つ或いは複数が、特にドーピングされたポリシリコン層の被着が真空或いは高真空で行われるときに得られる。特に、ウェハをＣＶＤ装置の１つの室から次の室に移送する際に真空が維持されるのが有利である。それ故、例えばポリシリコンの析出のための室と金属シリサイドの析出のための室との間の真空は解除されないのが目的に適っている。
層構造の上に二酸化シリコン或いは窒化シリコンからなる層が絶縁層として被着されるときは、この絶縁層はこの発明によるパターニング方法においてその下にある層のエッチングの際のマスクとして役立てることができる。
もう１つの観点においてこの発明は、少なくとも１つの金属或いは金属シリサイド層を多結晶シリコンからなる層の上に含む層構造のパターニング方法に係わる。
既に述べたように、このような層構造のパターニングには大きな難点が生じる。特にポリシリコン層がドーピングされたシリコンであり、特にドーピング勾配を備えた層である場合にそうである。このような層構造を選択的にかつ直線的なエッチング側面を形成してパターニングすることは、従来殆ど不可能であった。この発明の方法はこの点の解決を提供する。
この発明による方法は、エッチング工程が少なくとも３つの段階で行われる、即ち第一の段階ではフッ素を含むエッチングガスが、第二の段階では塩素を含むエッチングガスが、そして第三の段階では臭素を含むエッチングガスが使用されることを特徴としている。公知の技術では従来上記の層構造に対して２段階のエッチング方法が普通であった。
エッチング剤を適当に選択し、そしてエッチング剤をパターニングされる層に適合させることによって個々の層の極めて選択的なエッチングが可能となり、オーバーエッチ及びアンダーカットを大幅に回避することができる。
エッチング工程の制御は適当な固定エッチング時間の選定により或いは終了点の決定により行うことができる。１つ或いは複数のエッチング段階の終了点の制御には特に分光法が適している。特に好適なのは、その発光によって定まるエッチング剤或いはエッチング生成物の濃度がエッチング工程の経過の情報を与える発光分光法（ＯＥＳ）である。この方法により個々のエッチング工程の終了点が非常に正確に定められ、その都度のエッチングプロセスの正確な管理が保証される。さらに分光法によれば、エッチングされる層の残りの層厚も求めることができる。
いわゆる「ブレークスルー」と称される第一の段階では金属或いは金属シリサイドの大部分がエッチングで除去される。この段階では層の一部、例えば元の層厚の約２５％しか残らない。これに続く第二の段階、いわゆる「メインエッチ」では、塩素を含むエッチングガスで残りの金属或いは金属シリサイド層並びにその下にあるポリシリコン層がエッチングで除去される。この第二の段階は、ポリシリコン層が僅かに残るように、例えば約５０ｎｍの層厚で残るように行われるのがよい。ポリシリコンの残りの層厚の決定は特にＯＥＳで行うのがよい。残りのポリシリコンは第三の段階、いわゆる「オーバーエッチ」で選択的にエッチング除去される。このために臭素を含むエッチングガスが使用される。臭素を含むエッチングガスの使用によりこのエッチング工程では高い選択性が与えられ、ポリシリコン層の下にある層が侵食されるのを大幅に阻止する。さらに、臭素を含むエッチングガスはオーバーエッチにおいて、金属シリサイドがアンダーカットされることがないという利点を持っている。従って殆ど任意の長さのオーバーエッチ時間が可能である。このことは、トランジスタの寸法を縮小するのに、そして基盤の比較的大きいトポロジを縮小するのに非常に重要である。この方法は、ポリシリコン層の下に二酸化シリコンからなるゲート酸化膜がある場合に特に好適である。それ故この発明による方法は、ゲート酸化膜、ポリシリコン、金属或いは金属シリサイド層及び絶縁層をこの順番に含んでいる層構造に適用するときに特に有利である。
この発明による方法は、ドーピングされた或いは非ドーピングであり得るポリシリコン層を持つ層構造に対して好適である。特に良好な結果は、ドーピングされたポリシリコン層の場合ドーピングが最初に記載したドーピング方法に従って行われたときに得られる。上述に説明した方法により作られた層構造はこの発明によるパターニング方法によりパターニングするために特に好適である。この発明によるパターニング方法の大きな選択性とパターニングされる層の全面にわたる優れた均質性により、層構造内の個々の層の厚さを、それぞれの層のオーバーエッチを生ずることなしに減少させることが可能である。このことは、エッチング工程の終了点を分光法により、特にＯＥＳにより制御することにより特に良い結果で行われる。オーバーエッチの回避はパターニングされる層だけでなく、その下にある層、例えばゲート酸化膜にも関係する。このことは、層構造の全体の厚さをはっきり減少させることができることを意味する。これにより一方では、より平坦なマイクロエレクトロニクスデバイスの製造を可能とし、他方では、エッチングされる層構造の上に金属電極面等のようなその他の層を、マイクロエレクトロニクスデバイスの全体高さの許容値を越えることなく配置することが可能になる。
少なくとも１つの金属或いは金属シリサイド層をポリシリコン層の上に含む層構造のパターニングは、基本的には、パターニングの際に通常使用されるマスクを使用して行われる。例えばフォトレジスト等からなる通常の塗布マスクが使用される。しかしながらパターニングは金属或いは金属シリサイド層の上にハードマスクを形成して行うのがよい。ハードマスクとしては二酸化シリコン或いは窒化シリコンからなるマスクを使用すると有利である。この場合の二酸化シリコン膜は、いわゆる（キャップ）ＴＥＯＳ、即ちＣＶＤ法によりテトラエトキシシランから作られた二酸化シリコンである。特にこのマスクは、層構造の最上層として金属或いは金属シリサイド層の上に形成された絶縁層から作られる。このようなハードマスクを使用することにより、このマスクは比較的薄くできるので、層構造の全体の高さがさらに減少される。
絶縁層のパターニングは通常の方法で行われる。例えば先ずパターニングされた塗布マスクを絶縁層の上に被着する。次に層の孔明けを適当なエッチング剤で行う。二酸化シリコン或いは窒化シリコンからなる層の場合これは例えばアルゴン、トリフルオルメタン及び酸素によるプラズマエッチングにより行われる。ハードマスクのパターニングはそれに続く３段階或いはそれ以上の多数の段階で行われるエッチング工程とは別のエッチング装置室で行うのがよい。
ハートマスクの下にある層のエッチング工程の少なくとも３段階は、好ましいことに、エッチング装置の同一の室で行われる。エッチング装置としてはこの目的のために通常使用される全ての装置が適している。
第一のエッチング段階で使用されるエッチングガスは少なくともフッ素を含む化合物を含む。フッ素ガスを含む好適なエッチングガスはＮＦ3 、ＳＦ6 、ＳｉＦ4 或いはそれらの混合ガスである。ＣＦ4 、ＣＨＦ3 等のようなフッ素置換された炭化水素も単独で或いは上記に挙げたフッ化物の１つ或いは複数と混合して使用することができる。特に有利に使用される混合エッチングガスはＮＦ3 、ＨＣｌ、Ｃｌ2 、Ｈｅ及びＯ2 からなる。
第二のエッチング段階では、例えば化合物ＨＣｌ、Ｃｌ2 及びＢＣｌ3 の１つ或いは複数を含むことのできる塩素を含むエッチングガスが使用される。特に有利に使用されるエッチングガスはＨＣｌ、Ｃｌ2 、Ｈｅ及びＯ2 から構成されている。
第三の段階のエッチングガスとしては臭素を含むガスが使用される。臭素化合物としては例えば臭化水素が使われる。ＨＢｒ、Ｈｅ及びＯ2 からなるエッチングガスが適している。
この発明によるパターニング方法によりポリシリコン層はそのマスクによって保護されてない範囲が殆ど残滓なしに除去され、しかもその下にある層即ちゲート酸化膜を損傷することがない。万一なお不純物の痕跡或いはエッチング残滓が存在していたとしても、それらは必要に応じてエッチング工程に続く湿式化学的洗浄工程で除去することができる。この洗浄工程に好適なのは希釈された、例えばＨＦとＨ2 Ｏとの比が１：１００乃至２００のフッ化水素の水溶液である。
この発明によるパターニング方法によれば従来公知の方法に較べて層構造内の個々の層のエッチングの際に選択性と均質性の改善がなされる。層構造のエッチングは殆ど残滓なくかつ隣接の層を損傷することなく行われる。また優れた選択性により層構造の層を従来可能であるものより薄く構成することができ、従ってマイクロエレクトロニクスデバイスの全体の高さを減少させることができる。
さらに、真っ直ぐにエッチングされた側面が得られる。これは、パターニングされるウェハが機械的にではなく、静電気的にエッチング装置内に保持されるときに特に有利に達成される。通常、ウェハはエッチング室に、機械的に挟まれかつエッチング室の陰極に一定の距離で配置されているパッキングに押し付けられることにより固定される。ウェハと陰極との間には圧力（例えば８トル）のガス、例えばヘリウムとの熱接触が作られる。これによりウェハは、、縁部にしか固定されておらず、内部範囲で撓むことがあるので、ウェハ縁部と陰極との間及びウェハ内部と陰極との間には異なる距離が存在する。これによりエッチングの結果が不均一になる。熱移送がヘリウム圧力の他にウェハと陰極との間の距離に関係するからである。
それ故この発明によれば、ウェハは静電的に、通常、１０００乃至１５００Ｖにある一定電圧の設定により固定保持される。陰極に形成された通路を通してガス、一般にはヘリウムが導かれるので、陰極とウェハとの間には一種のガスクッションが生ずる。ウェハのこの種の静電式保持は以下では静電チャックと称することにする。この静電チャックは、ウェハ面全体にわたって側面が真っ直ぐにエッチングされるように作用する。その場合重要なことは、ウェハ面全体にわたって均一な温度分布が作られることである。さらに、従来使用されていたクランプ装置のようにウェハ縁部のすぐ近くにおけるプラズマに対する妨害的な影響もない。その上、それにより粒子密度の低減が得られる。
この発明によるパターニング方法及びその利点を以下の実施例及び図面を参照してさらに説明する。
例１
ａ）ｐ形にドーピングされた多結晶シリコン層の製造
ウェハのゲート酸化膜（ＳｉＯ2 ）の上に化学気相蒸着（ＣＶＤ）により燐をドーピングした多結晶シリコン（ポリシリコン）からなる層を析出する。多結晶シリコンのための出発化合物としてシラン（ＳｉＨ4 ）が使われる。ドーピングのためにプロセスガスにホスフィン（ＰＨ3 ）を添加する。ウェハ全体にわたってドーピングの良好な均質性を得るために、ホスフィンの添加はある濃度勾配に従って、即ちホスフィンの最終濃度に関して、始めは１０％のＰＨ3 で、次に１００％に上げ、これを２乃至３秒の時間で交互に繰り返して行う。次いで、析出を所望の層厚に達するまで続ける。所望の層厚に達した後プロセスガスへのホスフィンの添加を停止し、ドーピングされたポリシリコンの上に非ドーピングのポリシリコン層を析出する。これにより次に形成されるタングステンシリサイド層の接着性が改善される。
ドーピングされたポリシリコン及び非ドープのポリシリコンの全体の層厚は約２００ｎｍである。プロセスパラメータは表１に記載されている。この表で「析出時間ドーピング」はドーピングされたポリシリコン層の析出時間であり、「析出時間非ドーピング」は非ドーピングのポリシリコンをドーピングされたポリシリコン層の上に析出する時間を表す。
ｂ）ポリシリコン上におけるタングステンシリサイド層の製造
例１のａ）により成膜されたウェハを同一のＣＶＤ装置の別の室に、このＣＶＤ装置の真空を解除することなく、移送する。成膜工程を始める前にこの室はいわゆるプリコート法でウェハなしで、プロセスガスとしての６フッ化タングステン及びジクロルシランの他にシランを供給することによりコンディショニングされる。シランはこの場合恐らく、ＷＦ6 とＳｉＨ2 Ｃｌ2 の反応を促進する触媒の種を形成することになる。最初のウェハはこのコンディショニング室にそのコンディショニング後１０分より遅れないように供給される。
タングステンシリサイドの層の析出のための条件は表１にまとめられている。析出されたタングステンシリサイド層の厚さは約１７０ｎｍである。
Figure 2008182200
工程ａ）及びｂ）の実施後にそのゲート酸化膜が先ずｐ形にドーピングされたポリシリコンからなり非ドーピングのポリシリコンからなる境界層を備えた層が、次いでタングステンシリサイドからなる層が析出されたウェハが得られる。
両成膜工程は１つのＣＶＤ装置において連続的に行うことができ、これによりその製造を非常に簡単、迅速及びコスト的に有利にすることができる。その上この発明による方法は極めて不純物成分の少ない優れた均質性の層をもたらすことができる。
これは図１から推定することができる。この図には、ポリシリコン層とタングステンシリサイド層との境界範囲における炭素及び酸素の濃度断面を表すＳＩＭＳ（二次イオン質量分析法）スペクトルが示されている。図１において濃度は縦軸に、層厚は横軸に取られている。０ｎｍの厚さはタングステンシリサイド層の外表面に相当する。層厚が厚くなり、層構造への侵入深さが深くなるにつれポリシリコン層に近づく。両層の間の境界面は１７０ｎｍの範囲にある。
細線はこの発明による方法に従って成膜されたウェハの状態を示し、一方太線は従来の方法で成膜されドーピングされたウェハの状態に対応する。
図１は、ポリシリコン層とタングステンシリサイド層との間の境界範囲において見られる酸素濃度も炭素濃度も従来の方法で製造されたウェハにおいては、この発明による方法により成膜されたウェハの場合よりも約１０乗だけ大きいことを示す。それ故この発明による方法は、ポリシリコンとタングステンシリサイドとの間の境界範囲における不純物を著しく減少させることを可能とする。
図２は、この発明による方法においてはドーピングされたポリシリコン層と金属シリサイド層との間に非ドーピングのポリシリコンからなる境界層が析出されることにより得られる利点を明らかにする。この透過型電子顕微鏡写真はＣＶＤにより形成されたポリシリコン及び金属シリサイドからなる層構造を示す。金属シリサイドの核形成層（ＷＳｉX ）は暗色の層である。図２ａではドーピングされたポリシリコンの上に約３０ｎｍ厚の非ドーピングのポリシリコン層が析出されている。核形成はこの場合非常に均質に行われている。これに対して図２ｂは、非ドーピングのポリシリコンのキャップがないときのもので、ポリシリコンとタングステンシリサイドとの間に微小透孔を示す。ドーピングされたポリシリコン上のタングステンシリサイドの核形成はこの場合妨げられている。
この発明の方法によれば、簡単、効果的かつコスト的に有利に、その層が優れた均質性を持ち、その不純物の含有量が極めて少ない層構造が作られる。その上ドーピングされたポリシリコン層を、全体の析出された面全体にわたってドーピング元素を均等に分布して製造することが可能となる。ドーピングされたポリシリコン層への付加的な層の接着性も、非ドーピングのポリシリコン境界層が形成されているから良好である。特別の洗浄及びイオン注入工程は必要でない。この発明により製造された層構造におけるドーピング元素の均等分布と層の大きな均質性とは、その上、この層の精密なパターニングを可能とする。層構造のパターニングが以下に説明されるパターニング方法により行われるときには、特に有利な結果が得られる。
例２
タングステンシリサイド層及びドーピングされたポリシリコン層を含む層構造のパターニング
例１により製造されｐ形にドーピングされたポリシリコン層及びタングステンシリサイド層がゲート酸化膜の上に析出された層構造をハードマスクを施した後でプラズマエッチングによりパターニングする。ハードマスクは、通常の如く、テトラエトキシシランを析出することにより作られ、塗布マスクを施した後にアルゴン、トリフルオルメタン及び酸素でパターニングした二酸化シリコン膜からなる。このマスクは幅が０．４６＋／−０．０７μｍの入り組んだ線構造を持つ。
タングステンシリサイド層の厚さは１７０ｎｍであり、ポリシリコン層の厚さは２００ｎｍである。タングステンシリサイド層及びポリシリコン層のためのエッチングはハードマスクのパターニングのために使用された同一のプラズマエッチング装置の別の室で行われる。
第一のエッチング段階（ブレークスルー）においてＮＦ3 、ＮＣｌ、Ｃｌ2 及びＨｅ／Ｏ2 からなるエッチングガスが使用される。エッチング方法の詳細データは次の表２に示されている。
第一の段階は、タングステンシリサイド層の約７５％が除去されるまで行われる。第二の段階（メインエッチ）でタングステンシリサイド層の残り及びポリシリコン層が約５０ｎｍ厚の残りを除いて除去される。エッチング工程の終了点はＯＥＳで決定するのがよい（例３を参照）。エンチングガスとしてはＨＣｌ、Ｃｌ2 及びＨｅ／Ｏ2 が使用される。次いでポリシリコン層の残りがＨＢｒ、Ｈｅ／Ｏ2 でエッチング除去される。このオーバーエッチと呼ばれる工程は非常に選択的であり、ポリシリコン層の下にあるゲート酸化膜を殆ど損傷することなく行われる。エッチング室はパターニングされる次のウェハを挿入する前にシリコンダミーで洗浄される。パターニングされたウェハはエッチングに続いて希釈されたＨＦ水溶液に６０秒の間浸漬することにより洗浄される。
Figure 2008182200
この発明によるパターニング方法の良好な結果を以下の図面を参照して説明する。
図３は、一方はこの発明のパターニング方法に従って、他方は２段階の標準方法に従ってパターニングされたワード線の比較を表す。図３ａ及び３ｂはウェハの中央部におけるワード線を、図３ｃ及び３ｄはウェハの最縁部におけるワード線を示す。標準エッチング方法で作られたワード線は図３ａ及び３ｃに示す。
このようにして作られたワード線はタングステンシリサイドにおけるアンダーカット並びに非対称的な側面部が目立っている。この特徴は特に図３ｃにおいて認められる。これは、就中、エッチング中のウェハの保持がクランプリングで行われたことに起因する。このような非対称側面は極端な場合ゲートコンダクタ（ＧＣ）とディープトレンチ（ＤＴ）との間の短絡に至ることがある。
このようなＧＣ／ＤＴ短絡はこの発明による方法でエッチングされたワード線では発生しない。アンダーカットは観察されず、図３ｂ及び３ｄに示されるように、対称的な側面部が得られる。
表３は、幾つかの選択された半導体ウェハについてのＧＣ／ＤＴ値を参照して結果を明らかにする。最初の５つの値はこの発明によるパターニング方法に関するものであり、残りは標準方法に関するものである。測定値は、ゲートコンダクタ（ＧＣ）とディープトレンチ（ＤＴ）との間の短絡によるいわゆる重大欠陥はこの発明による方法においては発生しない（１＝１００％欠陥なし）が、標準方法における欠陥率は平均で９７％であることを明瞭に示している。この発明によるパターニング方法により結果が改善される理由は側面部が真っ直ぐにエッチングされることとオーバーエッチが改善されて、ポリシリコンが高い選択性と均質性をもってウェハ面全体にわたって所望の範囲で完全に除去されることにある。特に良い結果は、ウェハがエッチングの際に静電的に保持されるときに得られる。
Figure 2008182200
図４は、この発明によるパターニング方法が、層構造のそれぞれの層の層厚が縮小されている場合ですら適用され得ることを明らかにする。標準方法における普通の層厚はポリシリコンに対して２００ｎｍ、タングステンシリサイドに対しては１７０ｎｍであるのに対して、図示の層構造ではタングステンシリサイドに対する層厚は１２０ｎｍ、ポリシリコンに対する層厚は１５０ｎｍに減少されている。従って全体として層構造の層厚は通常使用された層構造に対して１００ｎｍだけ減少し、しかもこれによる品質の低下も起きない。従って、層構造をその他の層或いは金属化面で満たす場合に従来よりも非常に大きな余地が提供できる。
図５ａは、パターニングされる層構造においてポリシリコン層の下に配置されているゲート酸化膜（Ｇｏｘ）の厚さを、２段階の標準法によるエッチング後とこの発明によるパターニング法で示す。図５ｂは図５ａの結果に属する標準偏差を示す。
図５ａは、ゲート酸化膜がこの発明によるパターニング法によれば標準法による場合よりもはるかに侵食されることが少ないことを証明している。ゲート酸化膜の厚さはこの発明のパターニング法によれば従来のパターニングの場合よりも約１ｎｍ厚い。このことは、この発明による方法で得られる製品が、ゲート酸化膜が薄過ぎる場合に生ずる洩れ電流に対する抵抗力よりも明らかに大きいことを意味する。これによりチップの電気的特性が全体として改善される。従ってこの発明の方法による非常に選択的なエッチングの結果、ゲート酸化膜の厚さを減少し、このようにパターニングされる層構造の全体の高さをさらに減少させることが可能となる。
例３
発光分光法による終了点決定
例２に記載されたエッチング方法に対する終了点の決定を以下にメインエッチ及びオーバーエッチ工程の例で詳しく説明する。
基本的に発光分光法（ＯＥＳ）は、エッチング化合物或いはエッチング製品の１つの光の放射をエッチング工程の経過にわたって観察することに基づく。選択された化合物の光の放射はその濃度に比例し、濃度はまたエッチング工程の進行の情報を提供している。
光の放射を決定する装置は基本的に通常この目的で使用される装置に相応している。特にエッチング室から放射された光がエッチング室の窓を介して光ファイバによりモノクロメータに導かれる。その後放射された光を検出される物質に対して特徴的な波長において適当な分光計で測定する。エッチング工程の経過において放射されたスペクトルはその都度のエッチングに対して与えられたアルゴリズムと比較される。所定の終了点に達した後エッチングは終了される。図６及び７は、それぞれメインエッチ及びオーバーエッチ工程のための２つの終了点アルゴリズムを例として示す。
ａ）メインエッチ工程の終了点の決定
メインエッチ工程では、前述したようにポリシリコン層の大部分がエッチングされる。例２で説明した層構造においてはポリシリコン層はタングステンをドーピングした層である。エッチング剤としては塩素を含むガスが使われる。
このエッチング工程においては、ポリシリコン層の残りがエッチングされないことが重要である。次のエッチング工程で臭素を含むエッチングガスでエッチングされる残りの層が得られないとすると、ゲート酸化膜が侵されるのを阻止することができない。
メインエッチにおける終了点の決定のために通常のように干渉測定法が使用されるとすると、ポリシリコン層の完全なエッチング除去しか確認することができない。この発明により使用されたＯＥＳは、これに対して、この終了点を、ポリシリコン層の残りが保持されているように求めることができる。即ちメインエッチ方法に対するＯＥＳスペクトルは、基本的には、残りの層厚が小さいときに平坦化する曲線を示す。終了点はこの発明によれば、この曲線の平坦部の範囲にあるように求められる。
具体的な例ではドーピング物質のタングステンの光放射は４７０５ｎｍに定められている。ポリシリコンにイオン注入されたタングステンはメインエッチ工程でポリシリコンと一緒にエッチングされ、このようにしてエッチング室で気相になる。メインエッチ工程の経過においてタングステンの濃度は常に減少し、それに応じてタングステンとして測定された放射が少なくなる。図６に示している終了点アルゴリズムはこの経過に応じて定められた。その場合縦軸には光強度に比例する測定量が、横軸には時間が秒の単位で取られている。
詳細には曲線の始めに１仮想単位に相当する高さと２秒の幅とを持つ８個の窓が定められた。エッチング工程の終了点は０．６５仮想単位の高さと０．７秒の幅を持つ５個の窓によって定められた。この窓はポリシリコンの残りの層厚が５０ｎｍとなるように規定された。その他の残り層厚は窓を適当に規定することによって容易に設定できる。
エッチング工程の間測定された放射スペクトルの実際の経過がアルゴリズムと比較され、エッチング工程は、前記の５個の窓の最後のものが平坦化された曲線部分を通過したときに中止される。このようにしてメインエッチ工程の一定の停止が予め規定された残り層厚において可能となる。
ｂ）オーバーエッチ工程の終了点の決定
例２において説明したように、メインエッチ工程でエッチング除去されないポリシリコンの残りの層はこの発明によれば臭素を含むエッチングガスで除去される。
ＯＥＳによる終了点の決定は基本的には前述のようにして行われる。測定量としてはこの場合エッチング剤の臭化水素によって起こされる放射が使われる。この場合も測定される波長は（たまたま）４７０５ｎｍにある。オーバーエッチ工程ではタングステンはもはや存在しないから、これにより結果の混同は起こらない。
オーバーエッチ工程の特性曲線はメインエッチ工程のそれとは異なる。ポリシリコンの残りの層が存在する限り、臭化水素はエッチングの際に消費される。ガス中のその濃度はそれ故比較的小さい。エッチング工程の時間が長くなるにつれＨＢｒの消費が減少し、気相の臭化水素の濃度及びその放射も増加する。ポリシリコンが完全にエッチング除去されると、臭化水素の濃度は高いレベルに一定に保持される。オーバーエッチ工程の終点了はこの発明によればこの平坦化された曲線範囲に置かれる。
図７は対応の終了点アルゴリズムを示す。縦軸及び横軸の単位は図６のそれに対応する。この特性曲線はこの例では曲線の上昇範囲の５個の窓と平坦化する終了点範囲の４＋１個の窓により定義される。窓の位置及び大きさはそれ自体公知の方法で幾つかのテスト経過を参照して規定される。この方法でゲート酸化膜のオーバーエッチ工程は停止され、このようにしてゲート酸化膜のエッチング剤による損傷が回避される。
この発明による方法及び従来の方法を使用して製造された層構造における酸素及び炭素の分布を示す濃度プロフィル図。 ポリシリコン層を備えた及びポリシリコン層を備えない層構造の透過型電子顕微鏡写真図。 この発明によるパターニング法を使用して製造されたパターニングされたワード線をウェハの中央部分及びウェハの縁部において、従来のエッチング方法を使用して製造された対応のワード線との比較を表す図。 この発明によるパターニング法を使用して製造されたパターニングされたワード線の図。 この発明によるパターニング法及び従来の方法によりエッチングされた後のゲート酸化膜の厚さの比較を表す図並びにそれに関する標準偏差を表す図。 発光分光法によりこの発明によるエッチング方法における終了点決定を表す図。 発光分光法によりこの発明によるエッチング方法における終了点決定を表す図。

Claims (15)

  1. 少なくとも１つの金属或いは金属シリサイド層を多結晶シリコンからなる層の上に含む層構造のパターニング方法において、少なくとも３段階のエッチング工程を含み、その第一の段階でフッ素を含むガスで、第二の段階で塩素を含むガスで、第三の段階で臭素を含むガスでエッチングされることを特徴とする層構造のパターニング方法。
  2. パターニング前の金属或いは金属シリサイド層の上にハードマスク、特に二酸化シリコンからなるマスクが施されることを特徴とする請求項１記載の方法。
  3. エッチング工程の全段階が同一の装置において行われることを特徴とする請求項１又は２記載の方法。
  4. フッ素を含むガスがＮＦ3 、ＳｉＦ4 、ＳＦ6 、フッ素置換された炭化水素の１つ或いは複数或いはそれらの混合物を含むことを特徴とする請求項１乃至３の１つに記載の方法。
  5. フッ素を含むガスがＮＦ3 或いはＳＦ6 及びＨＣｌ、Ｃｌ2 、Ｈｅ及びＯ2 からなることを特徴とする請求項４記載の方法。
  6. 塩素を含むガスがＨＣｌ、Ｃｌ2 、ＢＣｌ3 或いはそれらの混合物を含むことを特徴とする請求項１乃至５の１つに記載の方法。
  7. 塩素を含むガスがＨＣｌ、Ｃｌ2 、Ｈｅ及びＯ2 からなることを特徴とする請求項６記載の方法。
  8. 臭素を含むガスがＨＢｒを含み、特にＨＢｒ、Ｈｅ及びＯ2 からなることを特徴とする請求項１乃至７の１つに記載の方法。
  9. 金属シリサイドがコバルト、チタン、タンタル、モリブデン或いはタングステンのシリサイドであることを特徴とする請求項１乃至８の１つに記載の方法。
  10. 多結晶シリコンからなる層がドーピングされた或いは非ドーピングのポリシリコン層であることを特徴とする請求項１乃至９の１つに記載の方法。
  11. 層構造がゲート酸化膜、ポリシリコン、金属シリサイドの層及び絶縁層を含むことを特徴とする請求項１乃至１０の１つに記載の方法。
  12. 絶縁層がその下にある層のエッチングのためのマスクとして用いられることを特徴とする請求項１１記載の方法。
  13. パターニングされる層構造がエッチング工程の間静電的に保持されるウェハに保持されていることを特徴とする請求項１乃至１２の１つに記載の方法。
  14. エッチング工程に続いて湿式化学洗浄工程が行われることを特徴とする請求項１乃至１３の１つに記載の方法。
  15. 湿式化学洗浄工程が希釈されたフッ酸溶液への浸漬であることを特徴とする請求項１４記載の方法。
JP2007318202A 1997-02-20 2007-12-10 ポリシリコン層及び層構造のパターニング方法 Pending JP2008182200A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19706783A DE19706783A1 (de) 1997-02-20 1997-02-20 Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05580498A Division JP4163781B2 (ja) 1997-02-20 1998-02-20 ポリシリコンを含む層構造の製造方法

Publications (1)

Publication Number Publication Date
JP2008182200A true JP2008182200A (ja) 2008-08-07

Family

ID=7820969

Family Applications (2)

Application Number Title Priority Date Filing Date
JP05580498A Expired - Fee Related JP4163781B2 (ja) 1997-02-20 1998-02-20 ポリシリコンを含む層構造の製造方法
JP2007318202A Pending JP2008182200A (ja) 1997-02-20 2007-12-10 ポリシリコン層及び層構造のパターニング方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP05580498A Expired - Fee Related JP4163781B2 (ja) 1997-02-20 1998-02-20 ポリシリコンを含む層構造の製造方法

Country Status (5)

Country Link
EP (1) EP0865074B1 (ja)
JP (2) JP4163781B2 (ja)
KR (1) KR100567969B1 (ja)
DE (2) DE19706783A1 (ja)
TW (1) TW367533B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235534A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376349B1 (en) * 2000-01-19 2002-04-23 Motorola, Inc. Process for forming a semiconductor device and a conductive structure
EP1256127A1 (en) * 2000-02-18 2002-11-13 Applied Materials, Inc. Self-cleaning process for etching silicon-containing material
DE10142266A1 (de) * 2001-08-29 2003-04-03 Infineon Technologies Ag Verfahren zum Entfernen von auf eine Unterlage aufgetragenem Polysilizium
CN100513637C (zh) * 2002-10-25 2009-07-15 Oc奥林肯巴尔策斯股份有限公司 生产半导体器件的方法和由该方法获得的器件
WO2004038774A2 (en) * 2002-10-25 2004-05-06 Unaxis Balzers Ltd. Method for producing semi-conducting devices and devices obtained with this method
CA2544209C (en) * 2003-10-28 2011-10-18 Sachem, Inc. Cleaning solutions and etchants and methods for using same
US7531461B2 (en) * 2005-09-14 2009-05-12 Tokyo Electron Limited Process and system for etching doped silicon using SF6-based chemistry

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460416A (en) * 1982-12-15 1984-07-17 Burroughs Corporation Method for fabricating in-situ doped polysilicon employing overdamped gradually increasing gas flow rates with constant flow rate ratio
JPH01187922A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体製造装置
JPH0369166A (ja) * 1989-08-08 1991-03-25 Nippon Soken Inc Ｍｏｓ型半導体素子の製造方法
JPH03227516A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp 半導体装置の製造方法
JP2558931B2 (ja) * 1990-07-13 1996-11-27 株式会社東芝 半導体装置およびその製造方法
JP3108929B2 (ja) * 1990-10-04 2000-11-13 ソニー株式会社 ドライエッチング方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
US5147820A (en) * 1991-08-26 1992-09-15 At&T Bell Laboratories Silicide formation on polysilicon
US5346586A (en) * 1992-12-23 1994-09-13 Micron Semiconductor, Inc. Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
US5376235A (en) * 1993-07-15 1994-12-27 Micron Semiconductor, Inc. Method to eliminate corrosion in conductive elements
KR960016232B1 (en) * 1993-09-21 1996-12-07 Samsung Electronics Co Ltd Metal silicide forming method
JPH07221076A (ja) * 1994-02-07 1995-08-18 Nec Corp エッチング方法及びこれに用いられる装置
US5817547A (en) * 1995-02-27 1998-10-06 Hyundai Electronics Industries Co., Ltd. Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode
JPH09509017A (ja) * 1995-03-08 1997-09-09 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 酸化物／ポリサイド構造をプラズマ・エッチングするための方法
EP0746027A3 (en) * 1995-05-03 1998-04-01 Applied Materials, Inc. Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same
US5849629A (en) * 1995-10-31 1998-12-15 International Business Machines Corporation Method of forming a low stress polycide conductors on a semiconductor chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235534A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0865074A2 (de) 1998-09-16
EP0865074B1 (de) 2008-08-13
EP0865074A3 (de) 2000-01-05
KR19980071537A (ko) 1998-10-26
JPH10242065A (ja) 1998-09-11
DE19706783A1 (de) 1998-08-27
DE59814264D1 (de) 2008-09-25
KR100567969B1 (ko) 2006-05-25
JP4163781B2 (ja) 2008-10-08
TW367533B (en) 1999-08-21

Similar Documents

Publication Publication Date Title
US6479373B2 (en) Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases
KR102247535B1 (ko) 고종횡비 구조들을 위한 제거 방법들
JP2008182200A (ja) ポリシリコン層及び層構造のパターニング方法
US6939808B2 (en) Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
US5656556A (en) Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
US20060051968A1 (en) Self-aligned contact etch with high sensitivity to nitride shoulder
JP2000236021A (ja) 半導体装置のコンタクトホール埋め込み方法
JPH0744175B2 (ja) エッチング方法
KR20010014954A (ko) 반도체 장치 및 그 제조 방법
TW202002011A (zh) 半導體製程所用的方法
JP2009272365A (ja) 半導体装置の製造方法
US6277758B1 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
US7060577B2 (en) Method for forming metal silicide layer in active area of semiconductor device
US6090707A (en) Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
TW434744B (en) Method of plasma etching doped polysilicon layers with uniform etch rates
TW473829B (en) An improved method of depositing a conformal h-rich Si3N4 layer onto a patterned structure
KR20030074777A (ko) 규화 루테늄 처리방법
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
TWI489551B (zh) 製造具有微小圖案之半導體元件的方法
US7981800B1 (en) Shallow trench isolation structures and methods for forming the same
KR100777925B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405