KR20030074777A - 규화 루테늄 처리방법 - Google Patents

규화 루테늄 처리방법 Download PDF

Info

Publication number
KR20030074777A
KR20030074777A KR10-2003-7010253A KR20037010253A KR20030074777A KR 20030074777 A KR20030074777 A KR 20030074777A KR 20037010253 A KR20037010253 A KR 20037010253A KR 20030074777 A KR20030074777 A KR 20030074777A
Authority
KR
South Korea
Prior art keywords
substrate
ruthenium
aqueous solution
exposing
exposure
Prior art date
Application number
KR10-2003-7010253A
Other languages
English (en)
Other versions
KR100505175B1 (ko
Inventor
미카엘티. 안드레스
폴에이. 모간
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20030074777A publication Critical patent/KR20030074777A/ko
Application granted granted Critical
Publication of KR100505175B1 publication Critical patent/KR100505175B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • H01L21/32053Deposition of metallic or metal-silicide layers of metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/0209Cleaning of wafer backside
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Catalysts (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 규화 루테늄 처리 방법에 관계한다. 한 측면에서 규화 루테늄 처리공정은 반도체 기판의 전면 및 배면에 규화 루테늄(24,26)을 형성하고; 배면의 규화 루테늄을 염소 및 불소 함유 수용액에 노출시켜 적어도 일부의 규화 루테늄을 제거하고; 기판 배면을 루테늄 옥사이드 에칭제 수용액에 노출시키고; 기판의 배면을 불화수소산 함유 수용액에 노출시키는 단계를 포함한다.

Description

규화 루테늄 처리방법{RUTHENIUM SILICIDE PROCESSING METHODS}
DRAM이 메모리 셀 밀도에서 증가함에 따라 셀 면적을 감소시키면서 충분히 높은 저장 용량을 유지시키는 시도가 계속된다. 셀 면적을 더욱 감소시키는 것도 계속 시도된다. 셀 용량을 증가시키는 한 가지 방법은 셀 구조 기술이다. 이러한 기술은 트렌치 또는 스택- 축전지와 같은 3차원 셀 축전지를 포함한다. 그러나 특징부(feature)의 크기가 점점 작아짐에 따라 셀 유전체용으로 개선된 물질과 셀 구조의 개발도 중요하다.
트렌치 또는 원통형 스택- 구조의 3차원 축전지의 경우 고 집적 메모리 디바이스는 매우 얇은 유전체 필름을 필요로 한다. 이어한 요건을 충족시키기 위해서 축전지 유전체 두께는 2.5nm 미만의 SiO2두께이다. 오산화탄탈륨, 바륨 스트론튬 티타네이트, 바륨 티타네이트, 스트론튬 비스무스 탄탈레이트와 같은 화학증착(CVD)고 k 유전물질이 이 목적으로 매우 효과적인 셀 유전체 층이다. 이러한 물질의 유전상수는 SiN4기초 축전지 유전체 층보다 3배 이상 크다. 그러나 이러한 유전체 층과 관련된 한 가지 문제는 전류 누출 특성이다. 따라서 이러한 물질이더 높은 유전 성질을 가지지만 과도한 누출 전류로 인하여 허용할 수 없는 결과를 초래한다.
이것은 극단의 산화 조건에 층을 노출시켜 치밀화를 시켜 대체로 극복된다. 그러나 이것은 하부 전극(금속-절연체-금속 축전지에 있는 금속)과 아래에 있는 하부 전극 연결부(대체로 폴리실리콘) 사이에 SiO2층을 형성하는 경향이 있다.
이 문제를 해결하는 한 가지 공지 기술은 하부 실리콘 물질과 금속 전극 사이에 규화 루테늄과 같은 전도성 장벽층을 형성하는 것이다. 규화 루테늄 장벽층을 형성하는데 선호되는 기술은 CVD이다. 그러나 CVD공정은 웨이퍼의 가장자리 및 배면에 규화 루테늄을 침착시킨다. 이러한 과잉 규화 루테늄은 후속 공정에서 제거될 수 있으며 웨이퍼의 전면에 규화 루테늄을 처리하고 웨이퍼를 추가 가공한 이후에 어느 순간 기판으로부터 제거될 수 있다. 불행히도 규화 루테늄은 화학적 에칭에 의해 기판으로부터 제거하기가 매우 어려운 물질이다. 따라서 여태까지는 후속 오염의 위험을 제거 또는 감소시키기에 적합한 수준으로 반도체 기판의 배면으로부터 규화 루테늄을 제거하기가 매우 어려웠다.
발명의 요약
본 발명은 규화 루테늄 처리방법에 관계한다. 한 측면에서 규화 루테늄 처리 방법은 반도체 기판의 전면 및 배면에 규화 루테늄을 형성하는 단계를 포함한다. 배면의 규화 루테늄은 염소 및 불소를 함유한 수용액에 노출되어 적어도 일부의 규화 루테늄을 제거한다. 이후에 기판 배면은 루테늄 산화물 에칭제 수용액에 노출된다. 이후 기판 배면은 불화수소산 함유 수용액에 노출된다.
본 발명은 규화 루테늄 처리방법에 관계한다.
도1은 본 발명에 따른 공정에 있는 반도체 웨이퍼의 단면도이다.
도2는 도1의 후속 단계에 있는 도1 웨이퍼를 보여준다.
도3은 도2의 후속 단계에 있는 도1 웨이퍼를 보여준다.
본 발명은 과학 및 유용한 예술의 진보를 촉진하는 미국 특허법의 구성 목적을 촉진하기 위해 제출되었다(1조 8항)
도1에서 반도체 웨이퍼(10)는 전면(14) 및 배면(16)을 갖는 벌크 단결정 실리콘 기판(12)을 포함한다. 반도체 기판은 반도체 웨이퍼(단독으로나 다른 물질을 포함한 어셈블리로)와 같은 벌크 반도체 물질과 반도체 물질 층(단독으로나 다른 물질을 포함한 어셈블리로)을 포함한 것이다. 기판은 반도체 기판을 포함한지지 구조물이다. 층은 단수나 복수이다.
보로포스포실리케이트 유리와 같은 전기 절연층(18)이 기판 전면(14)에 형성된다. 기판(12)까지 접촉 구멍(20)이 형성된다. 폴리실리콘과 같은 전도성 물질(220 및 장벽층이 구멍(20)내에 제공되고 절연층(18)의 최외곽 표면 아래로 약간 움푹 들어간다. 이것은 후속 가공을 위한 기판을 제공한다.
도2에서 기판의 배면에 규화 루테늄층(24)이 형성된다. 규화 루테늄층을 형성하는 기술은 화학 증착실 내에서 선구물질로 트리카보닐(1,3-시클로헥사디엔) 루테늄을 활용한 화학증착이다. 이러한 물질은 기포 발생기에서 25℃이상으로 유지되고 50sccm의 불활성 가스(가령 헬륨)가 기포 발생기를 통해 반응기 내의 샤워 헤드에 통과한다. 샤워 헤드를 통해 5sccm의 실란이 통과한다. 증착 압력의 예는 약 3Torr이고 웨이퍼 온도는 약 200℃이다. 규화 루테늄 필름에 다양한 양의 실리콘을 포함시키도록 실란의 양은 변화될 수 있으며 0.1m3의 반응기는 규화 루테늄 필름에 50%루테늄과 50%실리콘을 제공한다. 트리카보닐(1,3-시클로헥사디엔) 루테늄 선구물질은 미국특허 5,962,716(1998,8,27 출원, 명칭:루테늄 및 오스뮴 화합물 제조방법, 발명자: Stefan Uhlenbrock, Brian Vaartstra)에 발표된다. 미국특허출원 09/141,240(1998,10,27출원, 명칭:규화 루테늄 확산 장벽층과 그 형성방법, 발명자: Eugene marsh, Brian Vaartstra)은 이러한 선구물질을 사용한 규화 루테늄 CVD방법을 발표한다.
도3에서 전명의 규화 루테늄층(24)은 화학적-기계적 폴리싱 또는 레지스트 에칭 백에 의해 평탄화 되어 접촉 구멍 플러깅 물질(22) 위로 규화 루테늄 확산 장벽층(28)이 남는다.
한 측면에서 배면의 규화 루테늄층(26)은 염소 및 불소를 함유한 수용액에 노출되어 적어도 일부의 규화 루테늄을 제거하고 또 다른 측면에서 한다. 이후에 기판 배면은 루테늄 산화물 에칭제 수용액에 노출된다. 이후 기판 배면은 불화수소산 함유 수용액에 노출된다. 선호되는 용액은 물, 불화수소산 및 하이포염소산염을 포함한다. 하이포염소산염은 칼륨 하이포염소산염 및 칼슘 하이포염소산염을 포함하고 칼륨 하이포염소산염이 선호된다. 한 측면에서 이러한 노출은 물, 불화수소산및 칼륨 하이포염소산염으로 구성된 수용액에서 수행되고 이 용액은 98.5중량% 탈-이온수, 1.0중량% 불화수소산 및 0.5중량% 칼륨 하이포염소산염으로 구성된다. 또 다른 용액은 물, 불화수소산 및 용해된 염소 가스를 포함한다. 이러한 용액을 형성하는 방법은 물에 불화수소산 및 염소 가스를 주입하는 것이다. 또 다른 용액은 물, 불화수소산 및 하이포아염소산(HOCl)을 포함한다.
처리는 주변온도 내지 30℃ 및 주변 압력에서 수행된다. 배면이 처리되는 동안 기판의 전면은 용액으로 처리되지 않는다. 선호되는 처리공정은 1-5분, 특히 2-3분 동안 배면의 규화 루테늄에 용액을 분무하는 동안 기판을 회전시킨다. 게다가 회전 및 수용액 분무 적용을 위해 요즈음 선호되는 공정 공구는 SEZ 303 공구(SEZ America, Phoenix, Arizona)이다. 선호되는 결과는 약 1000옹스트롬의 규화 루테늄 층(26)을 제거하는 것이다. 이러한 처리는 기판(10)의 배면에서 루테늄을 효과적으로 에칭하여 도플레-주사 표면 분석종 농도와 유도쌍 플라즈마 매스 스펙트로메트리에 의해 측정할 경우 배면 표면에 5×1011원자/cm2-1×1014원자/cm2의 잔류 루테늄을 남긴다. 2001.3.5일 규화 루테늄 습식 에칭(발명자 Brenda Kraus, Michael Andreas)이란 명칭으로 출원된 미국특허출원에 발표된 방법으로 처리될 수 있다.
이러한 처리 이후 적어도 기판 배면이 물, 특히 탈이온수로 헹궈진다.
이후 기판 배면은 루테늄 옥사이드 에칭제 수용액에 노출된다. 일례는 아세트산과 세릭 암모늄 나이트레이트를 포함한 용액이다. 이 수용액은 물, 아세트산과 세릭 암모늄 나이트레이트를 포함한다. 예시 용액은 CR-14 크롬 에칭제(Cyant다Corporation, Freemont, California)로서 60중량% 물, 10중량% 아세트산과 30중량% 세릭 암모늄 나이트레이트를 포함한다. 또 다른 루테늄 옥사이드 에칭제 용액은 삼산화크롬과 황산을 포함한다.
염소 및 불소 함유 용액 처리를 수행하기 이전이나 이후에 기판의 배면에 루테늄 옥사이드가 형성되는지 여부는 명료하지 않다. 그러나 처음 처리/노출 이후 루테늄 옥사이드 에칭제 용액에 노출은 배면의 루테늄 함량을 줄이는데 효과적이다. 루테늄 옥사이드 에칭제 수용액에 노출은 기판 배면 표면에서 일부 루테늄을 효과적으로 에칭하여 1×1011원자/cm2-1×1013원자/cm2의 잔류 루테늄을 남긴다. 다시 말하자면 루테늄 옥사이드 에칭제 수용액에 제2노출은 기판의 배면으로부터 원소나 화합물 형태로 추가 루테늄을 제거한다. 선호되는 처리 공정은 주변온도 내지 약간 상승된 온도와 주변 압력에서 배면에 용액을 분무하는 동안 기판을 회전시키는 것이다. 처리 시간은 15초-3분, 특히 30초-1분이다. 선호되는 처리 기구는 SEZ303이다.
루테늄 옥사이드 에칭제 수용액 처리 이후 적어도 기판 배면이 물, 특히 탈이온수로 헹궈진다.
이후 기판 배면은 불화수소산 함유 수용액에 노출된다. 일례는 0.5중량%HF 및 99.5중량% 물을 함유한 묽은 용액이다. 배면에 용액을 분무하는 동안 기판을 회전시켜 처리가 수행된다. 선호되는 조건은 주변온도-30℃, 주변 압력이다. 처리 시간은 5-100초, 특히 15초이다. 이러한 처리는 웨이퍼 배면에서 루테늄을 더욱 에칭하는데 효과적이어서 9×1010원자/cm2미만의 잔류 루테늄을 남긴다. 기판의 노출은 물과 불화수소산으로 구성된 수용액, 특히 묽은 불화수소산 용액에 노출하는 것이다.
불화수소산 수용액 처리 이후 적어도 웨이퍼 배면이 물, 특히 탈이온수로 헹궈진다.
이후 기판 배면은 황산, 오존 및 과산화수소를 포함한 수용액에 노출된다. 이러한 노출은 불화수소산 처리 이후 기판을 수용액에 침지하여 이루어진다. 선호되는 용액은 물에 2중량% 농축 황산 및 1중량% 30%과산화수소를 포함한다.
최적의 공정은 3회전-에칭 단계를 포함하는데 제1단계는 불화수소산, 칼륨 하이포염소산염 및 물을 함유한 용액으로 3분산 분무 처리하는 것이고 이후 30초간 CR-14 유체로 처리하고 이후 15초간 0.5%/99.5% 묽은 HF용액으로 처리하는 단계가 수행된다. 이후에 기판을 침지하여 2:1 피란하(pirnanha)용액에서 7분간 처리한다. 각 단계 이후에 헹굼과정이 수행된다. 이것은 전면의 규화 루테늄 구조를 손상시키거나 칼륨 또는 세륨 오염을 남기지 않으면서 무-루테늄 웨이퍼 배면(9×1010원자/cm2미만)을 생성한다.

Claims (44)

  1. 반도체 기판의 전면 및 배면에 규화 루테늄을 형성하고;
    배면의 규화 루테늄을 염소 및 불소 함유 수용액에 노출시켜 적어도 일부의 규화 루테늄을 제거하고(제1노출);
    기판 배면을 루테늄 옥사이드 에칭제 수용액에 노출시키고(제2노출);
    기판의 배면을 불화수소산 함유 수용액에 노출시키는 단계(제3노출)를 포함한 규화 루테늄 처리방법
  2. 제 1항에 있어서, 제1, 제2 및 제3 노출단계가 배면에 용액을 분무하는 동안 기판을 회전시키는 과정을 포함함을 특징으로 하는 방법
  3. 제 1항에 있어서, 제1 및 제2 노출과 제2 및 제3 노출 중간에 기판 배면을 물로 헹구는 과정을 포함함을 특징으로 하는 방법
  4. 제 1항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 용존 염소 가스를 포함함을 특징으로 하는 방법
  5. 제 1항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 하이포아염소산을 포함함을 특징으로 하는 방법
  6. 제 1항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 하이포염소산염을 포함함을 특징으로 하는 방법
  7. 제 1항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 칼륨 하이포염소산염을 포함함을 특징으로 하는 방법
  8. 제 1항에 있어서, 루테늄 옥사이드 에칭제 수용액이 아세트산과 세릭 암모늄 나이트레이트를 포함함을 특징으로 하는 방법
  9. 제 1항에 있어서, 루테늄 옥사이드 에칭제 수용액이 삼산화크롬과 황산을 포함함을 특징으로 하는 방법
  10. 제 1항에 있어서, 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 기판 배면을 노출하는 단계를 포함함을 특징으로 하는 방법
  11. 제 1항에 있어서, 제3노출 이후에 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 기판 배면을 노출하는 단계를 포함함을 특징으로 하는 방법
  12. 반도체 기판의 전면 및 배면에 규화 루테늄을 형성하고;
    배면의 규화 루테늄을 하이포염소산염 함유 수용액에 노출시켜 적어도 일부의 규화 루테늄을 제거하고(제1노출);
    기판 배면을 루테늄 옥사이드 에칭제 수용액에 노출시키고(제2노출);
    기판의 배면을 불화수소산 함유 수용액에 노출시키는 단계(제3노출)를 포함한 규화 루테늄 처리방법
  13. 제 12항에 있어서, 제1, 제2 및 제3 노출단계가 배면에 용액을 분무하는 동안 기판을 회전시키는 과정을 포함함을 특징으로 하는 방법
  14. 제 12항에 있어서, 루테늄 옥사이드 에칭제 수용액이 아세트산과 세릭 암모늄 나이트레이트를 포함함을 특징으로 하는 방법
  15. 제 12항에 있어서, 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 기판 배면을 노출하는 단계를 포함함을 특징으로 하는 방법
  16. 제 12항에 있어서, 제3노출 이후에 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 기판 배면을 노출하는 단계를 포함함을 특징으로 하는 방법
  17. 제 12항에 있어서, 하이포염소산염 함유 수용액이 불화수소산과 칼륨 하이포염소산염을 포함함을 특징으로 하는 방법
  18. 반도체 기판의 전면 및 배면에 규화 루테늄을 형성하고;
    배면의 규화 루테늄을 물, 불화수소산 및 하이포염소산염 함유 수용액에 노출시켜 적어도 일부의 규화 루테늄을 제거하고(제1노출);
    기판 배면을 물, 아세트산 및 세릭 암모늄 나이트레이트로 구성된 수용액에 노출시키고(제2노출);
    기판의 배면을 물 및 불화수소산으로 구성된 수용액에 노출시키는 단계(제3노출)를 포함한 규화 루테늄 처리방법
  19. 제 18항에 있어서, 제1, 제2 및 제3 노출단계가 배면에 용액을 분무하는 동안 기판을 회전시키는 과정을 포함함을 특징으로 하는 방법
  20. 제 18항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 용존 염소 가스를 포함함을 특징으로 하는 방법
  21. 제 18항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 하이포아염소산을 포함함을 특징으로 하는 방법
  22. 제 1항에 있어서, 하이포염소산염이 칼륨 하이포염소산염을 포함함을 특징으로 하는 방법
  23. 제 18항에 있어서, 제3노출 이후에 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 기판 배면을 노출하는 단계를 포함함을 특징으로 하는 방법
  24. 반도체 기판의 전면 및 배면에 규화 루테늄을 형성하고;
    배면의 규화 루테늄을 염소 및 불소 함유 수용액에 노출시켜 배면 표면에 5×1011원자/cm2-1×1014원자/cm2의 잔류 루테늄을 남기고(제1노출);
    기판 배면을 루테늄 옥사이드 에칭제 수용액에 노출시켜 배면 표면에 1×1011원자/cm2-1×1013원자/cm2의 잔류 루테늄을 남기고(제2노출);
    기판의 배면을 불화수소산 함유 수용액에 노출시켜 배면 표면에 9×1010원자/cm2미만의 잔류 루테늄을 남기는 단계(제3노출)를 포함한 규화 루테늄 처리방법
  25. 제 24항에 있어서, 제3 노출이 5×1010원자/cm2미만의 잔류 루테늄을 남김을 특징으로 하는 방법
  26. 제 24항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 칼륨 하이포염소산염을 포함함을 특징으로 하는 방법
  27. 제 24항에 있어서, 루테늄 옥사이드 에칭제 수용액이 아세트산과 세릭 암모늄 나이트레이트를 포함함을 특징으로 하는 방법
  28. 제 24항에 있어서, 제3노출 이후에 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 기판 배면을 노출하는 단계를 포함함을 특징으로 하는 방법
  29. 반도체 기판의 전면 및 배면에 규화 루테늄을 형성하고;
    전면의 규화루테늄을 폴리싱하고;
    배면의 규화 루테늄을 염소 및 불소 함유 수용액에 노출시켜 배면 표면에 5×1011원자/cm2-1×1014원자/cm2의 잔류 루테늄을 남기고(제1노출);
    기판 배면을 루테늄 옥사이드 에칭제 수용액에 노출시켜 배면 표면에 1×1011원자/cm2-1×1013원자/cm2의 잔류 루테늄을 남기고(제2노출);
    기판의 배면을 불화수소산 함유 수용액에 노출시켜 배면 표면에 9×1010원자/cm2미만의 잔류 루테늄을 남기는 단계(제3노출)를 포함한 규화 루테늄 처리방법
  30. 반도체 기판을 화학 증착실에 위치시키고 반도체 기판의 전면 및 배면에 규화 루테늄을 침착하도록 트리카보닐(1,3-시클로헥사디엔) 루테늄을 제공하고;
    배면의 규화 루테늄을 염소 및 불소 함유 수용액에 노출시켜 적어도 일부의 규화 루테늄을 제거하고(제1노출);
    기판 배면을 루테늄 옥사이드 에칭제 수용액에 노출시키고(제2노출);
    기판의 배면을 불화수소산 함유 수용액에 노출시키는 단계(제3노출)를 포함한 규화 루테늄 처리방법
  31. 제 30항에 있어서, 챔버에 트리카보닐(1,3-시클로헥사디엔) 루테늄과 함께 실란을 제공하는 과정을 포함함을 특징으로 하는 방법
  32. 제 30항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 용존 염소 가스를 포함함을 특징으로 하는 방법
  33. 제 30항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 하이포아염소산을 포함함을 특징으로 하는 방법
  34. 제 30항에 있어서, 염소 및 불소 함유 수용액이 불화수소산과 칼륨 하이포염소산염을 포함함을 특징으로 하는 방법
  35. 제 30항에 있어서, 루테늄 옥사이드 에칭제 수용액이 아세트산과 세릭 암모늄 나이트레이트를 포함함을 특징으로 하는 방법
  36. 제 30항에 있어서, 루테늄 옥사이드 에칭제 수용액이 삼산화크롬과 황산을 포함함을 특징으로 하는 방법
  37. 제 30항에 있어서, 제3노출 이후에 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 기판 배면을 노출하는 단계를 포함함을 특징으로 하는 방법
  38. 반도체 기판의 전면 및 배면에 규화 루테늄을 형성하고;
    기판을 회전시키고 이 동안 배면의 규화 루테늄에 불화수소산 및 하이포염소산염 함유 수용액을 분무하여 배면 표면에 5×1011원자/cm2-1×1014원자/cm2의 잔류 루테늄을 남기고;
    기판 배면을 물로 헹구고;
    기판을 회전시키고 이 동안 기판 배면에 아세트산 및 세릭 암모늄 나이트레이트 함유 수용액을 분무하여 배면 표면에 1×1011원자/cm2-1×1013원자/cm2의 잔류 루테늄을 남기고;
    기판 배면을 물로 헹구고;
    기판을 회전시키고 이 동안 기판의 배면에 불화수소산 함유 수용액을 분무하여 배면 표면에 9×1010원자/cm2미만의 잔류 루테늄을 남기고;
    기판 배면을 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에노출시키는 단계를 포함한 규화 루테늄 처리방법
  39. 제 38항에 있어서, 하이포염소산염이 칼륨 하이포염소산염을 포함함을 특징으로 하는 방법
  40. 제 38항에 있어서, 노출이 기판을 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 침지하는 것임을 특징으로 하는 방법
  41. 제 38항에 있어서, 기판을 회전시키고 이 동안 기판의 배면에 불화수소산 함유 수용액을 분무하는 단계가 배면 표면에 5×1010원자/cm2미만의 잔류 루테늄을 남김을 특징으로 하는 방법
  42. 반도체 기판의 전면 및 배면에 규화 루테늄을 형성하고;
    기판을 회전시키고 이 동안 배면의 규화 루테늄에 물, 불화수소산 및 칼륨 하이포염소산염 함유 수용액을 분무하여 배면 표면에 5×1011원자/cm2-1×1014원자/cm2의 잔류 루테늄을 남기고;
    기판 배면을 물로 헹구고;
    기판을 회전시키고 이 동안 기판 배면에 물, 아세트산 및 세릭 암모늄 나이트레이트 함유 수용액을 분무하여 배면 표면에 1×1011원자/cm2-1×1013원자/cm2의 잔류 루테늄을 남기고;
    기판 배면을 물로 헹구고;
    기판을 회전시키고 이 동안 기판의 배면에 불화수소산 함유 수용액을 분무하여 배면 표면에 9×1010원자/cm2미만의 잔류 루테늄을 남기고;
    기판 배면을 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 노출시키는 단계를 포함한 규화 루테늄 처리방법
  43. 제 42항에 있어서, 반도체 기판을 화학 증착실에 위치시키고 반도체 기판의 전면 및 배면에 규화 루테늄을 침착하도록 트리카보닐(1,3-시클로헥사디엔) 루테늄을 제공하는 과정을 포함함을 특징으로 하는 방법
  44. 반도체 기판을 화학 증착실에 위치시키고 반도체 기판의 전면 및 배면에 규화 루테늄을 침착하도록 트리카보닐(1,3-시클로헥사디엔) 루테늄을 제공하고;
    기판을 회전시키고 이 동안 배면의 규화 루테늄에 98.5% 물, 1.0% 불화수소산 및 0.5% 칼륨 하이포염소산염 함유 수용액을 분무하여 배면 표면에 5×1011원자/cm2-1×1014원자/cm2의 잔류 루테늄을 남기고;
    기판 배면을 물로 헹구고;
    기판을 회전시키고 이 동안 기판 배면에 물, 아세트산 및 세릭 암모늄 나이트레이트 함유 수용액을 분무하여 배면 표면에 1×1011원자/cm2-1×1013원자/cm2의 잔류 루테늄을 남기고;
    기판 배면을 물로 헹구고;
    기판을 회전시키고 이 동안 기판의 배면에 불화수소산 함유 수용액을 분무하여 배면 표면에 9×1010원자/cm2미만의 잔류 루테늄을 남기고;
    기판 배면을 황산과 오존 및 과산화수소중 적어도 하나를 포함한 수용액에 노출시키는 단계를 포함한 규화 루테늄 처리방법
KR10-2003-7010253A 2001-03-15 2002-03-11 규화 루테늄 처리방법 KR100505175B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/810,008 US6399492B1 (en) 2001-03-15 2001-03-15 Ruthenium silicide processing methods
US09/810,008 2001-03-15
PCT/US2002/007648 WO2002075803A2 (en) 2001-03-15 2002-03-11 Ruthenium silicide processing methods

Publications (2)

Publication Number Publication Date
KR20030074777A true KR20030074777A (ko) 2003-09-19
KR100505175B1 KR100505175B1 (ko) 2005-08-02

Family

ID=25202736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7010253A KR100505175B1 (ko) 2001-03-15 2002-03-11 규화 루테늄 처리방법

Country Status (9)

Country Link
US (1) US6399492B1 (ko)
EP (1) EP1368825B1 (ko)
JP (1) JP4292502B2 (ko)
KR (1) KR100505175B1 (ko)
CN (1) CN1271693C (ko)
AT (1) ATE420460T1 (ko)
AU (1) AU2002248614A1 (ko)
DE (1) DE60230725D1 (ko)
WO (1) WO2002075803A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220015337A (ko) * 2020-07-30 2022-02-08 시바우라 메카트로닉스 가부시끼가이샤 기판 처리 방법 및 기판 처리 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498110B2 (en) * 2001-03-05 2002-12-24 Micron Technology, Inc. Ruthenium silicide wet etch
US7513920B2 (en) * 2002-02-11 2009-04-07 Dupont Air Products Nanomaterials Llc Free radical-forming activator attached to solid and used to enhance CMP formulations
US20040114867A1 (en) * 2002-12-17 2004-06-17 Matthew Nielsen Tunable micro-ring filter for optical WDM/DWDM communication
US7597819B1 (en) * 2004-12-20 2009-10-06 Sandia Corporation Redox buffered hydrofluoric acid etchant for the reduction of galvanic attack during release etching of MEMS devices having noble material films
CN101180379B (zh) * 2005-03-25 2013-07-24 气体产品与化学公司 用于含有金属离子氧化剂的化学机械抛光组合物中的二羟基烯醇化合物
US7630114B2 (en) * 2005-10-28 2009-12-08 Idc, Llc Diffusion barrier layer for MEMS devices
US20070295357A1 (en) * 2006-06-27 2007-12-27 Lovejoy Michael L Removing metal using an oxidizing chemistry
CA3085086C (en) 2011-12-06 2023-08-08 Delta Faucet Company Ozone distribution in a faucet
US11458214B2 (en) 2015-12-21 2022-10-04 Delta Faucet Company Fluid delivery system including a disinfectant device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658966B2 (ja) * 1995-04-20 1997-09-30 日本電気株式会社 フォトマスク及びその製造方法
US6313035B1 (en) * 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
US6090697A (en) * 1997-06-30 2000-07-18 Texas Instruments Incorporated Etchstop for integrated circuits
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
US6133159A (en) 1998-08-27 2000-10-17 Micron Technology, Inc. Methods for preparing ruthenium oxide films
US5962716A (en) 1998-08-27 1999-10-05 Micron Technology, Inc. Methods for preparing ruthenium and osmium compounds
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6342446B1 (en) * 1998-10-06 2002-01-29 Texas Instruments Incorporated Plasma process for organic residue removal from copper
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220015337A (ko) * 2020-07-30 2022-02-08 시바우라 메카트로닉스 가부시끼가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
JP2004527115A (ja) 2004-09-02
JP4292502B2 (ja) 2009-07-08
WO2002075803A2 (en) 2002-09-26
CN1533598A (zh) 2004-09-29
DE60230725D1 (de) 2009-02-26
KR100505175B1 (ko) 2005-08-02
EP1368825A2 (en) 2003-12-10
EP1368825B1 (en) 2009-01-07
WO2002075803A3 (en) 2003-05-01
US6399492B1 (en) 2002-06-04
AU2002248614A1 (en) 2002-10-03
ATE420460T1 (de) 2009-01-15
CN1271693C (zh) 2006-08-23

Similar Documents

Publication Publication Date Title
KR102247535B1 (ko) 고종횡비 구조들을 위한 제거 방법들
TWI402908B (zh) 蝕刻高長寬比接觸之方法
JP3676958B2 (ja) 半導体集積回路装置の製造方法
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
TWI704605B (zh) 半導體裝置與其形成方法
JP2012500480A (ja) バリア層除去方法及び装置
KR100505175B1 (ko) 규화 루테늄 처리방법
US8206603B2 (en) Methods of etching nanodots, methods of fabricating integrated circuit devices and device structures, methods of etching a layer comprising a late transition metal, and methods of forming a plurality of transistor gate constructions
TW202217959A (zh) 用於移除含鋁薄膜之系統及方法
JPH09246221A (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
US7078161B2 (en) Plasma ashing process for removing photoresist and residues during ferroelectric device fabrication
KR19980071537A (ko) 도핑된 폴리실리콘층 및 폴리실리콘층 구조물의 제조 방법 및 폴리실리콘층을 포함하는 층 및 층 구조물의 구조화 방법
JP3570903B2 (ja) 半導体装置の製造方法
KR100424715B1 (ko) 반도체 소자의 캐패시터 제조방법
US20090197421A1 (en) Chemistry and compositions for manufacturing integrated circuits
KR20040059783A (ko) 반도체 소자의 캐패시터 제조방법
JPH0218577B2 (ko)
KR100468698B1 (ko) 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
KR20060076340A (ko) 스토리지 커패시터의 제조방법
CN109411406A (zh) 半导体结构及其形成方法
JPH06338499A (ja) 半導体装置の製造方法
KR19990055152A (ko) 반도체 소자의 콘택플러그 형성방법
KR20040059442A (ko) 반도체 소자의 캐패시터 제조방법
KR20020080891A (ko) 반도체 소자의 커패시터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee