JP2004527115A - ルテニウムシリサイド処理方法 - Google Patents

ルテニウムシリサイド処理方法 Download PDF

Info

Publication number
JP2004527115A
JP2004527115A JP2002574120A JP2002574120A JP2004527115A JP 2004527115 A JP2004527115 A JP 2004527115A JP 2002574120 A JP2002574120 A JP 2002574120A JP 2002574120 A JP2002574120 A JP 2002574120A JP 2004527115 A JP2004527115 A JP 2004527115A
Authority
JP
Japan
Prior art keywords
ruthenium
substrate
backside
treatment method
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002574120A
Other languages
English (en)
Other versions
JP4292502B2 (ja
Inventor
ミカエル, ティー. アンドリース,
ポール, エイ. モーガン,
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2004527115A publication Critical patent/JP2004527115A/ja
Application granted granted Critical
Publication of JP4292502B2 publication Critical patent/JP4292502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • H01L21/32053Deposition of metallic or metal-silicide layers of metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/0209Cleaning of wafer backside
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Catalysts (AREA)
  • Semiconductor Memories (AREA)

Abstract

本発明はルテニウムシリサイドを処理する方法を含む。一つの実施例では、ルテニウムシリサイド処理方法は、以下の処理過程を順番に有する。ルテニウムシリサイド(24,26)が半導体基板の表側と裏側上に形成される。裏側ルテニウムシリサイドは、基板裏側から少なくとも幾らかのルテニウムシリサイドを除去するのに有効な、塩素及びフッ素含有水溶性溶液に晒される。その後、基板裏側は、水溶性酸化ルテニウムエッチング溶液に晒される。その次に、基板裏側は、水溶性フッ化水素酸含有溶液に晒される。

Description

【技術分野】
【0001】
本発明は、ルテニウムシリサイドの処理方法に関する。
【背景技術】
【0002】
DRAMのメモリセル密度が増すにつれ、セル領域を減らしつつ十分高い蓄積容量を維持するための努力が行われている。そして、さらにセル領域を減らすことを目的とした努力が行われている。セル容量を増加する一つの方法は、セル構造技術によるものである。そのような技術には、トレンチ又はスタック式キャパシタ等の3次元又は立体的セルキャパシタが含まれる。さらに、形状サイズがどんどん小さくなることに伴い、セル誘電体、セル構造体のための改良された材料の開発が重要となってきている。
【0003】
高密度集積メモリデバイスには、スタック又はトレンチ構造の3次元キャパシタのための非常に薄い誘電体フィルムが要求される。この要件以上を満たすためには、キャパシタ誘電体厚は、SiO等価厚で2.5nm以下となるであろう。五酸化タンタル、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸鉛ジルコニウム、タンタル酸ストロンチウムビスマス等の化学気相堆積(CVD)高k誘電体材料が、その目的のためのセル誘電体層を構成するものと考えられている。これらの材料の誘電率は、典型的には、従来のSiに基づくキャパシタ誘電体層の誘電率よりも3倍又はそれ以上の値である。しかしながら、これらの誘電体層に関連した一つの欠点は、望ましくない漏れ電流特性があることである。したがって、これらの材料は本来的に高い絶縁特性を有しているが、堆積すると、過度の漏れ電流のために、典型的には受け入れ難い結果を生ずることになる。
【0004】
そのような欠点は、典型的には、層を酸化条件にさらすことによって克服することができる。しかしながら、残念ながら、そうすると、下部電極(典型的には、金属−絶縁体−金属形式のキャパシタでは金属)とその下の下部電極接続部(典型的にはポリシリコン)との中間又は間にSiO層が形成される傾向がある。
【0005】
この問題の解決に指向した一つの従来技術は下部シリコン材料と金属電極の間に、例えばルテニウムシリサイド等の導電性バリア層を形成することである。ルテニウムシリサイドバリア層を形成するための好ましい技術は、CVD法である。しかしながら、CVD処理は、通常、ウェーハの端部及び裏側上にもルテニウムシリサイドを堆積してしまう。この過度のルテニウムシリサイドは後の工程で除去されればよい。つまり、過度のルテニウムシリサイドは、ルテニウムシリサイドを基板面の前面側上に形成した後で、そしてウェーハを更に次の処理工程に進めるある段階において、基板面から除去されることが好ましい。残念ながら、ルテニウムシリサイドは、現在、化学エッチングによっての基板からの除去が非常に難しい物質である。したがって、これまでは、半導体基板の裏側からルテニウムシリサイドを、その後の蓄積という重大なリスクを排除又は減少させるために、有効的に好ましい低いレベルまで除去することが非常に困難であった。
【0006】
【特許文献1】
米国特許番号第5,962,716号明細書
【特許文献2】
米国特許出願番号第09/141,240号明細書
【発明の開示】
【0007】
本発明はルテニウムシリサイドの処理方法を含むものである。一つの実施例では、ルテニウムシリサイド処理方法は、半導体基板の表側と裏側上にルテニウムシリサイドを形成する工程を含む。裏側のルテニウムシリサイドは、そこから少なくとも幾らかのルテニウムシリサイドを除去するのに有効な、塩素及びフッ素含有水溶性用溶液に晒される。その後、基板裏側は、水溶性酸化ルテニウムエッチング溶液に晒される。その後、基板裏側は、水溶性フッ化水素酸含有溶液に晒される。
【発明を実施するための最良の形態】
【0008】
本願発明の開示は、科学技術の発展・促進を立法目的とする米国特許法に則ってなされるものである(第1条第8項)。
【0009】
図1には、参照番号10で示される処理中の半導体ウェーハ片が示されている。半導体ウェーハ片10は、表側面14及び裏側面16を有したバルク単結晶シリコン基板12を含む。本明細書において、用語“半導体基板”又は“半導電性基板”は、半導電性ウェーハ(単体又はその上に他の材料を有する組合体)等のバルク半導体材料、及び半導電性材料層(単体又は他の材料を含む組合体)に限定されることなく、半導電性材料を有する如何なる構成をも意味するものと定義される。用語“基板”は、上記の半導電性基板に限られることなく、これを含む如何なる支持構造体を意味するものである。また、本願明細書において、用語“層”は、特に表示されている場合を除き、単一のもの及び複数のものを含むものである。
【0010】
例えばボロフォスフォシリケイトグラスからなる電気的絶縁層18が、基板の表側面14上に形成されている。層18を貫通して基板12までコンタクト用開口20が形成されている。例えばポリシリコン及びバリア層である導電性材料22が開口20内に設けられ、該導電性材料22は、絶縁層18の最も外側の面より僅かに落ち込むように処理されることが好ましい。こうすることにより、本発明の特徴によって次に処理される、一つの例に過ぎないが基板が提供される。なお、本発明による処理は如何なる半導体基板にも適用できるものであり、本願発明は、ここに規定される基板にだけに限定されるものではない。
【0011】
図2を参照すると、基板の表側上にはルテニウムシリサイド層24が形成され、他方、基板の裏側上にはルテニウムシリサイド層26が形成される。ルテニウムシリサイド層を形成するための例示的好ましい技術方法は、化学気相堆積チャンバー内に前駆体としてトリカルボニル(1,3−シクロヘキサジエン)ルテニウムを用いた化学気相堆積法によることである。一つの例としてではあるが、より具体的には、この材料はバブラー内で20℃又はそれよりも若干高い温度に保たれることが好ましく、そして、50sccmの不活性ガス(例えば、ヘリウム)が、バブラーを通して反応器内のシャワーヘッドまで導入される。5sccmのシランもまた、シャワーヘッドまで通過させられる。堆積のための例示的圧力は、例示的ウェーハ温度が約200℃のとき、約3Torrである。シランの量は、ルテニウムシリサイドフィルムに異なる量のシリコンを導入するために変更することができる。0.1m反応器での例では、ルテニウムシリサイドフィルム内に、約50%のルテニウムと50%のシリコンとなる。トリカルボニル(1,3−シクロヘキサジエン)ルテニウム前駆体は、発明の名称が“ルテニウム・オスミウム化合物生成方法”であり、発明者としてステファン ユーレンブロック及びブライアン バートストラが挙げられている、1998年8月27日付出願に基づく米国特許番号第5,962,716号に記載されている。発明の名称が“ルテニウムシリサイド拡散バリア層及びその形成方法”であり、発明者としてオイゲン マーシュ及びブライアン バートストラが挙げられている、1998年10月27日付米国特許出願番号第09/141,240号は、この前駆体を用いたルテニウムシリサイドのための典型的CVD法を開示している。
【0012】
図3を参照すると、表側ルテニウムシリサイド層24は、コンタクト用開口プラグ材料22の上に導電性ルテニウムシリサイド拡散バリア層領域28を残して、化学・機械研磨法又はレジスト膜エッチバック法により平坦化されている。
【0013】
一つの実施例では、裏側ルテニウムシリサイド層26は次に、裏側から少なくとも幾らかのルテニウムウシリサイドを除去するのに有効な、塩素及びフッ素含有水溶性溶液に晒される。もう一つの実施例では、溶液内のフッ素の存在如何に関わらず、次亜塩素酸塩を含有した酸性水溶液に晒される。二つの実施例における好ましい溶液は、水、フッ化水素酸及び次亜塩素酸塩を含有する。例示的次亜塩素酸塩には次亜塩素酸カリウム及び的次亜塩素酸カルシウムが含まれるが、前者の次亜塩素酸カリウムがより好ましい。一つの好適実施例では、そのような晒し過程は、基本的に水とフッ化水素酸及び次亜塩素酸カリウムを含有した水溶液を用いて行われる。例えば、重量%で、次亜塩素酸カリウムが0.5%、フッ化水素酸が1.0%、脱イオン水が98.5%の水溶液である。もう一つの好適な溶液は、水、フッ化水素酸、溶存塩素ガスを含む。そのような溶液を生成する一つの例示的方法は、水にHFガス及び塩素ガスを注入する方法である。さらに、一例に過ぎないが、もう一つの好適溶液は、水、フッ化水素酸及び次亜塩素酸(HOCl)を含む。
【0014】
処理は、周囲温度から30℃で大気圧の下で行われることが好ましい。基板の表側は、その裏側が溶液によって処理されている間、その溶液によって処理されないことが好ましい。最も好ましい処理には、好ましくは1−5分間、より好ましくは2−3分間、裏側ルテニウムシリサイドにそのような溶液をスプレイしている間、基板を回転させておくことを含む。さらに、基板を回転させ且つ水溶液をスプレイするための今日の好ましい処理ツールは、米国アリゾナ州フェニックス所在のSEZ社から購入することができるSEZ303型処理ツールである。ルテニウムシリサイド層26を約1000Å除去することを目標とする。さらに、そのような処理は、基板10の裏側から、そこに残留ルテニウムを測定器による測定で5×1011原子/cmから1×1014原子/cm残して、ルテニウムウを有効的に除去するように実施されることが好ましい。さもなければ、処理は、発明の名称が“ルテニウムシリサイドのウェットエッチング”で、発明者としてブレンダ クラウス及びミカエル アンドリースが記載された、2001年3月5日付米国特許出願第________号に記載されているような方法で実施される。
【0015】
処理の最後で、少なくとも基板裏面が水、好ましくは脱イオン水で洗浄されることが好ましい。
【0016】
その後、基板裏面は、水溶性酸化ルテニウムエッチング溶液に晒される。一例ではあるが、例には、酢酸及び硝酸セリンアンモニウムを含有する溶液が含まれる。好ましくは、水溶液は、基本的には水、酢酸及び硝酸セリンアンモニウムからなる。一つの特定溶液を挙げると、重量%で酢酸を10%、硝酸セリンアンモニウムを30%、水60%を含むと思われる、カリフォルニア州フリーモント所在のCyantek Corporationから市販されているCR−14クロムエッチング用液である。一例に過ぎないが、これに代わる酸化ルテニウムエッチング溶液は、三酸化クロム及び硫酸を含む。
【0017】
最初に記載した塩素及びフッ素含有溶液処理を実行する前又は後に、基板の裏側上に酸化ルテニウムが実際に形成されるか否かは決まっておらず、またはっきりしていない。最初の処理/晒し過程の後に酸化ルテニウムエッチング溶液に晒すことは、基板裏側のルテニウム物質を減少させるのに有効である。水溶性酸化ルテニウム溶液へ晒すことは、基板裏側に残留ルテニウムを1×1011原子/cmから1×1013原子/cm残して、基板裏側から幾らかのルテニウムをエッチング除去するのに有効であることが好ましい。換言すれば、水溶性酸化ルテニウム溶液への好ましい二番目の晒し過程は、基板の裏側からの、単体物質又は化合物の形態での追加的なルテニウムの除去をもたらすことが好ましい。その際の好ましい処理方法は、好ましくは前にも述べたように、周囲温度又はそれよりも僅かに高い温度で且つ大気圧の条件下で、基板に対して溶液をスプレイしている間に、基板を回転させることである。好ましい処理時間は15秒から3分であり、30秒から1分がより好ましい。好ましい処理装置は、先に述べたSEZ303である。
【0018】
水溶性酸化ルテニウムエッチング溶液での処理の終わりに、少なくとも基板の裏側は、水、好ましくは脱イオン水の散布により洗浄されることが好ましい。
【0019】
その後、基板の裏側は、水溶性フッ化水素酸含有溶液に晒される。そのような溶液は、重量比でHFを0.5%、水を99.5%有する希釈フッ化水素酸溶液であることが好ましい。そのような処理は、上で述べたように、そのような溶液を基板裏側にスプレイしている間、基板を回転させることによって実施されることが好ましい。好ましい条件は、周囲の温度から30℃までの温度及び大気圧である。好ましい処理時間は5−100秒であり、約15秒がより好ましい。そのような処理は、基板の裏側面に残留ルテニウムを9×1010原子/cmより多くなく残すように、ウェーハ裏側からルテニウムを更にエッチングすることに有効である。好ましくは、基板を晒すこの過程は、基本的に水とフッ化水素酸からなる水溶性溶液、例えば、好ましくは上で述べた希釈フッ化水素酸溶液に晒すことである。
【0020】
好ましくは、水溶性フッ化水素酸による処理の後、少なくともウェーハの裏側は、水,好ましくは脱イオン水によって洗浄される。
【0021】
好ましくは、基板裏面はその後、硫酸と少なくともオゾン及び過酸化水素の何れか一つとからなる水溶性溶液に晒される。この溶液に晒す過程は、フッ化水素酸処理の後で行われることが好ましい。そして、基板を所望の水溶性溶液に浸漬することによって行われることが好ましい。例示的好適溶液は、水溶液中、2重量部濃硫酸対1重量部30%(重量比)Hの溶液である。
【0022】
最も効率的な処理は三つの回転エッチング過程からなることが分かった。最初の回転エッチング過程は、上記の好適なフッ化水素酸、次亜塩素酸カリウム及び水含有溶液で3分間スプレイ処理することである。その次の好ましい第2番目の回転エッチング過程は、約30秒間の液体CR−14を用いての処理である。この処理の後、15秒間の好ましくは0.5%/99.5%希釈HF溶液を用いた処理が行われる。その次に、好ましくは、上記好適な2:1ピラニア溶液内に基板を浸漬することによる7分間の処理が続く。上記各過程の間と、ピラニア処理の後に洗浄が実施される。そうすることにより、表側ルテニウムシリサイド構造体に損傷を与えることなく、又は副次的なカリウム又はセリウム汚染物質の堆積なく、機器測定範囲内で、ルテニウムが実質的に無い(即ち、9×10原子/cm以下)ウェーハ裏側を形成できることが分かった。
【0023】
本願明細書内に引用されている特許及び特許出願は、所謂当業者が認識している技術を開示するためになされたものであり、本願明細書に援用されるものである。
【0024】
以上、本願発明を好適実施例によって説明したが、本願発明は、図示及び説明されたものに限定されるものではない。本願発明は、特許請求の範囲によってのみ限定され、均等の原則に従って改変できるものである。
【図面の簡単な説明】
【0025】
【図1】図1は本発明の一実施態様に従って処理中の例示的半導体ウェーハ片の概略断面図である。
【図2】図2は図1に示した処理過程に続くある処理過程における図1のウェーハ片を示す断面図である。
【図3】図3は図2に示した処理過程に続くある処理過程における図1のウェーハ片を示す断面図である。

Claims (44)

  1. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板の表側と裏側上にルテニウムシリサイドを形成する過程と、
    裏側から少なくとも幾らかのルテニウムシリサイドを除去するのに有効な、塩素及びフッ素含有水溶性溶液に裏側ルテニウムシリサイドを第1番目に晒す過程と、
    基板裏側を水溶性酸化ルテニウムエッチング溶液に第2番目に晒す過程と、
    基板裏側を水溶性フッ化水素酸含有溶液に第3番目に晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
  2. 第1番目、第2番目及び第3番目の各晒し過程は、基板の裏側にそれぞれの溶液をスプレイしている間、基板を回転することを含むことを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  3. 第1番目と第2番目の晒し過程の間、及び第2番目と第3番目の晒し過程の間に、基板裏側を水で洗浄する過程を有することを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  4. 塩素及びフッ素含有水溶性溶液はフッ化水素酸及び溶解塩素ガスからなることを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  5. 塩素及びフッ素含有水溶性溶液はフッ化水素酸及び次亜塩素酸からなることを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  6. 塩素及びフッ素含有水溶性溶液はフッ化水素酸及び次亜塩素酸塩からなることを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  7. 塩素及びフッ素含有水溶性溶液はフッ化水素酸及びカリウム次亜塩素酸塩からなることを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  8. 水溶性酸化ルテニウムエッチング溶液は、酢酸及び硝酸セリンアンモニウムからなることを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  9. 水溶性酸化ルテニウムエッチング溶液は、三酸化クロム及び硫酸からなることを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  10. 硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程を更に具備することを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  11. 前記第3番目の晒し過程の後で、硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程を更に具備することを特徴とする請求項1に記載のルテニウムシリサイド処理方法。
  12. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板の表側と裏側上にルテニウムシリサイドを形成する過程と、
    次亜塩素酸塩からなる水溶性酸性溶液に裏側ルテニウムシリサイドを晒す第1番目の過程と、
    基板裏側を水溶性酸化ルテニウムエッチング溶液に第2番目に晒す過程と、
    基板裏側を水溶性フッ化水素酸含有溶液に第3番目に晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
  13. 第1番目、第2番目及び第3番目の各晒し過程は、基板の裏側にそれぞれの溶液をスプレイしている間、基板を回転することを含むことを特徴とする請求項12に記載のルテニウムシリサイド処理方法。
  14. 水溶性酸化ルテニウムエッチング溶液は、酢酸及び硝酸セリンアンモニウムからなることを特徴とする請求項12に記載のルテニウムシリサイド処理方法。
  15. 硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程を更に具備することを特徴とする請求項12に記載のルテニウムシリサイド処理方法。
  16. 前記第3番目の晒し過程の後で、硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程を更に具備することを特徴とする請求項12に記載のルテニウムシリサイド処理方法。
  17. 次亜塩素酸塩を有する水溶性酸性溶液は、フッ化水素酸及びカリウム次亜塩素酸塩からなることを特徴とする請求項12に記載のルテニウムシリサイド処理方法。
  18. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板の表側と裏側上にルテニウムシリサイドを形成する過程と、
    基板裏側から少なくとも幾らかのルテニウムシリサイドを除去するのに有効な、基本的に水とフッ化水素酸と少なくとも一つの次亜塩素酸塩からなる水溶性溶液に裏側ルテニウムシリサイドを晒す第1番目の過程と、
    基板裏側を、基本的に水と酢酸と硝酸セリンアンモニウムからなる水溶性溶液に第2番目に晒す過程と、
    基板裏側を、基本的に水とフッ化水素酸からなる水溶性溶液に第3番目に晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
  19. 第1番目、第2番目及び第3番目の各晒し過程は、基板の裏側にそれぞれの溶液をスプレイしている間、基板を回転することを含むことを特徴とする請求項18に記載のルテニウムシリサイド処理方法。
  20. 塩素及びフッ素含有水溶性溶液は、フッ化水素酸及び溶解塩素ガスからなることを特徴とする請求項18に記載のルテニウムシリサイド処理方法。
  21. 塩素及びフッ素含有水溶性溶液は、フッ化水素酸及び次亜塩素酸からなることを特徴とする請求項18に記載のルテニウムシリサイド処理方法。
  22. 少なくとも一つの次亜塩素酸塩は、カリウム次亜塩素酸塩であることを特徴とする請求項18に記載のルテニウムシリサイド処理方法。
  23. 前記第3番目の晒し過程の後で、硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程を更に具備することを特徴とする請求項18に記載のルテニウムシリサイド処理方法。
  24. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板の表側と裏側上にルテニウムシリサイドを形成する過程と、
    基板裏側面に残留ルテニウムを5×1011原子/cmから1×1014原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、塩素及びフッ素含有水溶液に裏側ルテニウムシリサイドを晒す第1番目の過程と、
    基板裏側面に残留ルテニウムを1×1011原子/cmから1×1013原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、水溶性酸化ルテニウムエッチング溶液に基板裏側を第2番目に晒す過程と、
    基板裏側面に9×1010原子/cmより多くない残留ルテニウムを残して、基板裏側からルテニウムをエッチングするのに有効な、水溶性フッ化水素酸含有溶液に基板裏側を第3番目に晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
  25. 第3番目の晒し過程は、裏側面残留ルテニウムを5×1010原子/cmより多くなく残すのに有効であることを特徴とする請求項24に記載のルテニウムシリサイド処理方法。
  26. 塩素及びフッ素含有水溶液は、フッ化水素酸及びカリウム次亜塩素酸塩からなることを特徴とする請求項24に記載のルテニウムシリサイド処理方法。
  27. 水溶性酸化ルテニウムエッチング溶液は、酢酸及び硝酸セリンアンモニウムからなることを特徴とする請求項24に記載のルテニウムシリサイド処理方法。
  28. 前記第3番目の晒し過程の後で、硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程を更に具備することを特徴とする請求項24に記載のルテニウムシリサイド処理方法。
  29. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板の表側と裏側上にルテニウムシリサイドを形成する過程と、
    表側ルテニウムシリサイドを研磨する過程と、
    基板裏側面に残留ルテニウムを5×1011原子/cmから1×1014原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、塩素及びフッ素含有水溶液に裏側ルテニウムシリサイドを晒す第1番目の過程と、
    基板裏側面に残留ルテニウムを1×1011原子/cmから1×1013原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、水溶性酸化ルテニウムエッチング溶液に基板裏側を第2番目に晒す過程と、
    基板裏側面に9×1010原子/cmより多くない残留ルテニウムを残して、基板裏側からルテニウムをエッチングするのに有効な、水溶性フッ化水素酸含有溶液に基板裏側を第3番目に晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
  30. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板を化学気相堆積チャンバー内に配置し、半導体基板の表側及び裏側上にルテニウムウシリサイドを堆積させるのに効果的なトリカルボニル(1,3−シクロヘキサジエン)ルテニウムを提供する過程と、
    裏側から少なくとも幾らかのルテニウムシリサイドを除去するのに有効な、塩素及びフッ素含有水溶性溶液に裏側ルテニウムシリサイドを第1番目に晒す過程と、
    基板裏側を水溶性酸化ルテニウムエッチング溶液に第2番目に晒す過程と、
    基板裏側を水溶性フッ化水素酸含有溶液に第3番目に晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
  31. チャンバー内に、トリカルボニル(1,3−シクロヘキサジエン)ルテニウムと一緒に、シランを提供する過程を更に具備することを特徴とする請求項30に記載のルテニウムシリサイド処理方法。
  32. 塩素及びフッ素含有水溶性溶液は、フッ化水素酸及び溶解塩素ガスからなることを特徴とする請求項30に記載のルテニウムシリサイド処理方法。
  33. 塩素及びフッ素含有水溶性溶液は、フッ化水素酸及び次亜塩素酸からなることを特徴とする請求項30に記載のルテニウムシリサイド処理方法。
  34. 塩素及びフッ素含有水溶性溶液は、フッ化水素酸及びカリウム次亜塩素酸塩からなることを特徴とする請求項30に記載のルテニウムシリサイド処理方法。
  35. 水溶性酸化ルテニウムエッチング溶液は、酢酸及び硝酸セリンアンモニウムからなることを特徴とする請求項30に記載のルテニウムシリサイド処理方法。
  36. 水溶性酸化ルテニウムエッチング溶液は、三酸化クロム及び硫酸からなることを特徴とする請求項30に記載のルテニウムシリサイド処理方法。
  37. 前記第3番目の晒し過程の後で、硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程を更に具備することを特徴とする請求項30に記載のルテニウムシリサイド処理方法。
  38. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板の表側と裏側上にルテニウムシリサイドを形成する過程と、
    基板裏側面に残留ルテニウムを5×1011原子/cmから1×1014原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、フッ化水素酸及び次亜塩素酸塩からなる水溶性溶液を裏側ルテニウムにスプレイしている間、基板を回転させる過程と、
    水で基板裏側を洗浄する過程と、
    基板裏側面に残留ルテニウムを1×1011原子/cmから1×1013原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、酢酸と硝酸セリンアンモニウムからなる水溶性溶液を基板裏側にスプレイしている間、基板を回転させる過程と、
    水で基板裏側を洗浄する過程と、
    基板裏側面に9×1010原子/cmより多くない残留ルテニウムを残して、基板裏側からルテニウムをエッチングするのに有効な、水溶性フッ化水素酸含有溶液を基板裏側にスプレイしている間、基板を回転させる過程と、
    硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
  39. 少なくとも一つの次亜塩素酸塩はカリウム次亜塩素酸塩であることを特徴とする請求項38に記載のルテニウムシリサイド処理方法。
  40. 晒し過程は、硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を浸漬することであることを特徴とする請求項38に記載のルテニウムシリサイド処理方法。
  41. 裏側に水溶性フッ化水素酸含有溶液をスプレイしている間、基板を回転する過程は、裏側面に残留ルテニウムを5×1010原子/cmより多くなく残すのに有効であることを特徴とする請求項38に記載のルテニウムシリサイド処理方法。
  42. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板の表側と裏側上にルテニウムシリサイドを形成する過程と、
    基板裏側面に残留ルテニウムを5×1011原子/cmから1×1014原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、基本的に水とフッ化水素酸とカリウム次亜塩素酸塩からなる水溶性溶液を裏側ルテニウムシリサイドにスプレイしている間、基板を回転させる過程と、
    水で基板裏側を洗浄する過程と、
    基板裏側面に残留ルテニウムを1×1011原子/cmから1×1013原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、基本的に水と酢酸と硝酸セリンアンモニウムからなる水溶性溶液を基板裏側にスプレイしている間、基板を回転させる過程と、
    水で基板裏側を洗浄する過程と、
    基板裏側面に9×1010原子/cmより多くない残留ルテニウムを残して、基板裏側からルテニウムをエッチングするのに有効な、水溶性フッ化水素酸含有溶液を基板裏側にスプレイしている間、基板を回転させる過程と、
    硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
  43. 前記形成過程は、半導体基板を化学気相堆積チャンバー内に配置する過程と、半導体基板の表側及び裏側上にルテニウムウシリサイドを堆積させるのに効果的なトリカルボニル(1,3−シクロヘキサジエン)ルテニウムを提供する過程とからなることを特徴とする請求項42に記載のルテニウムシリサイド処理方法。
  44. ルテニウムシリサイド処理方法であって、該方法は、
    半導体基板を化学気相堆積チャンバー内に配置し、半導体基板の表側及び裏側上にルテニウムウシリサイドを堆積させるのに効果的なトリカルボニル(1,3−シクロヘキサジエン)ルテニウムを提供する過程と、
    基板裏側面に残留ルテニウムを5×1011原子/cmから1×1014原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、基本的に約98.5重量%の水と約1.0重量%のフッ化水素酸と約0.5重量%のカリウム次亜塩素酸塩からなる水溶性溶液を裏側ルテニウムシリサイドにスプレイしている間、基板を回転させる過程と、
    水で基板裏側を洗浄する過程と、
    基板裏側面に残留ルテニウムを1×1011原子/cmから1×1013原子/cm残して、基板裏側からルテニウムをエッチングするのに有効な、基本的に水と酢酸と硝酸セリンアンモニウムからなる水溶性溶液を基板裏側にスプレイしている間、基板を回転させる過程と、
    水で基板裏側を洗浄する過程と、
    基板裏側面に9×1010原子/cmより多くない残留ルテニウムを残して、基板裏側からルテニウムをエッチングするのに有効な、水溶性フッ化水素酸含有溶液を基板裏側にスプレイしている間、基板を回転させる過程と、
    硫酸と、少なくともオゾン及び過酸化水素の一方とからなる水溶性溶液に基板裏面を晒す過程と、
    を上記順番に具備することを特徴とするルテニウムシリサイド処理方法。
JP2002574120A 2001-03-15 2002-03-11 ルテニウムシリサイド処理方法 Expired - Fee Related JP4292502B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/810,008 US6399492B1 (en) 2001-03-15 2001-03-15 Ruthenium silicide processing methods
PCT/US2002/007648 WO2002075803A2 (en) 2001-03-15 2002-03-11 Ruthenium silicide processing methods

Publications (2)

Publication Number Publication Date
JP2004527115A true JP2004527115A (ja) 2004-09-02
JP4292502B2 JP4292502B2 (ja) 2009-07-08

Family

ID=25202736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002574120A Expired - Fee Related JP4292502B2 (ja) 2001-03-15 2002-03-11 ルテニウムシリサイド処理方法

Country Status (9)

Country Link
US (1) US6399492B1 (ja)
EP (1) EP1368825B1 (ja)
JP (1) JP4292502B2 (ja)
KR (1) KR100505175B1 (ja)
CN (1) CN1271693C (ja)
AT (1) ATE420460T1 (ja)
AU (1) AU2002248614A1 (ja)
DE (1) DE60230725D1 (ja)
WO (1) WO2002075803A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009513372A (ja) * 2005-10-28 2009-04-02 アイディーシー、エルエルシー Memsデバイスのための拡散バリア層

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498110B2 (en) * 2001-03-05 2002-12-24 Micron Technology, Inc. Ruthenium silicide wet etch
US7513920B2 (en) * 2002-02-11 2009-04-07 Dupont Air Products Nanomaterials Llc Free radical-forming activator attached to solid and used to enhance CMP formulations
US20040114867A1 (en) * 2002-12-17 2004-06-17 Matthew Nielsen Tunable micro-ring filter for optical WDM/DWDM communication
US7597819B1 (en) * 2004-12-20 2009-10-06 Sandia Corporation Redox buffered hydrofluoric acid etchant for the reduction of galvanic attack during release etching of MEMS devices having noble material films
EP1871855B1 (en) * 2005-03-25 2010-03-24 DuPont Air Products NanoMaterials L.L.C. Dihydroxy enol compounds used in chemical mechanical polishing compositions having metal ion oxidizers
US20070295357A1 (en) * 2006-06-27 2007-12-27 Lovejoy Michael L Removing metal using an oxidizing chemistry
CA3202964A1 (en) 2011-12-06 2013-06-13 Delta Faucet Company Ozone distribution in a faucet
CN108463437B (zh) 2015-12-21 2022-07-08 德尔塔阀门公司 包括消毒装置的流体输送系统
JP7453874B2 (ja) * 2020-07-30 2024-03-21 芝浦メカトロニクス株式会社 基板処理方法、および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658966B2 (ja) * 1995-04-20 1997-09-30 日本電気株式会社 フォトマスク及びその製造方法
US6313035B1 (en) * 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
US6090697A (en) * 1997-06-30 2000-07-18 Texas Instruments Incorporated Etchstop for integrated circuits
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6133159A (en) 1998-08-27 2000-10-17 Micron Technology, Inc. Methods for preparing ruthenium oxide films
US5962716A (en) 1998-08-27 1999-10-05 Micron Technology, Inc. Methods for preparing ruthenium and osmium compounds
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6342446B1 (en) * 1998-10-06 2002-01-29 Texas Instruments Incorporated Plasma process for organic residue removal from copper
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009513372A (ja) * 2005-10-28 2009-04-02 アイディーシー、エルエルシー Memsデバイスのための拡散バリア層

Also Published As

Publication number Publication date
CN1271693C (zh) 2006-08-23
US6399492B1 (en) 2002-06-04
ATE420460T1 (de) 2009-01-15
AU2002248614A1 (en) 2002-10-03
KR100505175B1 (ko) 2005-08-02
KR20030074777A (ko) 2003-09-19
CN1533598A (zh) 2004-09-29
EP1368825B1 (en) 2009-01-07
JP4292502B2 (ja) 2009-07-08
DE60230725D1 (de) 2009-02-26
EP1368825A2 (en) 2003-12-10
WO2002075803A3 (en) 2003-05-01
WO2002075803A2 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
JP3676958B2 (ja) 半導体集積回路装置の製造方法
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
KR100655788B1 (ko) 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
TWI704605B (zh) 半導體裝置與其形成方法
JP3645144B2 (ja) 半導体装置の製造方法
JP4292502B2 (ja) ルテニウムシリサイド処理方法
US5846921A (en) Semiconductor substrate cleaning solutions, methods of forming the same, and methods using the same
JPH0718011B2 (ja) SiO2の付着方法
TWI231568B (en) Method for forming ruthenium storage node of semiconductor device
US7267127B2 (en) Method for manufacturing electronic device
JP4109061B2 (ja) 金属配線のコンタクト領域の洗浄方法
TW389955B (en) Method of cleaning contact hole of semiconductor device
US7259093B2 (en) Methods of forming a conductive contact through a dielectric
JP2002231676A (ja) ウェハ洗浄方法及びウェハ洗浄装置
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
US6174817B1 (en) Two step oxide removal for memory cells
US7465627B2 (en) Methods of forming capacitors
JP2004349531A (ja) 半導体装置の製造方法
JPH1050701A (ja) 半導体及び半導体基板表面の酸化膜の形成方法
US20050026452A1 (en) Etching method for manufacturing semiconductor device
KR100223831B1 (ko) 커패시터의 제조 방법
CN115707229A (zh) 半导体结构及其制备方法
JP3251195B6 (ja) 半導体装置の製造方法
US20090197421A1 (en) Chemistry and compositions for manufacturing integrated circuits
JP2003045894A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080314

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20080314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees