JP2003045894A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003045894A JP2003045894A JP2002144623A JP2002144623A JP2003045894A JP 2003045894 A JP2003045894 A JP 2003045894A JP 2002144623 A JP2002144623 A JP 2002144623A JP 2002144623 A JP2002144623 A JP 2002144623A JP 2003045894 A JP2003045894 A JP 2003045894A
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- semiconductor device
- etching
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 互いにエッチング特性が異なる2種以上の酸
化膜の形成を伴う場合に、エッチング選択比の悪化を回
避しうるエッチング工程を含む半導体装置の製造方法を
提供する。 【解決手段】 ゲート電極の側面上に、NSG膜,TE
OS膜,HTO膜などの第1酸化膜と、BPSG膜,P
SG膜などの第2酸化膜とを含む積層膜サイドウォール
を形成する。その後、積層膜サイドウォールをMISト
ランジスタのソース・ドレイン形成用注入マスクとして
使用した後、第2酸化膜を選択的に除去する際、フッ酸
と無機酸(塩酸,硫酸など)とを含む混合水溶液でウェ
ットエッチングする。これにより、各酸化膜のエッチン
グ選択比を大きくし、上層の第2酸化膜のみを除去す
る。
化膜の形成を伴う場合に、エッチング選択比の悪化を回
避しうるエッチング工程を含む半導体装置の製造方法を
提供する。 【解決手段】 ゲート電極の側面上に、NSG膜,TE
OS膜,HTO膜などの第1酸化膜と、BPSG膜,P
SG膜などの第2酸化膜とを含む積層膜サイドウォール
を形成する。その後、積層膜サイドウォールをMISト
ランジスタのソース・ドレイン形成用注入マスクとして
使用した後、第2酸化膜を選択的に除去する際、フッ酸
と無機酸(塩酸,硫酸など)とを含む混合水溶液でウェ
ットエッチングする。これにより、各酸化膜のエッチン
グ選択比を大きくし、上層の第2酸化膜のみを除去す
る。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程で、膜質が相異なる2種類以上の酸化膜からなる積
層膜を用いる半導体装置の製造方法に関し、詳しくは、
積層膜の選択的なウェットエッチングに係るものであ
る。
工程で、膜質が相異なる2種類以上の酸化膜からなる積
層膜を用いる半導体装置の製造方法に関し、詳しくは、
積層膜の選択的なウェットエッチングに係るものであ
る。
【0002】
【従来の技術】近年、多数の素子を集積化して構成され
る超LSIデバイスにおいては、技術指向が微細化、高
密度化、高速化及び低消費電力化の各面に進む中で、素
子寸法の微細化が進行している。この素子寸法の微細化
の進行にともない、素子の一部を構成する被膜の薄膜化
や、各部の微細化が極限化されてくると、所望の素子特
性を維持する上で、被膜の膜減りや各部の形状の不測の
変化が無視できなくなる。とりわけ、多層膜のウェット
エッチング工程を行う場合、そのエッチング工程におけ
る多層膜間のエッチングの選択性を制御することが重要
になってくる。
る超LSIデバイスにおいては、技術指向が微細化、高
密度化、高速化及び低消費電力化の各面に進む中で、素
子寸法の微細化が進行している。この素子寸法の微細化
の進行にともない、素子の一部を構成する被膜の薄膜化
や、各部の微細化が極限化されてくると、所望の素子特
性を維持する上で、被膜の膜減りや各部の形状の不測の
変化が無視できなくなる。とりわけ、多層膜のウェット
エッチング工程を行う場合、そのエッチング工程におけ
る多層膜間のエッチングの選択性を制御することが重要
になってくる。
【0003】従来、MIS型トランジスタを含む超LS
Iの製造工程では、酸化膜を選択的に除去する際には、
気相HFエッチングや、フッ酸やバッファードフッ酸を
用いたウェットエッチングがよく用いられている。
Iの製造工程では、酸化膜を選択的に除去する際には、
気相HFエッチングや、フッ酸やバッファードフッ酸を
用いたウェットエッチングがよく用いられている。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
気相HFエッチングによるBPSG膜(PSG膜)の選
択エッチングは、プロセスダメージを有する酸化膜を残
したい場合に、エッチング特性の変化によって、本来残
しておきたい酸化膜がHFによってエッチングされてし
まうことがある。
気相HFエッチングによるBPSG膜(PSG膜)の選
択エッチングは、プロセスダメージを有する酸化膜を残
したい場合に、エッチング特性の変化によって、本来残
しておきたい酸化膜がHFによってエッチングされてし
まうことがある。
【0005】また、エッチング特性が相異なる2種以上
の酸化膜のうち一方の酸化膜のみを選択的に除去する
際、一般的に使用されるフッ酸やバッファードフッ酸を
用いると、フッ酸やバッファードフッ酸は、異種酸化膜
に対するエッチング選択性が小さいので、残したい酸化
膜も除去されて、酸化膜の所望の形状や厚みが得られな
い。
の酸化膜のうち一方の酸化膜のみを選択的に除去する
際、一般的に使用されるフッ酸やバッファードフッ酸を
用いると、フッ酸やバッファードフッ酸は、異種酸化膜
に対するエッチング選択性が小さいので、残したい酸化
膜も除去されて、酸化膜の所望の形状や厚みが得られな
い。
【0006】さらに、フッ酸やバッファードフッ酸によ
るウェットエッチングを行なうと、シリコン基板やポリ
シリコン部材などのシリコン層の表面が露出している場
合には、シリコン層の表面にしみが発生するおそれがあ
る。そして、その後の工程で、例えばシリサイド膜形成
時のコバルト(Co)あるいはチタン(Ti)を含む雰
囲気に触れたとき、そのしみの上にCo膜あるいはTi
膜が堆積する。その結果、Si基板の表面部におけるシ
リサイド化反応が阻止され、半導体装置の不良を引き起
こすことがある。
るウェットエッチングを行なうと、シリコン基板やポリ
シリコン部材などのシリコン層の表面が露出している場
合には、シリコン層の表面にしみが発生するおそれがあ
る。そして、その後の工程で、例えばシリサイド膜形成
時のコバルト(Co)あるいはチタン(Ti)を含む雰
囲気に触れたとき、そのしみの上にCo膜あるいはTi
膜が堆積する。その結果、Si基板の表面部におけるシ
リサイド化反応が阻止され、半導体装置の不良を引き起
こすことがある。
【0007】本発明の目的は、NSG膜,BPSG膜な
どの互いに膜質の異なる2種の酸化膜の一方を選択的に
エッチングする際に、エッチング選択比の悪化を回避し
うる手段を講ずることにより、素子の酸化膜の厚みや形
状などを適正に維持することにある。
どの互いに膜質の異なる2種の酸化膜の一方を選択的に
エッチングする際に、エッチング選択比の悪化を回避し
うる手段を講ずることにより、素子の酸化膜の厚みや形
状などを適正に維持することにある。
【0008】
【課題を解決するための手段】本発明の第1の半導体装
置の製造方法は、半導体基板上にゲート絶縁膜とその上
のゲート電極とを設けたMIS型トランジスタを有する
半導体装置の製造工程において、ゲート電極の側面上
に、エッチング特性が互いに異なる第1酸化膜と第2酸
化膜とを含むサイドウォールを形成する工程(a)と、
上記サイドウォールをマスクとしてソース・ドレイン領
域形成用のイオン注入を行なう工程(b)と、上記サイ
ドウォールをフッ酸と無機酸とを含む混合水溶液により
エッチングして、上記第2酸化膜を選択的に除去する工
程(c)とを含んでいる。
置の製造方法は、半導体基板上にゲート絶縁膜とその上
のゲート電極とを設けたMIS型トランジスタを有する
半導体装置の製造工程において、ゲート電極の側面上
に、エッチング特性が互いに異なる第1酸化膜と第2酸
化膜とを含むサイドウォールを形成する工程(a)と、
上記サイドウォールをマスクとしてソース・ドレイン領
域形成用のイオン注入を行なう工程(b)と、上記サイ
ドウォールをフッ酸と無機酸とを含む混合水溶液により
エッチングして、上記第2酸化膜を選択的に除去する工
程(c)とを含んでいる。
【0009】この方法により、エッチング選択比の大き
いフッ酸と無機酸とを含む混合水溶液によってエッチン
グすることで、エッチングされるのを回避したい第1酸
化膜のエッチング量を抑えることができる。
いフッ酸と無機酸とを含む混合水溶液によってエッチン
グすることで、エッチングされるのを回避したい第1酸
化膜のエッチング量を抑えることができる。
【0010】上記工程(a)では、上記第1酸化膜とし
てノンドープドシリコン酸化膜を形成し、上記第2酸化
膜としてドープドシリコン酸化膜を形成することによ
り、フッ酸と無機酸とを含む混合水溶液が、特に、ノン
ドープド酸化膜と、ドープド酸化膜とに対するエッチン
グ選択比の大きい特性を有することを利用して、第1酸
化膜のエッチング量を確実に抑えることができる。
てノンドープドシリコン酸化膜を形成し、上記第2酸化
膜としてドープドシリコン酸化膜を形成することによ
り、フッ酸と無機酸とを含む混合水溶液が、特に、ノン
ドープド酸化膜と、ドープド酸化膜とに対するエッチン
グ選択比の大きい特性を有することを利用して、第1酸
化膜のエッチング量を確実に抑えることができる。
【0011】上記ノンドープドシリコン酸化膜は、NS
G膜、TEOS膜,HTO(High Temperature Oxide)
膜またはプラズマ酸化膜であり、上記ドープド酸化膜は
BPSG膜,PSG膜又はBSG膜であることがより好
ましい。
G膜、TEOS膜,HTO(High Temperature Oxide)
膜またはプラズマ酸化膜であり、上記ドープド酸化膜は
BPSG膜,PSG膜又はBSG膜であることがより好
ましい。
【0012】上記工程(c)では、上記混合水溶液とし
て、フッ酸を0.01〜1.0重量%、無機酸を0.0
01〜30.0重量%とする範囲から選択される混合比
を有する水溶液を用いることが好ましい。
て、フッ酸を0.01〜1.0重量%、無機酸を0.0
01〜30.0重量%とする範囲から選択される混合比
を有する水溶液を用いることが好ましい。
【0013】上記工程(c)では、上記無機酸として、
塩酸,硫酸又は硝酸を用いることが好ましい。
塩酸,硫酸又は硝酸を用いることが好ましい。
【0014】上記ゲート電極はポリシリコン、ポリメタ
ルまたはメタルで形成されているいずれの場合にも、本
発明を適用することができる。
ルまたはメタルで形成されているいずれの場合にも、本
発明を適用することができる。
【0015】上記工程(c)の後、過酸化水素水または
オゾン水を含む液で洗浄する工程をさらに含むことによ
り、基板表面上に安定な化学酸化膜が形成され、しみの
発生も抑制される。
オゾン水を含む液で洗浄する工程をさらに含むことによ
り、基板表面上に安定な化学酸化膜が形成され、しみの
発生も抑制される。
【0016】その場合、上記過酸化水素水を含む液にお
ける過酸化水素の濃度は、0.01〜30.0重量%の
範囲内であることが好ましく、上記オゾン水を含む液に
おけるオゾンの濃度は、0.1〜150.0ppmの範
囲内であることが好ましい。
ける過酸化水素の濃度は、0.01〜30.0重量%の
範囲内であることが好ましく、上記オゾン水を含む液に
おけるオゾンの濃度は、0.1〜150.0ppmの範
囲内であることが好ましい。
【0017】上記工程(a)は、ゲート電極の上面及び
側面の上に上記第1酸化膜を形成する副工程と、上記第
1酸化膜の上に窒化膜を形成する副工程と、上記窒化膜
の上に上記第2酸化膜を形成する副工程と、上記第2酸
化膜をエッチバックして、ほぼL字状の第1酸化膜及び
窒化膜からなる二層膜と、扇状の第2酸化膜とにより構
成される積層膜サイドウォールを形成する副工程とを含
み、上記工程(c)では、上記ゲート電極の側面上に、
ほぼL字状の第1酸化膜及び窒化膜からなる二層膜サイ
ドウォールを形成することにより、MISトランジスタ
が微細化されたときにもゲート電極間の間隔を広く保持
して、層間絶縁膜の埋込を確保することができる。
側面の上に上記第1酸化膜を形成する副工程と、上記第
1酸化膜の上に窒化膜を形成する副工程と、上記窒化膜
の上に上記第2酸化膜を形成する副工程と、上記第2酸
化膜をエッチバックして、ほぼL字状の第1酸化膜及び
窒化膜からなる二層膜と、扇状の第2酸化膜とにより構
成される積層膜サイドウォールを形成する副工程とを含
み、上記工程(c)では、上記ゲート電極の側面上に、
ほぼL字状の第1酸化膜及び窒化膜からなる二層膜サイ
ドウォールを形成することにより、MISトランジスタ
が微細化されたときにもゲート電極間の間隔を広く保持
して、層間絶縁膜の埋込を確保することができる。
【0018】本発明の第2の半導体装置の製造方法は、
基板上に、互いにエッチング特性が異なる2つの絶縁膜
を含む積層膜を形成する工程(a)と、上記積層膜をフ
ッ酸と無機酸との混合水溶液により選択的にエッチング
除去する工程(b)とを含み、上記工程(b)では、上
記混合水溶液により上記2つの絶縁膜間のエッチング選
択比を大きくする方法である。
基板上に、互いにエッチング特性が異なる2つの絶縁膜
を含む積層膜を形成する工程(a)と、上記積層膜をフ
ッ酸と無機酸との混合水溶液により選択的にエッチング
除去する工程(b)とを含み、上記工程(b)では、上
記混合水溶液により上記2つの絶縁膜間のエッチング選
択比を大きくする方法である。
【0019】この方法により、エッチング選択比の大き
いフッ酸と無機酸とを含む混合水溶液によってエッチン
グすることで、エッチングされるのを回避したい絶縁膜
のエッチング量を抑えることができる。
いフッ酸と無機酸とを含む混合水溶液によってエッチン
グすることで、エッチングされるのを回避したい絶縁膜
のエッチング量を抑えることができる。
【0020】上記絶縁膜は、シリコン酸化膜,シリコン
窒化膜又はシリコン酸窒化膜であることが好ましい。
窒化膜又はシリコン酸窒化膜であることが好ましい。
【0021】上記工程(b)では、上記混合水溶液とし
て、フッ酸を0.01〜1.0重量%、無機酸を0.0
01〜30.0重量%とする範囲から選択される混合比
を有する水溶液を用いることが好ましい。
て、フッ酸を0.01〜1.0重量%、無機酸を0.0
01〜30.0重量%とする範囲から選択される混合比
を有する水溶液を用いることが好ましい。
【0022】本発明の第3の半導体装置の製造方法は、
MIS型トランジスタを有する半導体装置の製造工程に
おいて、半導体基板の表面にゲート酸化膜を形成する工
程(a)と、上記ゲート酸化膜上に、上記ゲート酸化膜
をほぼ残した状態でゲート電極を形成する工程(b)
と、上記ゲート電極の側面上に、上記ゲート酸化膜とは
エッチング特性が異なる酸化膜を含むサイドウォールを
形成するとともに、上記ゲート酸化膜のうち露出してい
る部分を除去する工程(c)と、上記サイドウォールを
マスクとしてソース・ドレイン領域形成用のイオン注入
を行なう工程(d)と、上記サイドウォールをフッ酸と
無機酸との混合水溶液によりエッチングする工程(e)
と、上記工程(e)の後、上記半導体基板を過酸化水素
水またはオゾン水を含む液で洗浄する工程(f)とを含
んでいる。
MIS型トランジスタを有する半導体装置の製造工程に
おいて、半導体基板の表面にゲート酸化膜を形成する工
程(a)と、上記ゲート酸化膜上に、上記ゲート酸化膜
をほぼ残した状態でゲート電極を形成する工程(b)
と、上記ゲート電極の側面上に、上記ゲート酸化膜とは
エッチング特性が異なる酸化膜を含むサイドウォールを
形成するとともに、上記ゲート酸化膜のうち露出してい
る部分を除去する工程(c)と、上記サイドウォールを
マスクとしてソース・ドレイン領域形成用のイオン注入
を行なう工程(d)と、上記サイドウォールをフッ酸と
無機酸との混合水溶液によりエッチングする工程(e)
と、上記工程(e)の後、上記半導体基板を過酸化水素
水またはオゾン水を含む液で洗浄する工程(f)とを含
んでいる。
【0023】この方法により、エッチング選択比の大き
いフッ酸と無機酸とを含む混合水溶液によってエッチン
グすることで、エッチングされるのを回避したい第1酸
化膜のエッチング量を抑えることができるとともに、工
程(e)で半導体基板表面が露出したときにも、表面上
に安定な化学酸化膜を形成することができ、シミの発生
も抑制される。
いフッ酸と無機酸とを含む混合水溶液によってエッチン
グすることで、エッチングされるのを回避したい第1酸
化膜のエッチング量を抑えることができるとともに、工
程(e)で半導体基板表面が露出したときにも、表面上
に安定な化学酸化膜を形成することができ、シミの発生
も抑制される。
【0024】上記工程(f)では、上記過酸化水素水を
含む液における過酸化水素の濃度を、0.01〜30.
0重量%の範囲内から選択された濃度とし、上記オゾン
水を含む液におけるオゾンの濃度を、0.1〜150.
0ppmの範囲内から選択された濃度とすることが好ま
しい。
含む液における過酸化水素の濃度を、0.01〜30.
0重量%の範囲内から選択された濃度とし、上記オゾン
水を含む液におけるオゾンの濃度を、0.1〜150.
0ppmの範囲内から選択された濃度とすることが好ま
しい。
【0025】本発明の第4の半導体装置の製造方法は、
素子分離用絶縁膜を半導体装置の製造方法であって、半
導体基板上に、エッチング特性が互いに異なる保護膜と
耐酸化性膜とを順次形成する工程(a)と、上記対酸化性
膜をパターニングしてエッチングマスクを形成する工程
(b)と、上記エッチングマスクを付けた状態で上記保護
膜をフッ酸と無機酸とを含む混合水溶液によりエッチン
グして、上記エッチングマスクの下にパッド膜を残す工
程(c)と、上記エッチングマスクを付けた状態で上記半
導体基板をドライエッチングして、トレンチを形成する
工程(d)と、上記パッド膜のうち上記トレンチに露出
している側面部をフッ酸と無機酸とを含む混合水溶液に
よりエッチングする工程(e)とを含んでいる。
素子分離用絶縁膜を半導体装置の製造方法であって、半
導体基板上に、エッチング特性が互いに異なる保護膜と
耐酸化性膜とを順次形成する工程(a)と、上記対酸化性
膜をパターニングしてエッチングマスクを形成する工程
(b)と、上記エッチングマスクを付けた状態で上記保護
膜をフッ酸と無機酸とを含む混合水溶液によりエッチン
グして、上記エッチングマスクの下にパッド膜を残す工
程(c)と、上記エッチングマスクを付けた状態で上記半
導体基板をドライエッチングして、トレンチを形成する
工程(d)と、上記パッド膜のうち上記トレンチに露出
している側面部をフッ酸と無機酸とを含む混合水溶液に
よりエッチングする工程(e)とを含んでいる。
【0026】この方法により、工程(c)や工程(e)
においてエッチング選択比の大きいフッ酸と無機酸とを
含む混合水溶液によってエッチングすることで、耐酸化
性膜からなるエッチングマスクの寸法の変化を抑制する
ことができる。
においてエッチング選択比の大きいフッ酸と無機酸とを
含む混合水溶液によってエッチングすることで、耐酸化
性膜からなるエッチングマスクの寸法の変化を抑制する
ことができる。
【0027】上記工程(a)では、上記保護膜としてシ
リコン酸化膜を形成し、上記耐酸化性膜としてシリコン
窒化膜を形成することにより、大きなエッチング選択比
を得ることができる。
リコン酸化膜を形成し、上記耐酸化性膜としてシリコン
窒化膜を形成することにより、大きなエッチング選択比
を得ることができる。
【0028】上記工程(c)及び上記工程(e)では、
上記混合水溶液として、フッ酸を0.01〜1.0重量
%、無機酸を0.001〜30.0重量%とする範囲か
ら選択される混合比を有する水溶液を用いることが好ま
しい。
上記混合水溶液として、フッ酸を0.01〜1.0重量
%、無機酸を0.001〜30.0重量%とする範囲か
ら選択される混合比を有する水溶液を用いることが好ま
しい。
【0029】上記工程(c)及び上記工程(e)の後、
過酸化水素水またはオゾン水を含む液で洗浄する工程を
さらに含むことにより、基板表面上に安定な化学酸化膜
が形成され、しみの発生も抑制される。
過酸化水素水またはオゾン水を含む液で洗浄する工程を
さらに含むことにより、基板表面上に安定な化学酸化膜
が形成され、しみの発生も抑制される。
【0030】上記過酸化水素水を含む液における過酸化
水素の濃度は、0.01〜30.0重量%の範囲内であ
ることが好ましく、上記オゾン水におけるオゾンの濃度
は、0.1〜150.0ppmの範囲内であることが好
ましい。
水素の濃度は、0.01〜30.0重量%の範囲内であ
ることが好ましく、上記オゾン水におけるオゾンの濃度
は、0.1〜150.0ppmの範囲内であることが好
ましい。
【0031】本発明の第5の半導体装置の製造方法は、
ポリシリコンからなる有底筒体構造のキャパシタ電極を
有する半導体装置の製造工程において、半導体基板上に
層間膜を形成する工程(a)と、上記層間膜の上に、上記
層間膜とエッチング特性が異なるスペーサー層を形成す
る工程(b)と、上記スペーサー層をエッチングして凹部
を有する筒状スペーサーを形成する工程(c)と、基板上
に、ドープドシリコン膜とレジスト膜とを形成した後、
該レジスト膜と上記ドープドシリコン膜とのエッチバッ
クを行なって、上記凹部の壁部に沿って上記ドープドシ
リコン膜からなる有底筒体を残す工程(d)と、上記スペ
ーサー層をフッ酸と無機酸とを含む混合水溶液によりエ
ッチングして、上記有底筒体の内壁面及び外壁面を露出
させる工程(e)と含んでいる。
ポリシリコンからなる有底筒体構造のキャパシタ電極を
有する半導体装置の製造工程において、半導体基板上に
層間膜を形成する工程(a)と、上記層間膜の上に、上記
層間膜とエッチング特性が異なるスペーサー層を形成す
る工程(b)と、上記スペーサー層をエッチングして凹部
を有する筒状スペーサーを形成する工程(c)と、基板上
に、ドープドシリコン膜とレジスト膜とを形成した後、
該レジスト膜と上記ドープドシリコン膜とのエッチバッ
クを行なって、上記凹部の壁部に沿って上記ドープドシ
リコン膜からなる有底筒体を残す工程(d)と、上記スペ
ーサー層をフッ酸と無機酸とを含む混合水溶液によりエ
ッチングして、上記有底筒体の内壁面及び外壁面を露出
させる工程(e)と含んでいる。
【0032】この方法により、上記工程(e)で、スペ
ーサー層の選択エッチングの際に、このようなウェット
エッチング法を用いることで、従来使用していた気相H
Fで課題であった、エッチング残渣、パーテイクル等を
発生することなく、確実にエッチング除去できる。
ーサー層の選択エッチングの際に、このようなウェット
エッチング法を用いることで、従来使用していた気相H
Fで課題であった、エッチング残渣、パーテイクル等を
発生することなく、確実にエッチング除去できる。
【0033】上記工程(a)では、上記層間膜としてノ
ンドープドシリコン酸化膜を形成し、上記工程(b)で
は、上記スペーサー層としてドープドシリコン酸化膜を
形成することが好ましい。
ンドープドシリコン酸化膜を形成し、上記工程(b)で
は、上記スペーサー層としてドープドシリコン酸化膜を
形成することが好ましい。
【0034】上記スペーサー層は少なくともリンを含む
シリコン酸化膜であるとが好ましい。
シリコン酸化膜であるとが好ましい。
【0035】上記工程(b)の前に、上記層間膜上に窒化
膜を形成する工程と、上記工程(c)の後で上記工程
(d)の前に、エッチングにより、上記窒化膜のうち上
記凹部の底面に位置する部分を除去して窒化膜マスクを
形成する工程とをさらに含み、上記工程(e)では、上
記窒化膜マスクを付けた状態でエッチングを行なうこと
により、層間膜がエッチングされないよう保護すること
ができる。
膜を形成する工程と、上記工程(c)の後で上記工程
(d)の前に、エッチングにより、上記窒化膜のうち上
記凹部の底面に位置する部分を除去して窒化膜マスクを
形成する工程とをさらに含み、上記工程(e)では、上
記窒化膜マスクを付けた状態でエッチングを行なうこと
により、層間膜がエッチングされないよう保護すること
ができる。
【0036】て、上記工程(e)では、上記混合水溶液
として、フッ酸を0.01〜1.0重量%、無機酸を
0.001〜30.0重量%とする範囲から選択される
混合比を有する水溶液を用いることが好ましい。
として、フッ酸を0.01〜1.0重量%、無機酸を
0.001〜30.0重量%とする範囲から選択される
混合比を有する水溶液を用いることが好ましい。
【0037】
【発明の実施の形態】(第1の実施形態)以下、本発明
の半導体装置の製造方法についての第1の実施形態を、
図面を参照して詳細に説明する。
の半導体装置の製造方法についての第1の実施形態を、
図面を参照して詳細に説明する。
【0038】−発明の基礎となる実験結果−
この実験において、選択エッチングのためのウェットエ
ッチング液として使用したのは、フッ酸(以下、DHF
と記す)と塩酸(以下、HCLと記す)とを含む混合水
溶液である。
ッチング液として使用したのは、フッ酸(以下、DHF
と記す)と塩酸(以下、HCLと記す)とを含む混合水
溶液である。
【0039】図6は、これらの各ウェットエッチング液
におけるエッチング評価のための実験の結果得られた各
種酸化膜のエッチングレートと選択比とを表にして示す
図である。実験は下記のように行った。
におけるエッチング評価のための実験の結果得られた各
種酸化膜のエッチングレートと選択比とを表にして示す
図である。実験は下記のように行った。
【0040】シリコン基板上に、熱酸化シリコン膜(以
下、th−SiO2 膜と記す)、常圧CVDによるNS
G膜、常圧CVDによるBPSG(ボロン濃度3.5
%、リン濃度4.5%)膜、減圧CVDによる窒化膜
(以下、LP―SiNと記す)、リンドープポリシリコ
ン膜(以下、DPSと記す)を、それぞれ個別に堆積し
たサンプルを用意し、次に、これらのサンプルのうち,
NSG膜、BPSG膜が形成されたものは、800℃で
10秒の瞬間熱アニール(Rapid Thermal Anneal:以
下、RTAと記す)処理を行い、この処理済みのサンプ
ルを、重量比で、HF濃度0.1%のフッ酸水溶液と、
pH調整のための塩酸水溶液とを加えた混合水溶液に浸
漬する。ここで、pH調整用の塩酸水溶液は、HCL濃
度が0.03%,0.12%,0.3%,0.6%の各
濃度に調整されており、サンプルは、この各濃度に調整
された個別の混合水溶液に、それぞれ順に、5分間ずつ
浸漬される。ついで、サンプルを純水で洗浄し、乾燥し
た後、エッチングレートと各種酸化膜間のエッチング選
択比とを求めた。同図において、BPSG膜/熱酸化膜
間のエッチング選択比と、BPSG膜/NSG膜間のエ
ッチング選択比とが、HCL濃度及びそれに対応するp
Hごとに示されている。
下、th−SiO2 膜と記す)、常圧CVDによるNS
G膜、常圧CVDによるBPSG(ボロン濃度3.5
%、リン濃度4.5%)膜、減圧CVDによる窒化膜
(以下、LP―SiNと記す)、リンドープポリシリコ
ン膜(以下、DPSと記す)を、それぞれ個別に堆積し
たサンプルを用意し、次に、これらのサンプルのうち,
NSG膜、BPSG膜が形成されたものは、800℃で
10秒の瞬間熱アニール(Rapid Thermal Anneal:以
下、RTAと記す)処理を行い、この処理済みのサンプ
ルを、重量比で、HF濃度0.1%のフッ酸水溶液と、
pH調整のための塩酸水溶液とを加えた混合水溶液に浸
漬する。ここで、pH調整用の塩酸水溶液は、HCL濃
度が0.03%,0.12%,0.3%,0.6%の各
濃度に調整されており、サンプルは、この各濃度に調整
された個別の混合水溶液に、それぞれ順に、5分間ずつ
浸漬される。ついで、サンプルを純水で洗浄し、乾燥し
た後、エッチングレートと各種酸化膜間のエッチング選
択比とを求めた。同図において、BPSG膜/熱酸化膜
間のエッチング選択比と、BPSG膜/NSG膜間のエ
ッチング選択比とが、HCL濃度及びそれに対応するp
Hごとに示されている。
【0041】図1は、図6に示す各種酸化膜のエッチン
グレート(nm/分)を、上述のHCL濃度により調整
したpHに対する相関で示すエッチングレート/pH相
関図である。図9は、各種酸化膜のエッチングレート及
び選択比のHF濃度依存性を表にして示す図である。図
10は、各種酸化膜のエッチングレート及び選択比のp
H依存性を表にして示す図である。
グレート(nm/分)を、上述のHCL濃度により調整
したpHに対する相関で示すエッチングレート/pH相
関図である。図9は、各種酸化膜のエッチングレート及
び選択比のHF濃度依存性を表にして示す図である。図
10は、各種酸化膜のエッチングレート及び選択比のp
H依存性を表にして示す図である。
【0042】図1に示すように、熱酸化膜であるth−S
iO2 膜(図6中では、単にSiO 2 と表記)のエッチ
ングレートは、pHが小さくなるほど(酸性が強くなる
ほど)低下している。すなわち、図6の最上段に示され
ているように、HCL濃度が0でHF濃度が0.1%の
フッ酸水溶液を用いた場合には、熱酸化膜のエッチング
レートは0.21nm/分であるが、HF濃度が0.1
%のフッ酸水溶液にHCL濃度が0.6%の塩酸水溶液
を加えた混合液を用いた場合には、熱酸化膜のエッチン
グレートは、0.13nm/分になる。
iO2 膜(図6中では、単にSiO 2 と表記)のエッチ
ングレートは、pHが小さくなるほど(酸性が強くなる
ほど)低下している。すなわち、図6の最上段に示され
ているように、HCL濃度が0でHF濃度が0.1%の
フッ酸水溶液を用いた場合には、熱酸化膜のエッチング
レートは0.21nm/分であるが、HF濃度が0.1
%のフッ酸水溶液にHCL濃度が0.6%の塩酸水溶液
を加えた混合液を用いた場合には、熱酸化膜のエッチン
グレートは、0.13nm/分になる。
【0043】また、NSG膜のエッチングレートも、p
Hが小さくなるほど(酸性が強くなるほど)低下してい
る。すなわち、図6の最上段に示されているように、H
CL濃度が0でHF濃度が0.1%のフッ酸水溶液を用
いた場合には、NSG膜のエッチングレートは1.36
nm/分であるが、HF濃度が0.1%のフッ酸水溶液
にHCL濃度が0.6%の塩酸水溶液を加えた混合液を
用いた場合には、NSG膜のエッチングレートは、0.
87nm/分になる。
Hが小さくなるほど(酸性が強くなるほど)低下してい
る。すなわち、図6の最上段に示されているように、H
CL濃度が0でHF濃度が0.1%のフッ酸水溶液を用
いた場合には、NSG膜のエッチングレートは1.36
nm/分であるが、HF濃度が0.1%のフッ酸水溶液
にHCL濃度が0.6%の塩酸水溶液を加えた混合液を
用いた場合には、NSG膜のエッチングレートは、0.
87nm/分になる。
【0044】また、BPSG膜のエッチングレートは、
pHが小さくなるほど(酸性が強くなるほど)増大して
いる。すなわち、図6の最上段に示されているように、
HCL濃度が0でHF濃度が0.1%のフッ酸水溶液を
用いた場合には、BPSG膜のエッチングレートは4.
28nm/分であるが、HF濃度が0.1%のフッ酸水
溶液にHCL濃度が0.6%の塩酸水溶液を加えた混合
液を用いた場合には、BPSG膜のエッチングレート
は、5.98nm/分になる。
pHが小さくなるほど(酸性が強くなるほど)増大して
いる。すなわち、図6の最上段に示されているように、
HCL濃度が0でHF濃度が0.1%のフッ酸水溶液を
用いた場合には、BPSG膜のエッチングレートは4.
28nm/分であるが、HF濃度が0.1%のフッ酸水
溶液にHCL濃度が0.6%の塩酸水溶液を加えた混合
液を用いた場合には、BPSG膜のエッチングレート
は、5.98nm/分になる。
【0045】また、図1に示すように、窒化膜(図6中
では、単にSiNと表記)のエッチングレートは、pH
が小さくなるほど(酸性が強くなるほど)低下してい
る。すなわち、図6の最上段に示されているように、H
CL濃度が0でHF濃度が0.1%のフッ酸水溶液を用
いた場合には、窒化膜のエッチングレートは0.11n
m/分であるが、HF濃度が0.1%のフッ酸水溶液に
HCL濃度が0.6%の塩酸水溶液を加えた混合液を用
いた場合には、窒化膜のエッチングレートは、0.05
nm/分になる。
では、単にSiNと表記)のエッチングレートは、pH
が小さくなるほど(酸性が強くなるほど)低下してい
る。すなわち、図6の最上段に示されているように、H
CL濃度が0でHF濃度が0.1%のフッ酸水溶液を用
いた場合には、窒化膜のエッチングレートは0.11n
m/分であるが、HF濃度が0.1%のフッ酸水溶液に
HCL濃度が0.6%の塩酸水溶液を加えた混合液を用
いた場合には、窒化膜のエッチングレートは、0.05
nm/分になる。
【0046】さらに、図1に示すように、リンドープポ
リシリコン膜(図6中では、単にDPSと表記)のエッ
チングレートは、pHに依存せず一定である。すなわ
ち、図6の最上段に示されているように、HCL濃度が
0でも0.6%でも、ポリシリコン膜のエッチングレー
トは0.02nm/分である。
リシリコン膜(図6中では、単にDPSと表記)のエッ
チングレートは、pHに依存せず一定である。すなわ
ち、図6の最上段に示されているように、HCL濃度が
0でも0.6%でも、ポリシリコン膜のエッチングレー
トは0.02nm/分である。
【0047】図2は、BPSG膜/th−SiO2 膜間
のエッチング選択比、BPSG膜/NSG膜間のエッチ
ング選択比、SiO2 膜/SiN膜間のエッチング選択
比、BPSG膜/SiN膜間のエッチング選択比、BP
SG膜/DPS膜間のエッチング選択比とpHとの相関
関係を示すエッチング選択比/pH相関図である。
のエッチング選択比、BPSG膜/NSG膜間のエッチ
ング選択比、SiO2 膜/SiN膜間のエッチング選択
比、BPSG膜/SiN膜間のエッチング選択比、BP
SG膜/DPS膜間のエッチング選択比とpHとの相関
関係を示すエッチング選択比/pH相関図である。
【0048】図2に示すように、BPSG膜/th−S
iO2 膜間のエッチング選択比は、HCL濃度が0でH
F濃度が0.1%のフッ酸水溶液を用いた場合には、2
0.4であるが、HF濃度が0.1%のフッ酸水溶液に
HCL濃度が0.03〜0.6%の塩酸水溶液を加えた
混合液を用いた場合には、25.2〜47.8とHCL
濃度が高くなるほど(pHが小さくなるほど)増大す
る。
iO2 膜間のエッチング選択比は、HCL濃度が0でH
F濃度が0.1%のフッ酸水溶液を用いた場合には、2
0.4であるが、HF濃度が0.1%のフッ酸水溶液に
HCL濃度が0.03〜0.6%の塩酸水溶液を加えた
混合液を用いた場合には、25.2〜47.8とHCL
濃度が高くなるほど(pHが小さくなるほど)増大す
る。
【0049】図2に示すように、BPSG膜/NSG膜
間のエッチング選択比は、HCL濃度が0でHF濃度が
0.1%のフッ酸水溶液を用いた場合には、3.1であ
るが、HF濃度が0.1%のフッ酸水溶液にHCL濃度
が0.03〜0.6%の塩酸水溶液を加えた混合液を用
いた場合には、4.0〜6.9とHCL濃度が高くなる
ほど(pHが小さくなるほど)増大する。
間のエッチング選択比は、HCL濃度が0でHF濃度が
0.1%のフッ酸水溶液を用いた場合には、3.1であ
るが、HF濃度が0.1%のフッ酸水溶液にHCL濃度
が0.03〜0.6%の塩酸水溶液を加えた混合液を用
いた場合には、4.0〜6.9とHCL濃度が高くなる
ほど(pHが小さくなるほど)増大する。
【0050】図2に示すように、th−SiO2 膜/S
iN 膜間のエッチング選択比は、HCL濃度が0でH
F濃度が0.1%のフッ酸水溶液を用いた場合には、
1.9であるが、HF濃度が0.1%のフッ酸水溶液に
HCL濃度が0.3〜0.6%の塩酸水溶液を加えた混
合液を用いた場合には、2.1〜2.5とHCL濃度が高
くなるほど(pHが小さくなるほど)増大する。
iN 膜間のエッチング選択比は、HCL濃度が0でH
F濃度が0.1%のフッ酸水溶液を用いた場合には、
1.9であるが、HF濃度が0.1%のフッ酸水溶液に
HCL濃度が0.3〜0.6%の塩酸水溶液を加えた混
合液を用いた場合には、2.1〜2.5とHCL濃度が高
くなるほど(pHが小さくなるほど)増大する。
【0051】図2に示すように、BPSG膜/SiN
膜間のエッチング選択比は、HCL濃度が0でHF濃度
が0.1%のフッ酸水溶液を用いた場合には、1.9で
あるが、HF濃度が0.1%のフッ酸水溶液にHCL濃
度が0.3〜0.6%の塩酸水溶液を加えた混合液を用
いた場合には、2.1〜2.5とHCL濃度が高くなるほ
ど(pHが小さくなるほど)増大する。
膜間のエッチング選択比は、HCL濃度が0でHF濃度
が0.1%のフッ酸水溶液を用いた場合には、1.9で
あるが、HF濃度が0.1%のフッ酸水溶液にHCL濃
度が0.3〜0.6%の塩酸水溶液を加えた混合液を用
いた場合には、2.1〜2.5とHCL濃度が高くなるほ
ど(pHが小さくなるほど)増大する。
【0052】図2に示すように、絶縁膜間のエッチング
選択比はpHに依存しており、pHを変化させることで
ある範囲内の任意のエッチング選択比を制御できる。
選択比はpHに依存しており、pHを変化させることで
ある範囲内の任意のエッチング選択比を制御できる。
【0053】この実験結果をみると、HF濃度0.1%
のフッ酸水溶液中に塩酸水溶液を加えて、pHを調整す
ることにより、th−SiO2 膜/SiN膜のエッチン
グ選択比は1.9〜2.5の範囲で調整が可能である。
のフッ酸水溶液中に塩酸水溶液を加えて、pHを調整す
ることにより、th−SiO2 膜/SiN膜のエッチン
グ選択比は1.9〜2.5の範囲で調整が可能である。
【0054】さらに、図2に示すように、HF濃度0.
1%に添加するHCLの濃度を例えば0〜0.3〜0.
6%の範囲内で変化させることにより、BPSG膜/t
h−SiO2 膜のエッチング選択比を20.4〜36.
7〜44.8の範囲内で制御することができ、BPSG
膜/NSG膜のエッチング選択比を3.1〜5.9〜
6.9の範囲内で制御することができる。つまり、無機
酸を加え、任意のpHを変化させることである範囲内の
中で、目的とするエッチング選択比に制御することが可
能である。
1%に添加するHCLの濃度を例えば0〜0.3〜0.
6%の範囲内で変化させることにより、BPSG膜/t
h−SiO2 膜のエッチング選択比を20.4〜36.
7〜44.8の範囲内で制御することができ、BPSG
膜/NSG膜のエッチング選択比を3.1〜5.9〜
6.9の範囲内で制御することができる。つまり、無機
酸を加え、任意のpHを変化させることである範囲内の
中で、目的とするエッチング選択比に制御することが可
能である。
【0055】なお、pHの調整には塩酸を用いたが、他
の無機酸である硫酸又は硝酸を用いても本実施形態の効
果が得られる。
の無機酸である硫酸又は硝酸を用いても本実施形態の効
果が得られる。
【0056】−製造工程−
次に、MISトランジスタのゲート電極の側面上に、ほ
ぼL字状のSiN膜/NSG膜の二層膜からなるサイド
ウォールを形成するための工程について説明する。
ぼL字状のSiN膜/NSG膜の二層膜からなるサイド
ウォールを形成するための工程について説明する。
【0057】図3(a)〜(d)は、本発明の第1の実
施形態に係る半導体装置の製造工程を示す断面図であ
る。また、図4(a),(b)は、図3(d)に示す工
程におけるSiN膜及びNSG膜の残存状態を、従来例
と本実施形態とで比較して示すMISFETの断面図で
ある。
施形態に係る半導体装置の製造工程を示す断面図であ
る。また、図4(a),(b)は、図3(d)に示す工
程におけるSiN膜及びNSG膜の残存状態を、従来例
と本実施形態とで比較して示すMISFETの断面図で
ある。
【0058】まず、図3(a)に示す工程で、シリコン
基板1にトレンチ分離(Shallow Trench Isolation:以
下、STIと記す)による素子分離領域のth−SiO
2 膜2(以下、分離酸化膜と記す)を形成して、nウェ
ル3によるn型MISFET形成領域Rnmisと、pウェ
ル4によるp型MISFET形成領域Rpmisとを規定す
る。次に、シリコン基板1の上に、th−SiO2 膜か
らなるゲート絶縁膜5と、ポリシリコン膜6と、窒化チ
タン(TiN)あるいは窒化タングステン(WN)等の
バリアメタル膜7と、タングステン(W)膜等の高融点
金属膜8と、SiN膜9とを順次堆積する。
基板1にトレンチ分離(Shallow Trench Isolation:以
下、STIと記す)による素子分離領域のth−SiO
2 膜2(以下、分離酸化膜と記す)を形成して、nウェ
ル3によるn型MISFET形成領域Rnmisと、pウェ
ル4によるp型MISFET形成領域Rpmisとを規定す
る。次に、シリコン基板1の上に、th−SiO2 膜か
らなるゲート絶縁膜5と、ポリシリコン膜6と、窒化チ
タン(TiN)あるいは窒化タングステン(WN)等の
バリアメタル膜7と、タングステン(W)膜等の高融点
金属膜8と、SiN膜9とを順次堆積する。
【0059】次に、図3(b)に示す工程で、ゲート電
極形成領域を覆うレジストパターン(図示省略)を用い
て、SiN膜9に対してエッチングを行なった後、その
レジストパターンをアッシングにより除去し、その後、
パターン化されたSiN膜9をハードマスクとして用い
て、高融点金属膜8と、バリアメタル膜7と、ポリシリ
コン膜6と、ゲート絶縁膜5とをパターニングする。こ
れにより、n型MISFET形成領域Rnmisの上及びp
型MISFET形成領域Rpmisの上に、それぞれ、ゲー
ト絶縁膜5を介してポリシリコン膜6、バリアメタル膜
7及び高融点金属膜8からなるポリメタルゲート電極が
形成される。
極形成領域を覆うレジストパターン(図示省略)を用い
て、SiN膜9に対してエッチングを行なった後、その
レジストパターンをアッシングにより除去し、その後、
パターン化されたSiN膜9をハードマスクとして用い
て、高融点金属膜8と、バリアメタル膜7と、ポリシリ
コン膜6と、ゲート絶縁膜5とをパターニングする。こ
れにより、n型MISFET形成領域Rnmisの上及びp
型MISFET形成領域Rpmisの上に、それぞれ、ゲー
ト絶縁膜5を介してポリシリコン膜6、バリアメタル膜
7及び高融点金属膜8からなるポリメタルゲート電極が
形成される。
【0060】ここで、ポリメタルゲート構造に代えて、
ポリシリコンゲート構造あるいは高融点金属からなるメ
タルゲート構造を有するゲート電極を形成してもよい。
ポリシリコンゲート構造あるいは高融点金属からなるメ
タルゲート構造を有するゲート電極を形成してもよい。
【0061】次に、フォトリソグラフィー工程を経て、
ポリメタルゲート電極をマスクとする低エネルギーのイ
オン注入拡散を行い、浅い拡散層(低濃度ソース・ドレ
イン領域又はエクステンション領域)を形成する。
ポリメタルゲート電極をマスクとする低エネルギーのイ
オン注入拡散を行い、浅い拡散層(低濃度ソース・ドレ
イン領域又はエクステンション領域)を形成する。
【0062】その後、図3(c)に示す工程で、基板上
に、常圧CVDにより第1酸化膜である厚み約10nm
のNSG膜10を堆積し、さらに、NSG膜10の上に
減圧CVDにより厚み約10nmのSiN膜11を堆積
し、続いて、SiN膜11の上に常圧CVDにより第2
酸化膜である厚み約60nmのBPSG(ボロン濃度
3.5%、リン濃度4.5%)膜12を堆積する。ここ
で、NSG膜に代えて第1酸化膜にTEOS膜,HTO
膜またはプラズマ酸化膜を用いてもよい。また、BPS
G膜に代えて第2酸化膜にPSG膜を用いてもよい。
に、常圧CVDにより第1酸化膜である厚み約10nm
のNSG膜10を堆積し、さらに、NSG膜10の上に
減圧CVDにより厚み約10nmのSiN膜11を堆積
し、続いて、SiN膜11の上に常圧CVDにより第2
酸化膜である厚み約60nmのBPSG(ボロン濃度
3.5%、リン濃度4.5%)膜12を堆積する。ここ
で、NSG膜に代えて第1酸化膜にTEOS膜,HTO
膜またはプラズマ酸化膜を用いてもよい。また、BPS
G膜に代えて第2酸化膜にPSG膜を用いてもよい。
【0063】ついで、800℃で10秒のRTA処理で
焼き締めた後、エッチバックを行い、BPSG膜(又は
PSG膜)/SiN膜/NSG膜からなる三層構造のL
DD用サイドウォールを形成する。
焼き締めた後、エッチバックを行い、BPSG膜(又は
PSG膜)/SiN膜/NSG膜からなる三層構造のL
DD用サイドウォールを形成する。
【0064】続いて、図3(d)に示す工程で、フォト
リソグラフィー工程,注入工程を経て、ソース・ドレイ
ン領域となる表面拡散層として、p型拡散層13,n型
拡散層14を形成し、さらに、BPSG膜12を選択的
にウェットエッチングで除去することにより、ポリメタ
ルゲート電極の側面上にSiN膜11及びNSG膜10
を持つn型MISFET及びp型MISFETが形成さ
れる。
リソグラフィー工程,注入工程を経て、ソース・ドレイ
ン領域となる表面拡散層として、p型拡散層13,n型
拡散層14を形成し、さらに、BPSG膜12を選択的
にウェットエッチングで除去することにより、ポリメタ
ルゲート電極の側面上にSiN膜11及びNSG膜10
を持つn型MISFET及びp型MISFETが形成さ
れる。
【0065】このとき、従来の気相HFによる酸化膜エ
ッチングによれば、図4(a)に示すように、酸化膜は
プロセスダメージを受けているため、BPSG膜/NS
G膜のエッチング選択比が小さくなり、BPSG膜の除
去時にNSG膜の一部もエッチングされ、サイドエッチ
部が発生する。また、図4(a)には示されていない
が、その後のシリサイド形成工程で、NSG膜のサイド
エッチ部にシリサイドが形成されると、シリサイド層が
チャネル領域に接触するなど電気特性不良を起こすおそ
れがある。
ッチングによれば、図4(a)に示すように、酸化膜は
プロセスダメージを受けているため、BPSG膜/NS
G膜のエッチング選択比が小さくなり、BPSG膜の除
去時にNSG膜の一部もエッチングされ、サイドエッチ
部が発生する。また、図4(a)には示されていない
が、その後のシリサイド形成工程で、NSG膜のサイド
エッチ部にシリサイドが形成されると、シリサイド層が
チャネル領域に接触するなど電気特性不良を起こすおそ
れがある。
【0066】それに対し、本実施形態では、HF濃度が
0.1%のフッ酸水溶液と、HCL濃度が0.3%の塩
酸との混合水溶液に、シリコン基板を15分浸漬し、水
洗した後、続いて、重量比5ppmのオゾン(O3 )を
含む水(以下、オゾン水と記す)により3分間のリンス
処理をし、さらに、水洗し、乾燥する。
0.1%のフッ酸水溶液と、HCL濃度が0.3%の塩
酸との混合水溶液に、シリコン基板を15分浸漬し、水
洗した後、続いて、重量比5ppmのオゾン(O3 )を
含む水(以下、オゾン水と記す)により3分間のリンス
処理をし、さらに、水洗し、乾燥する。
【0067】その結果、本実施形態においては、図4
(b)に示すように、分離酸化膜2のエッチングや、N
SG膜10のサイドエッチングは抑えられる。これは、
本実施形態の混合液を用いたウェットエッチングの場合
には、もともとプロセスダメージの有無によるエッチン
グレートの変化は小さく、かつ、従来のウェットエッチ
ング法に比べて、膜質が相異なる酸化膜であるNSG膜
とBPSG膜とに対するエッチング選択比が5.9と、
HF濃度0.1%のフッ酸を用いる場合よりも大きいか
らである。
(b)に示すように、分離酸化膜2のエッチングや、N
SG膜10のサイドエッチングは抑えられる。これは、
本実施形態の混合液を用いたウェットエッチングの場合
には、もともとプロセスダメージの有無によるエッチン
グレートの変化は小さく、かつ、従来のウェットエッチ
ング法に比べて、膜質が相異なる酸化膜であるNSG膜
とBPSG膜とに対するエッチング選択比が5.9と、
HF濃度0.1%のフッ酸を用いる場合よりも大きいか
らである。
【0068】その場合、上記混合水溶液として、フッ酸
を0.01〜1.0重量%、無機酸を0.001〜1.
0重量%とする範囲から選択される混合比を有する水溶
液を用いることにより、確実に本発明の効果を発揮する
ことができる。
を0.01〜1.0重量%、無機酸を0.001〜1.
0重量%とする範囲から選択される混合比を有する水溶
液を用いることにより、確実に本発明の効果を発揮する
ことができる。
【0069】加えて、ウェットエッチング後にオゾン水
で処理したことで、半導体基板のp型拡散層13やn型
拡散層14の上には化学酸化膜が形成される。また、半
導体基板面におけるしみの発生も抑制されるので、良好
なシリサイド層を形成することが可能になる。この場
合、オゾン水を含む液中のオゾンの濃度は、重量比0.
1〜150.0ppmの範囲から選択するのが適当で、
濃度及び処理時間の設定を適宜選択して、経験的に最適
条件を設定することができる。
で処理したことで、半導体基板のp型拡散層13やn型
拡散層14の上には化学酸化膜が形成される。また、半
導体基板面におけるしみの発生も抑制されるので、良好
なシリサイド層を形成することが可能になる。この場
合、オゾン水を含む液中のオゾンの濃度は、重量比0.
1〜150.0ppmの範囲から選択するのが適当で、
濃度及び処理時間の設定を適宜選択して、経験的に最適
条件を設定することができる。
【0070】また、上記オゾン水でのリンス処理に代え
て、適量濃度の過酸化水素水を含む液での処理も実用で
きる。この場合、過酸化水素の濃度は、0.01〜3
0.0重量%の範囲から選択するのが適当で、濃度及び
処理時間の設定を適宜選択して、経験的に最適条件を設
定することができる。
て、適量濃度の過酸化水素水を含む液での処理も実用で
きる。この場合、過酸化水素の濃度は、0.01〜3
0.0重量%の範囲から選択するのが適当で、濃度及び
処理時間の設定を適宜選択して、経験的に最適条件を設
定することができる。
【0071】−製造工程の変形例−
図5(a),(b)は、上記実施形態の2つの変形例に
係る半導体装置の製造工程の一部を示す断面図である。
係る半導体装置の製造工程の一部を示す断面図である。
【0072】図5(a)は、図3(b)に示す工程でポ
リシリコン膜などをパターニングしてゲート電極を形成
する際に、熱酸化膜からなるゲート絶縁膜をほとんどエ
ッチングせずに基板上に残したときに、図3(d)に示
す工程で形成される二層膜サイドウォールの形状を示し
ている。すなわち、図3(c)に示す工程では、エッチ
バックにより三層膜サイドウォールを形成するととも
に、三層膜サイドウォールによって覆われていない露出
している部分を除去する。そして、図3(d)に示す工
程で、上記実施形態の混合水溶液からなるエッチング液
を用いてBPSG膜(又はPSG膜)を選択的に除去す
る。このとき、熱酸化膜であるゲート絶縁膜とNSG膜
とをほとんど残したままで、BPSG膜(又はPSG
膜)を選択的にエッチングすることができる。そして、
このウェットエッチングによりシリコン基板の表面にし
みが発生するおそれがあるが、その後、過酸化水素水ま
たはオゾン水を含む液で洗浄することにより、化学酸化
膜が形成される。また、半導体基板面におけるしみの発
生も抑制されるので、良好なシリサイド層を形成するこ
とが可能になる。この場合、オゾン水中のオゾンの濃度
は、重量比0.1〜150.0ppmの範囲から選択す
るのが適当で、濃度及び処理時間の設定を適宜選択し
て、経験的に最適条件を設定することができる。
リシリコン膜などをパターニングしてゲート電極を形成
する際に、熱酸化膜からなるゲート絶縁膜をほとんどエ
ッチングせずに基板上に残したときに、図3(d)に示
す工程で形成される二層膜サイドウォールの形状を示し
ている。すなわち、図3(c)に示す工程では、エッチ
バックにより三層膜サイドウォールを形成するととも
に、三層膜サイドウォールによって覆われていない露出
している部分を除去する。そして、図3(d)に示す工
程で、上記実施形態の混合水溶液からなるエッチング液
を用いてBPSG膜(又はPSG膜)を選択的に除去す
る。このとき、熱酸化膜であるゲート絶縁膜とNSG膜
とをほとんど残したままで、BPSG膜(又はPSG
膜)を選択的にエッチングすることができる。そして、
このウェットエッチングによりシリコン基板の表面にし
みが発生するおそれがあるが、その後、過酸化水素水ま
たはオゾン水を含む液で洗浄することにより、化学酸化
膜が形成される。また、半導体基板面におけるしみの発
生も抑制されるので、良好なシリサイド層を形成するこ
とが可能になる。この場合、オゾン水中のオゾンの濃度
は、重量比0.1〜150.0ppmの範囲から選択す
るのが適当で、濃度及び処理時間の設定を適宜選択し
て、経験的に最適条件を設定することができる。
【0073】図5(b)は、図3(b)に示す工程で、
窒化膜(SiN膜)を設けず、かつ、熱酸化膜からなる
ゲート絶縁膜をほとんどエッチングせずに基板上に残し
たときに、図3(d)に示す工程で形成される単層膜サ
イドウォールの形状を示している。すなわち、図3
(c)に示す工程では、エッチバックにより、NSG膜
及びBPSG膜(又はPSG膜)からなる二層膜サイド
ウォールを形成するとともに、二層膜サイドウォールに
よって覆われていない露出している部分を除去する。そ
して、図3(d)に示す工程で、上記実施形態の混合水
溶液からなるエッチング液を用いてBPSG膜(又はP
SG膜)を選択的に除去する。このとき、熱酸化膜であ
るゲート絶縁膜とNSG膜とをほとんど残したままで、
BPSG膜(又はPSG膜)を選択的にエッチングする
ことができる。そして、このウェットエッチングによ
り、シリコン基板の表面にしみが発生するおそれがある
が、その後、過酸化水素水またはオゾン水を含む液で洗
浄することにより、化学酸化膜が形成される。また、半
導体基板面におけるしみの発生も抑制されるので、良好
なシリサイド層を形成することが可能になる。さらに、
有機溶剤成分も除去することができる。この場合にも、
オゾン水中のオゾンの濃度は、重量比0.1〜150.
0ppmの範囲から選択するのが適当で、濃度及び処理
時間の設定を適宜選択して、経験的に最適条件を設定す
ることができる。
窒化膜(SiN膜)を設けず、かつ、熱酸化膜からなる
ゲート絶縁膜をほとんどエッチングせずに基板上に残し
たときに、図3(d)に示す工程で形成される単層膜サ
イドウォールの形状を示している。すなわち、図3
(c)に示す工程では、エッチバックにより、NSG膜
及びBPSG膜(又はPSG膜)からなる二層膜サイド
ウォールを形成するとともに、二層膜サイドウォールに
よって覆われていない露出している部分を除去する。そ
して、図3(d)に示す工程で、上記実施形態の混合水
溶液からなるエッチング液を用いてBPSG膜(又はP
SG膜)を選択的に除去する。このとき、熱酸化膜であ
るゲート絶縁膜とNSG膜とをほとんど残したままで、
BPSG膜(又はPSG膜)を選択的にエッチングする
ことができる。そして、このウェットエッチングによ
り、シリコン基板の表面にしみが発生するおそれがある
が、その後、過酸化水素水またはオゾン水を含む液で洗
浄することにより、化学酸化膜が形成される。また、半
導体基板面におけるしみの発生も抑制されるので、良好
なシリサイド層を形成することが可能になる。さらに、
有機溶剤成分も除去することができる。この場合にも、
オゾン水中のオゾンの濃度は、重量比0.1〜150.
0ppmの範囲から選択するのが適当で、濃度及び処理
時間の設定を適宜選択して、経験的に最適条件を設定す
ることができる。
【0074】−第1の実施形態のその他の変形例−
上記第1の実施形態においては、NSG膜とBPSG膜
との間にSiN膜を介在させているが、SiN膜が存在
しない場合にも本発明を適用することができる。 渣 上記NSG膜に代えて、TEOS膜またはプラズマ酸化
膜を用いても上記実施形態と同様の効果が得られる。
との間にSiN膜を介在させているが、SiN膜が存在
しない場合にも本発明を適用することができる。 渣 上記NSG膜に代えて、TEOS膜またはプラズマ酸化
膜を用いても上記実施形態と同様の効果が得られる。
【0075】上記第1の実施形態では、酸化膜を2種類
用いた場合について説明したが、本発明は斯かる実施形
態に限定されるものではなく、相異なるエッチング特性
を有する3種以上の酸化膜が存在している場合にも適用
することができる。
用いた場合について説明したが、本発明は斯かる実施形
態に限定されるものではなく、相異なるエッチング特性
を有する3種以上の酸化膜が存在している場合にも適用
することができる。
【0076】上記第1の実施形態におけるBPSG膜に
代えてPSG膜を用いても、上記実施形態と同様の効果
を発揮することができる。
代えてPSG膜を用いても、上記実施形態と同様の効果
を発揮することができる。
【0077】上記第1の実施形態においては、ゲート絶
縁膜として熱酸化膜(th−SiO 2 膜)を用いたが、
酸化膜を窒化してなるシリコン酸窒化膜やシリコン窒化
膜をゲート絶縁膜として用いてもよい。
縁膜として熱酸化膜(th−SiO 2 膜)を用いたが、
酸化膜を窒化してなるシリコン酸窒化膜やシリコン窒化
膜をゲート絶縁膜として用いてもよい。
【0078】(第2の実施形態)図7(a)〜(g)
は、第2の実施形態に係る半導体装置の製造工程を示す
断面図である。本実施形態では、本発明を、絶縁膜から
なる素子分離領域(STI(Shallow Trench Isolatio
n))の形成工程に適用した例について説明する。
は、第2の実施形態に係る半導体装置の製造工程を示す
断面図である。本実施形態では、本発明を、絶縁膜から
なる素子分離領域(STI(Shallow Trench Isolatio
n))の形成工程に適用した例について説明する。
【0079】まず、図7(a)に示す工程で、シリコン
基板上1に、厚み10nmの保護酸化膜15と、厚み1
60nmの窒化膜16とを順次堆積した後に、フォトリ
ソグラフィーにより、窒化膜16の上にレジストマスク
17を形成する。
基板上1に、厚み10nmの保護酸化膜15と、厚み1
60nmの窒化膜16とを順次堆積した後に、フォトリ
ソグラフィーにより、窒化膜16の上にレジストマスク
17を形成する。
【0080】次に、図7(b)に示す工程で、レジスト
マスク17を用いて、窒化膜16をドライエッチングし
て、窒化膜マスク16aを形成する。その後、SPM
(Sulforic acid-Hydrogen Peroxide,Mixture)洗浄
(硫酸と過酸化水素水の混合溶液を用いた洗浄),AP
M(Ammonia-Hydrogen Peroxide,Mixture)洗浄(アン
モニアと過酸化水素水の混合溶液を用いた洗浄)によ
り、レジスト残渣やポリマーを除去する。
マスク17を用いて、窒化膜16をドライエッチングし
て、窒化膜マスク16aを形成する。その後、SPM
(Sulforic acid-Hydrogen Peroxide,Mixture)洗浄
(硫酸と過酸化水素水の混合溶液を用いた洗浄),AP
M(Ammonia-Hydrogen Peroxide,Mixture)洗浄(アン
モニアと過酸化水素水の混合溶液を用いた洗浄)によ
り、レジスト残渣やポリマーを除去する。
【0081】次に、図7(c)に示す工程で、窒化膜マ
スク16aを用いて、そして、HF濃度が0.5%のフ
ッ酸水溶液と、HCL濃度が0.6%の塩酸との混合水
溶液に、シリコン基板を15分間浸漬し、水洗する。こ
のとき、保護酸化膜15がパターニングされてパッド膜
15aが形成される。続いて、重量比5ppmのオゾン
(O3 )を含む水(以下、オゾン水と記す)により3分
間のリンス処理をし、さらに、水洗し、乾燥する。その
結果、HFによる酸化膜ウェットエッチングに比べ、S
iN膜の側面のエッチングが抑制され、活性領域の寸法
バラツキを低減することができる。また、その後の過酸
化水素水またはオゾン水を含む液で洗浄することによ
り、化学酸化膜が形成されるので、シリコン基板の上面
におけるしみの発生も抑制することができる。
スク16aを用いて、そして、HF濃度が0.5%のフ
ッ酸水溶液と、HCL濃度が0.6%の塩酸との混合水
溶液に、シリコン基板を15分間浸漬し、水洗する。こ
のとき、保護酸化膜15がパターニングされてパッド膜
15aが形成される。続いて、重量比5ppmのオゾン
(O3 )を含む水(以下、オゾン水と記す)により3分
間のリンス処理をし、さらに、水洗し、乾燥する。その
結果、HFによる酸化膜ウェットエッチングに比べ、S
iN膜の側面のエッチングが抑制され、活性領域の寸法
バラツキを低減することができる。また、その後の過酸
化水素水またはオゾン水を含む液で洗浄することによ
り、化学酸化膜が形成されるので、シリコン基板の上面
におけるしみの発生も抑制することができる。
【0082】次に、図7(d)に示す工程で、窒化膜マ
スク16a及びパッド膜15aを用いて、ドライエッチ
ングにより、シリコン基板1をエッチングして、トレン
チ1aを形成する。その後、シリコン基板のドライエッ
チング後に残るポリマーを除去するために、SPM,A
PM洗浄を行なう。
スク16a及びパッド膜15aを用いて、ドライエッチ
ングにより、シリコン基板1をエッチングして、トレン
チ1aを形成する。その後、シリコン基板のドライエッ
チング後に残るポリマーを除去するために、SPM,A
PM洗浄を行なう。
【0083】次に、図7(e)に示す工程で、トレンチ
1aのエッジを丸めるためのトレンチ1a壁部の酸化の
前に、パッド膜15aを後退させるために以下の処理を
行なう。まず、HF濃度が0.5%のフッ酸水溶液と、
HCL濃度が0.6%の塩酸との混合水溶液に、基板を
15分浸漬して酸化マスク15aの側面部を選択的にエ
ッチングする。続いて、重量比5ppmのオゾン(O
3 )を含む水(以下、オゾン水と記す)により3分間の
リンス処理をし、さらに、水洗し、乾燥する。
1aのエッジを丸めるためのトレンチ1a壁部の酸化の
前に、パッド膜15aを後退させるために以下の処理を
行なう。まず、HF濃度が0.5%のフッ酸水溶液と、
HCL濃度が0.6%の塩酸との混合水溶液に、基板を
15分浸漬して酸化マスク15aの側面部を選択的にエ
ッチングする。続いて、重量比5ppmのオゾン(O
3 )を含む水(以下、オゾン水と記す)により3分間の
リンス処理をし、さらに、水洗し、乾燥する。
【0084】次に、図7(f)に示す工程で、トレンチ
1aの壁部を酸化することで、トレンチのエッジを丸め
る。その後、基板上にシリコン酸化膜18を堆積し、ト
レンチ1aをシリコン酸化膜によって埋める。
1aの壁部を酸化することで、トレンチのエッジを丸め
る。その後、基板上にシリコン酸化膜18を堆積し、ト
レンチ1aをシリコン酸化膜によって埋める。
【0085】次に、図7(g)に示す工程で、窒化膜マ
スク16aが露出するまでCMPを行なって、シリコン
酸化膜18をトレンチ1aに埋め込んでなる素子分離用
絶縁膜18aを形成する。その後、窒化膜マスク16a
及びパッド膜15aをエッチングにより除去する。
スク16aが露出するまでCMPを行なって、シリコン
酸化膜18をトレンチ1aに埋め込んでなる素子分離用
絶縁膜18aを形成する。その後、窒化膜マスク16a
及びパッド膜15aをエッチングにより除去する。
【0086】本実施形態のSTI形成工程によると、そ
の結果、従来用いられていたHFによる酸化膜ウェット
エッチングに比べ、SiN膜の側面のエッチングを抑制
することができ、活性領域の寸法バラツキを低減するこ
とができる。
の結果、従来用いられていたHFによる酸化膜ウェット
エッチングに比べ、SiN膜の側面のエッチングを抑制
することができ、活性領域の寸法バラツキを低減するこ
とができる。
【0087】また、その後の過酸化水素水またはオゾン
水を含む液で洗浄することにより、化学酸化膜が形成さ
れ、半導体基板面におけるしみの発生も抑制することが
できる。
水を含む液で洗浄することにより、化学酸化膜が形成さ
れ、半導体基板面におけるしみの発生も抑制することが
できる。
【0088】(第3の実施形態)図8(a)〜(d)
は、第3の実施形態に係る半導体装置の製造工程を示す
断面図である。本実施形態では、本発明を、半球状のグ
レインを有するHSG(Hemispherical Grained )ポリ
シリコン層からなる無蓋有底筒体構造のキャパシタ電極
を有する半導体装置の製造工程に適用した例について説
明する。なお、図8(a)〜(d)においては、シリコ
ン基板の図示は省略するが、層間膜の下方には、メモリ
セルトランジスタ等が形成されたシリコン基板が存在し
ている。
は、第3の実施形態に係る半導体装置の製造工程を示す
断面図である。本実施形態では、本発明を、半球状のグ
レインを有するHSG(Hemispherical Grained )ポリ
シリコン層からなる無蓋有底筒体構造のキャパシタ電極
を有する半導体装置の製造工程に適用した例について説
明する。なお、図8(a)〜(d)においては、シリコ
ン基板の図示は省略するが、層間膜の下方には、メモリ
セルトランジスタ等が形成されたシリコン基板が存在し
ている。
【0089】まず、図8(a)に示す工程で、ポリシリ
コンプラグ28を含む層間膜(例えばNSG膜)29上
に、厚み50nmの窒化膜と、BPSG膜などのエッチ
ング可能な材料からなる厚み500nmのスペーサー層
と、厚み20nmのTEOS膜とを順次堆積する。次
に、レジストマスクを形成した後、レジストマスクを用
いて、TEOS膜及びスペーサー層のドライエッチン
グ,アッシング及び洗浄と、窒化膜のドライエッチン
グ,アッシング及び洗浄とを行なって、凹部30を囲む
窒化膜フランジ20及び筒状スペーサー21を形成す
る。このとき、TEOS膜は除去される。
コンプラグ28を含む層間膜(例えばNSG膜)29上
に、厚み50nmの窒化膜と、BPSG膜などのエッチ
ング可能な材料からなる厚み500nmのスペーサー層
と、厚み20nmのTEOS膜とを順次堆積する。次
に、レジストマスクを形成した後、レジストマスクを用
いて、TEOS膜及びスペーサー層のドライエッチン
グ,アッシング及び洗浄と、窒化膜のドライエッチン
グ,アッシング及び洗浄とを行なって、凹部30を囲む
窒化膜フランジ20及び筒状スペーサー21を形成す
る。このとき、TEOS膜は除去される。
【0090】次に、図8(b)に示す工程で、BHF洗
浄によりポリシリコンプラグ28上の自然酸化膜を除去
した後、厚み30nmのドープドシリコン膜(以下、D
PS膜と表記する)の堆積と、レジスト膜の堆積及びエ
ッチバックにより、凹部30の壁面に沿って有底筒状D
PS膜22を形成する。さらに、洗浄工程を行なって、
基板表面のレジスト残渣などを除去する。
浄によりポリシリコンプラグ28上の自然酸化膜を除去
した後、厚み30nmのドープドシリコン膜(以下、D
PS膜と表記する)の堆積と、レジスト膜の堆積及びエ
ッチバックにより、凹部30の壁面に沿って有底筒状D
PS膜22を形成する。さらに、洗浄工程を行なって、
基板表面のレジスト残渣などを除去する。
【0091】次に、図8(c)に示す工程で、窒化膜フ
ランジ20及び有底筒状DPS膜22をエッチングスト
ッパー膜として、0.1%HFとHCL0.6%の混合
溶液により、23℃,120分間のウエットエッチング
を行なう。このとき、BPSG膜からなる筒状スペーサ
ー21を、窒化膜フランジ20及び有底筒状DPS膜2
2に対するエッチング選択比が100以上の条件でエッ
チングし、BPSG膜からなる筒状スペーサー21を除
去する。これにより、有底筒体(無蓋有底筒体)のキャ
パシタ電極が形成される。
ランジ20及び有底筒状DPS膜22をエッチングスト
ッパー膜として、0.1%HFとHCL0.6%の混合
溶液により、23℃,120分間のウエットエッチング
を行なう。このとき、BPSG膜からなる筒状スペーサ
ー21を、窒化膜フランジ20及び有底筒状DPS膜2
2に対するエッチング選択比が100以上の条件でエッ
チングし、BPSG膜からなる筒状スペーサー21を除
去する。これにより、有底筒体(無蓋有底筒体)のキャ
パシタ電極が形成される。
【0092】次に、図8(d)に示す工程で、無蓋有底
筒体のキャパシタ電極が形成されたウェハを反応炉(図
示せず)に送入した後、620℃の温度を維持しつつS
iH 4 ガスを反応炉に導入して照射する。これにより、
有底筒状DPS膜22上にのみ半球状のシリコン結晶核
が形成される。次いで、高真空下で620℃の温度を維
持してウェハにアニール処理を施す。これにより、既に
形成されたシリコン結晶核の上に有底筒状DPS膜22
内のシリコン原子が集積することにより、図8(d)に
示すように、シリコン結晶核が肥大してHSG23とな
る。このように、HSGを有するキャパシタ電極が形成
される。
筒体のキャパシタ電極が形成されたウェハを反応炉(図
示せず)に送入した後、620℃の温度を維持しつつS
iH 4 ガスを反応炉に導入して照射する。これにより、
有底筒状DPS膜22上にのみ半球状のシリコン結晶核
が形成される。次いで、高真空下で620℃の温度を維
持してウェハにアニール処理を施す。これにより、既に
形成されたシリコン結晶核の上に有底筒状DPS膜22
内のシリコン原子が集積することにより、図8(d)に
示すように、シリコン結晶核が肥大してHSG23とな
る。このように、HSGを有するキャパシタ電極が形成
される。
【0093】本実施形態の製造工程によると、以下の効
果を発揮することができる。従来使用されていた気相H
Fによるエッチングでは、酸化膜のエッチング時に残渣
の除去が不十分であったり、パーテイクルの発生などの
問題があり、歩留まりの低下を起こすことがあった。し
かし、本実施形態のウェットエッチング方法を適用する
ことにより、これらの不具合を発生することなく、確実
に酸化膜をエッチング除去できる。
果を発揮することができる。従来使用されていた気相H
Fによるエッチングでは、酸化膜のエッチング時に残渣
の除去が不十分であったり、パーテイクルの発生などの
問題があり、歩留まりの低下を起こすことがあった。し
かし、本実施形態のウェットエッチング方法を適用する
ことにより、これらの不具合を発生することなく、確実
に酸化膜をエッチング除去できる。
【0094】
【発明の効果】本発明によると、エッチング特性が互い
に異なる2種類以上の酸化膜を有する積層サイドウォー
ルをゲート電極の側面上に形成した後、積層膜サイドウ
ォールをフッ酸と無機酸とを含む混合水溶液でウェット
エッチングするようにしたので、最上の酸化膜のみを選
択的にエッチングすることが可能になる。
に異なる2種類以上の酸化膜を有する積層サイドウォー
ルをゲート電極の側面上に形成した後、積層膜サイドウ
ォールをフッ酸と無機酸とを含む混合水溶液でウェット
エッチングするようにしたので、最上の酸化膜のみを選
択的にエッチングすることが可能になる。
【図1】各種酸化膜のエッチングレート(nm/分)を
HCL濃度により調整したpHに対する相関で示すエッ
チングレート/pH相関図である。
HCL濃度により調整したpHに対する相関で示すエッ
チングレート/pH相関図である。
【図2】BPSG膜/th−SiO2 膜間のエッチング
選択比及びBPSG膜/NSG膜間のエッチング選択比
とエッチング水溶液のpHとの相関関係を示すエッチン
グ選択比/pH相関図である。
選択比及びBPSG膜/NSG膜間のエッチング選択比
とエッチング水溶液のpHとの相関関係を示すエッチン
グ選択比/pH相関図である。
【図3】(a)〜(d)は本発明の実施形態による半導
体装置の形成工程を示す断面図である。
体装置の形成工程を示す断面図である。
【図4】(a),(b)は、図3(d)に示す工程にお
けるSiN膜及びNSG膜の残存状態を従来例と本実施
形態とで比較して示すMISFETの断面図である。
けるSiN膜及びNSG膜の残存状態を従来例と本実施
形態とで比較して示すMISFETの断面図である。
【図5】(a),(b)は、本発明の実施形態の2つの
変形例に係る半導体装置の製造工程の一部を示す断面図
である。
変形例に係る半導体装置の製造工程の一部を示す断面図
である。
【図6】各ウェットエッチング液におけるエッチング評
価のための実験の結果得られた各種酸化膜のエッチング
レートと選択比とを表にして示す図である。
価のための実験の結果得られた各種酸化膜のエッチング
レートと選択比とを表にして示す図である。
【図7】(a)〜(g)は、第2の実施形態に係る半導
体装置の製造工程を示す断面図である。
体装置の製造工程を示す断面図である。
【図8】(a)〜(d)は、第3の実施形態に係る半導
体装置の製造工程を示す断面図である。
体装置の製造工程を示す断面図である。
1 半導体基板
2 分離酸化膜
3 nウェル
4 pウェル
5 ゲート絶縁膜
6 ノンドープポリシリコン膜
7 バリアメタル(TiN)膜
8 メタル(W)膜
9 SiN膜
10 NSG膜
11 SiN膜
12 BPSG膜
13 p型拡散層
14 n型拡散層
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
H01L 21/8238 H01L 27/04 C 5F083
21/8242 27/10 621C 5F140
27/04
27/092
27/108
29/78
Fターム(参考) 4M104 AA01 BB01 CC05 EE09 EE12
GG09 GG10 GG14
5F032 AA34 AA44 AA66 DA23 DA24
DA27 DA28 DA33 DA78
5F038 AC05 AC10 EZ15 EZ17 EZ20
5F043 AA36 AA37 BB24 BB25 FF10
5F048 AA04 AA07 AC03 AC10 BA01
BB05 BB09 BB13 BC06 BE03
BF06 BF18 BG14 DA23 DA25
DA27 DA29 DA30
5F083 AD24 AD62 MA06 MA17 PR05
PR06 PR39
5F140 AA00 AA26 AA40 AB03 BA01
BD07 BD09 BE07 BE08 BF01
BF04 BF05 BF07 BF20 BF21
BF27 BG08 BG09 BG12 BG14
BG28 BG37 BG52 BG53 BG54
BH14 BH15 BJ18 BK02 BK13
BK19 BK23 BK34 CB04 CB08
Claims (30)
- 【請求項1】 半導体基板上にゲート絶縁膜とその上の
ゲート電極とを設けたMIS型トランジスタを有する半
導体装置の製造工程において、 ゲート電極の側面上に、エッチング特性が互いに異なる
第1酸化膜と第2酸化膜とを含むサイドウォールを形成
する工程(a)と、 上記サイドウォールをマスクとしてソース・ドレイン領
域形成用のイオン注入を行なう工程(b)と、 上記サイドウォールをフッ酸と無機酸とを含む混合水溶
液によりエッチングして、上記第2酸化膜を選択的に除
去する工程(c)とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項2】 請求項1に記載の半導体装置の製造方法
において、 上記工程(a)では、上記第1酸化膜としてノンドープ
ドシリコン酸化膜を形成し、上記第2酸化膜としてドー
プドシリコン酸化膜を形成することを特徴とする半導体
装置の製造方法。 - 【請求項3】 請求項2に記載の半導体装置の製造方法
において、 上記ノンドープドシリコン酸化膜は、NSG膜、TEO
S膜,HTO膜またはプラズマ酸化膜であり、上記ドー
プド酸化膜はBPSG膜,PSG膜又はBSG膜である
ことを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項1〜3のうちいずれか1つに記載
の半導体装置の製造方法において、 上記工程(c)では、上記混合水溶液として、フッ酸を
0.01〜1.0重量%、無機酸を0.001〜30.
0重量%とする範囲から選択される混合比を有する水溶
液を用いることを特徴とする半導体装置の製造方法。 - 【請求項5】 請求項1〜4のうちいずれか1つに記載
の半導体装置の製造方法において、 上記工程(c)では、上記無機酸として、塩酸,硫酸又
は硝酸を用いることを特徴とする半導体装置の製造方
法。 - 【請求項6】 請求項1〜5のうちいずれか1つに記載
の半導体装置の製造方法において、 上記ゲート電極はポリシリコン、ポリメタルまたはメタ
ルで形成されていることを特徴とする半導体装置の製造
方法。 - 【請求項7】 請求項1〜6のうちいずれか1つに記載
の半導体装置の製造方法において、 上記工程(c)の後、過酸化水素水またはオゾン水を含
む液で洗浄する工程をさらに含むことを特徴とする記載
の半導体装置の製造方法。 - 【請求項8】 請求項7に記載の半導体装置の製造方法
において、 上記過酸化水素水を含む液における過酸化水素の濃度
は、0.01〜30.0重量%の範囲内であることを特
徴とする半導体装置の製造方法。 - 【請求項9】 請求項7に記載の半導体装置の製造方法
において、 上記オゾン水を含む液におけるオゾンの濃度は、0.1
〜150.0ppmの範囲内であることを特徴とする半
導体装置の製造方法。 - 【請求項10】 請求項1〜9のうちいずれか1つに記
載の半導体装置の製造方法において、 上記工程(a)は、ゲート電極の上面及び側面の上に上
記第1酸化膜を形成する副工程と、上記第1酸化膜の上
に窒化膜を形成する副工程と、上記窒化膜の上に上記第
2酸化膜を形成する副工程と、上記第2酸化膜をエッチ
バックして、ほぼL字状の第1酸化膜及び窒化膜からな
る二層膜と、扇状の第2酸化膜とにより構成される積層
膜サイドウォールを形成する副工程とを含み、 上記工程(c)では、上記ゲート電極の側面上に、ほぼ
L字状の第1酸化膜及び窒化膜からなる二層膜サイドウ
ォールを形成することを特徴とする半導体装置の製造方
法。 - 【請求項11】 基板上に、互いにエッチング特性が異
なる2つの絶縁膜を含む積層膜を形成する工程(a)
と、 上記積層膜をフッ酸と無機酸との混合水溶液により選択
的にエッチング除去する工程(b)とを含み、 上記工程(b)では、上記混合水溶液により上記2つの
絶縁膜間のエッチング選択比を大きくすることを特徴と
する半導体装置の製造方法。 - 【請求項12】 請求項11に記載の半導体装置の製造
方法において、 上記絶縁膜は、シリコン酸化膜,シリコン窒化膜又はシ
リコン酸窒化膜であることを特徴とする半導体装置の製
造方法。 - 【請求項13】 請求項11又は12に記載の半導体装
置の製造方法において、 上記工程(b)では、上記混合水溶液として、フッ酸を
0.01〜1.0重量%、無機酸を0.001〜30.
0重量%とする範囲から選択される混合比を有する水溶
液を用いることを特徴とする半導体装置の製造方法。 - 【請求項14】 請求項11又は12に記載の半導体装
置の製造方法において、 上記工程(c)では、上記無機酸として、塩酸,硫酸又
は硝酸を用いることを特徴とする半導体装置の製造方
法。 - 【請求項15】 MIS型トランジスタを有する半導体
装置の製造工程において、 半導体基板の表面にゲート酸化膜を形成する工程(a)
と、 上記ゲート酸化膜上に、上記ゲート酸化膜をほぼ残した
状態でゲート電極を形成する工程(b)と、 上記ゲート電極の側面上に、上記ゲート酸化膜とはエッ
チング特性が異なる酸化膜を含むサイドウォールを形成
するとともに、上記ゲート酸化膜のうち露出している部
分を除去する工程(c)と、 上記サイドウォールをマスクとしてソース・ドレイン領
域形成用のイオン注入を行なう工程(d)と、 上記サイドウォールをフッ酸と無機酸との混合水溶液に
よりエッチングする工程(e)と、 上記工程(e)の後、上記半導体基板を過酸化水素水ま
たはオゾン水を含む液で洗浄する工程(f)とを含む半
導体装置の製造方法。 - 【請求項16】 請求項15に記載の半導体装置の製造
方法において、 上記工程(f)では、上記過酸化水素水を含む液におけ
る過酸化水素の濃度を、0.01〜30.0重量%の範
囲内から選択された濃度とし、 上記オゾン水を含む液におけるオゾンの濃度を、0.1
〜150.0ppmの範囲内から選択された濃度とする
ことを特徴とする半導体装置の製造方法。 - 【請求項17】 請求項15又は16に記載の半導体装
置の製造方法において、 上記工程(c)では、上記無機酸として、塩酸,硫酸又
は硝酸を用いることを特徴とする半導体装置の製造方
法。 - 【請求項18】 素子分離用絶縁膜を半導体装置の製造
方法であって、 半導体基板上に、エッチング特性が互いに異なる保護膜
と耐酸化性膜とを順次形成する工程(a)と、 上記対酸化性膜をパターニングしてエッチングマスクを
形成する工程(b)と、 上記エッチングマスクを付けた状態で上記保護膜をフッ
酸と無機酸とを含む混合水溶液によりエッチングして、
上記エッチングマスクの下にパッド膜を残す工程(c)
と、 上記エッチングマスクを付けた状態で上記半導体基板を
ドライエッチングして、トレンチを形成する工程(d)
と、 上記パッド膜のうち上記トレンチに露出している側面部
をフッ酸と無機酸とを含む混合水溶液によりエッチング
する工程(e)とを含む半導体装置の製造方法。 - 【請求項19】 請求項18に記載の半導体装置の製造
方法において、 上記工程(a)では、上記保護膜としてシリコン酸化膜
を形成し、上記耐酸化性膜としてシリコン窒化膜を形成
することを特徴とする半導体装置の製造方法。 - 【請求項20】 請求項18又は19に記載の半導体装
置の製造方法において、 上記工程(c)及び上記工程(e)では、上記混合水溶
液として、フッ酸を0.01〜1.0重量%、無機酸を
0.001〜30.0重量%とする範囲から選択される
混合比を有する水溶液を用いることを特徴とする半導体
装置の製造方法。 - 【請求項21】 請求項20に記載の半導体装置の製造
方法において、 上記工程(c)及び上記工程(e)では、上記無機酸と
して、塩酸,硫酸又は硝酸を用いることを特徴とする半
導体装置の製造方法。 - 【請求項22】 請求項18〜21のうちいずれか1つ
に記載の半導体装置の製造方法において、 上記工程(c)及び上記工程(e)の後、過酸化水素水
またはオゾン水を含む液で洗浄する工程をさらに含むこ
とを特徴とする記載の半導体装置の製造方法。 - 【請求項23】 請求項22に記載の半導体装置の製造
方法において、 上記過酸化水素水を含む液における過酸化水素の濃度
は、0.01〜30.0重量%の範囲内であることを特
徴とする半導体装置の製造方法。 - 【請求項24】 請求項23に記載の半導体装置の製造
方法において、 上記オゾン水を含む液におけるオゾンの濃度は、0.1
〜150.0ppmの範囲内であることを特徴とする半
導体装置の製造方法。 - 【請求項25】 ポリシリコンからなる有底筒体構造の
キャパシタ電極を有する半導体装置の製造工程におい
て、 半導体基板上に層間膜を形成する工程(a)と、 上記層間膜の上に、上記層間膜とエッチング特性が異な
るスペーサー層を形成する工程(b)と、 上記スペーサー層をエッチングして凹部を有する筒状ス
ペーサーを形成する工程(c)と、 基板上に、ドープドシリコン膜とレジスト膜とを形成し
た後、該レジスト膜と上記ドープドシリコン膜とのエッ
チバックを行なって、上記凹部の壁部に沿って上記ドー
プドシリコン膜からなる有底筒体を残す工程(d)と、 上記スペーサー層をフッ酸と無機酸とを含む混合水溶液
によりエッチングして、上記有底筒体の内壁面及び外壁
面を露出させる工程(e)とを含む半導体装置の製造方
法。 - 【請求項26】 請求項25に記載の半導体装置の製造
方法において、 上記工程(a)では、上記層間膜としてノンドープドシ
リコン酸化膜を形成し、 上記工程(b)では、上記スペーサー層としてドープド
シリコン酸化膜を形成することを特徴とする半導体装置
の製造方法。 - 【請求項27】 請求項26に記載の半導体装置の製造
方法において、 上記スペーサー層は少なくともリンを含むシリコン酸化
膜であることを特徴とする半導体装置の製造方法。 - 【請求項28】 請求項25又は26に記載の半導体装
置の製造方法において、 上記工程(b)の前に、上記層間膜上に窒化膜を形成する
工程と、 上記工程(c)の後で上記工程(d)の前に、エッチン
グにより、上記窒化膜のうち上記凹部の底面に位置する
部分を除去して窒化膜マスクを形成する工程とをさらに
含み、 上記工程(e)では、上記窒化膜マスクを付けた状態で
エッチングを行なうことを特徴とする製造方法。 - 【請求項29】 請求項25〜28のうちいずれか1つ
に記載の半導体装置の製造方法において、上記工程
(e)では、上記混合水溶液として、フッ酸を0.01
〜1.0重量%、無機酸を0.001〜30.0重量%
とする範囲から選択される混合比を有する水溶液を用い
ることを特徴とする半導体装置の製造方法。 - 【請求項30】 請求項29に記載の半導体装置の製造
方法において、 上記工程(e)では、上記無機酸として、塩酸,硫酸又
は硝酸を用いることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002144623A JP2003045894A (ja) | 2001-05-23 | 2002-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-153388 | 2001-05-23 | ||
JP2001153388 | 2001-05-23 | ||
JP2002144623A JP2003045894A (ja) | 2001-05-23 | 2002-05-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003045894A true JP2003045894A (ja) | 2003-02-14 |
Family
ID=26615554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002144623A Pending JP2003045894A (ja) | 2001-05-23 | 2002-05-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003045894A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049000A (ja) * | 2005-08-11 | 2007-02-22 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2009099909A (ja) * | 2007-10-19 | 2009-05-07 | Toshiba Corp | 半導体装置の製造方法 |
US8551873B2 (en) | 2011-10-06 | 2013-10-08 | Canon Kabushiki Kaisha | Method for manufacturing semiconductor device |
-
2002
- 2002-05-20 JP JP2002144623A patent/JP2003045894A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049000A (ja) * | 2005-08-11 | 2007-02-22 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2009099909A (ja) * | 2007-10-19 | 2009-05-07 | Toshiba Corp | 半導体装置の製造方法 |
US8551873B2 (en) | 2011-10-06 | 2013-10-08 | Canon Kabushiki Kaisha | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6074960A (en) | Method and composition for selectively etching against cobalt silicide | |
US6461957B1 (en) | Method of manufacturing semiconductor device | |
KR100769415B1 (ko) | 반도체장치의 제조방법 | |
JP4282616B2 (ja) | 半導体装置の製造方法 | |
US5164331A (en) | Method of forming and etching titanium-tungsten interconnects | |
KR100786923B1 (ko) | 반도체장치의 제조방법 | |
US20060115954A1 (en) | Methods of manufacturing a capacitor and a semiconductor device | |
US6753133B2 (en) | Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide | |
JP2008159988A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4838613B2 (ja) | 半導体装置の製造方法 | |
JP2003258201A (ja) | 半導体装置の製造方法 | |
JP3951540B2 (ja) | 強誘電体膜を有する半導体装置の製造方法 | |
JP3727299B2 (ja) | 半導体装置の製造方法 | |
KR20020037684A (ko) | 반도체 장치의 제조방법 | |
JP5326361B2 (ja) | 半導体装置の製造方法 | |
US6225232B1 (en) | Semiconductor processing methods, and methods of forming capacitor constructions | |
JP2003045894A (ja) | 半導体装置の製造方法 | |
US20030143805A1 (en) | Semiconductor device having a capacitor and method of manufacturing the same | |
JP2004349531A (ja) | 半導体装置の製造方法 | |
US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
JPH0888329A (ja) | 半導体装置の製造方法 | |
JP2005294841A (ja) | 半導体素子の製造方法 | |
JP2007067336A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
JP2006203029A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |