JP3951540B2 - 強誘電体膜を有する半導体装置の製造方法 - Google Patents
強誘電体膜を有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3951540B2 JP3951540B2 JP2000050200A JP2000050200A JP3951540B2 JP 3951540 B2 JP3951540 B2 JP 3951540B2 JP 2000050200 A JP2000050200 A JP 2000050200A JP 2000050200 A JP2000050200 A JP 2000050200A JP 3951540 B2 JP3951540 B2 JP 3951540B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- ferroelectric
- etching
- phosphoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は強誘電体キャパシタの製造方法に関するものであり、特にＦｅＲＡＭ（Ferroelectric Random Access Memory）装置に用いる強誘電体キャパシタの製造方法に関する。
【０００２】
近年、その不揮発性やアクセスタイムの速さから、強誘電体膜を用いたＦｅＲＡＭが注目されつつある。
【０００３】
【従来の技術】
図１０（Ａ）は従来ＦｅＲＡＭに用いられている強誘電体キャパシタの断面構造を模式的に表す図であり、図中１０１はシリコン基板、１０２は素子分離あるいは層間絶縁のために用いられる絶縁膜、１０３は絶縁膜上に形成されたキャパシタ下部電極、１０４はＰＺＴ（Pb(Zr,Ti)O3)などの強誘電体キャパシタ絶縁膜、１０５はキャパシタ上部電極を表している。
【０００４】
一般に強誘電体膜はＦｅＲＡＭ製造工程における還元雰囲気を用いる処理によって酸素不足になりやすいため、工程途中で適宜酸化雰囲気によるアニール処理を施す必要がある。
【０００５】
このとき、上部電極や下部電極が酸化されて酸化膜が形成されると、強誘電体キャパシタ全体としてみたときのキャパシタ絶縁膜の誘電率が下がり、また、分極特性が劣化するなど強誘電特性も劣化してしまう。
【０００６】
このような不都合を解決するために、ＦｅＲＡＭにおいては下部電極や上部電極としてＰｔなどの酸化されにくい貴金属や、酸化されても導電性を失わないＩｒやＲｕなどの膜が用いられている。
【０００７】
図１０（Ａ）に示すキャパシタ絶縁膜構造は以下のようなプロセスで形成される。
【０００８】
はじめに、シリコン基板１０１上に形成されたシリコン酸化膜等の絶縁膜１０２上にキャパシタの下部電極材料であるＰｔと強誘電体材料のＰＺＴと上部電極材料であるＰｔ膜をスパッタ法で順次形成する。
【０００９】
つぎに、上部電極のパターン形状に形成されたレジストをマスクとして用いて上部電極材料をドライエッチング法でエッチングし、上部電極１０５を形成する。
【００１０】
つぎに、酸素を含むガスのプラズマを用いてアッシングしてレジストを除去したあと、キャパシタ絶縁膜のパターン形状にレジスト膜を形成し、これをマスクとして強誘電体材料をドライエッチング法によりエッチングしてキャパシタ絶縁膜１０４を形成する。
【００１１】
つぎに、酸素を含むガスのプラズマを用いてアッシングしてマスクとして用いたレジスト膜を除去し、つづいて下部電極のパターン形状にレジスト膜を形成し、これをマスクとしてドライエッチング法でエッチングし、下部電極１０３を形成する。その後、マスクとして用いたレジスト膜をアッシング除去する。
【００１２】
【発明が解決しようとする課題】
図１０（Ｂ）は前記したキャパシタ構造の形成方法における問題点を説明する図である。図１０（Ｂ）に示すようにレジスト等のマスク１０６を用いて強誘電体材料をドライエッチング法でエッチングすると、反応副生成物１０７が生じる。このような副生成物はキャパシタのリークの原因となり、また、後工程ではがれてパターン異常などを生じさせるなど、素子に悪影響を与えるため、エッチング後に除去する必要がある。
【００１３】
従来より反応副生成物の除去方法として塩酸、硝酸などを用いる方法や有機系溶剤を用いる方法が行われていた。
【００１４】
しかし、塩酸や硝酸を用いる場合には、キャパシタ絶縁膜である強誘電体材料のエッチングレートが高く、エッチング量を制御するのが困難であり、強誘電体材料がエッチングされすぎてしまうと言う問題があった。特に、素子が微細化されていくなかで、このような膜減りが問題となってきた。
【００１５】
また、有機系溶剤を用いる場合には強誘電体材料がエッチングされる問題はないが、強誘電体膜とＰｔ、Ｉｒ、Ｒｕ等の下部電極との間にしみこんで強誘電体膜の膜剥がれを引き起こすという問題が生じることが分かった。
【００１６】
さらに、反応副生成物を除去する別のアプローチとして、強誘電体膜のエッチング後の断面形状をよりテーパ状にすることにより、反応副生成物が付着しにくく、あるいは、除去しやすくする方法も考えられる。しかし、多少テーパ状にするだけでは反応副生成物の付着を防ぐ効果は得られないし、下部電極とのエッチングの選択比やウェーハ内での形状分布、エッチング速度の影響する生産性などの点を満足させながら、制御性よく所望のテーパ形状を得ることは難しかった。
【００１７】
本発明は、上記問題点を解決し、強誘電体膜を除去したあとの反応副生成物を制御性よく除去する方法を開示するものである。
【００１８】
【課題を解決するための手段】
上記課題は半導体基板上に形成されたＰＺＴを含む強誘電体膜をエッチングしたあと、該エッチングにより生じる反応副生成物を、燐酸水溶液で除去することで解決される。
【００１９】
この場合にエッチングマスクとしてレジストを用いることができ、レジストアッシング工程後に燐酸水溶液で反応副生成物を除去することで解決される。
【００２０】
特に、レジストをマスクとした場合には、レジストアッシング工程の前後に燐酸水溶液による反応副生成物の除去工程を行うことで、反応副生成物が多いときも良好に除去することが可能となる。
【００２１】
図１１は塩酸処理後のキャパシタ構造を示す模式図である。この模式図は処理後のキャパシタ構造の断面ＳＥＭ写真をもとに描いたものである。Ｐｔ下層電極上に強誘電体材料としてＰＺＴ膜を形成し、レジストをマスクとしてドライエッチング法によってＰＺＴ膜をキャパシタ絶縁膜の形状にエッチングしたあと、酸素とフッ素を含むガス雰囲気中でレジストをアッシング除去し、そのあと塩酸処理を行ったものである。
【００２２】
本図を見れば分かるように塩酸処理によって大幅にＰＺＴ膜が膜減りし、上部電極が庇となるほどエッチングされてしまっている。これは硝酸を用いた場合でも同様である。濃度等の処理条件を振って調べてみたが、ＰＺＴ膜のエッチングレートが非常に大きく、大幅に膜減りしてしまう点に違いは無かった。
【００２３】
図１２（Ａ）、（Ｂ）は燐酸処理前と後のキャパシタ構造を示す模式図である。本模式図も断面ＳＥＭ写真をもとに描いている。前記塩酸処理の実験の場合と同じく、ＰＺＴ膜をキャパシタ絶縁膜形状にエッチングしたあと、レジストアッシング除去後と、そのあと燐酸処理を行ったあとのキャパシタ構造の断面状態を示している。
【００２４】
本図を見れば分かるように燐酸を用いることにより反応副生成物を完全に除去することができ、しかも、図１１に見られるようなＰＺＴの膜減りは見られない。 したがって、燐酸処理を用いることで、キャパシタ形状（特にキャパシタ絶縁膜）に影響を与えることなくキャパシタ絶縁膜材料のエッチングにともなう反応副生成物を除去することが可能となる。
【００２５】
【発明の実施の形態】
図１〜図８の模式工程断面図をもとに、本発明の第１の実施の形態を説明する。本実施の形態はＦｅＲＡＭのキャパシタ形成工程に本発明を適用したものである。
【００２６】
はじめに図１（Ａ）に示すように、ｐ型シリコン基板１１上に周知のプロセスを用いてフィールド酸化膜１２を形成する。このフィールド酸化膜はＬＯＣＯＳ（LOCal Oxidation of Silicon) を用いて形成しても良いし、シャロートレンチアイソレーション法を用いても構わない。
【００２７】
また、図示はしていないが、素子分離に用いるチャネルカット用のイオン注入や所望のトランジスタ特性を得るためのウェル形成、チャネルドープイオン注入等をこの時点で行っても良い。
【００２８】
つぎに図１（Ｂ）に示すように、フィールド酸化膜１２で画定された活性領域上に、シリコン酸化膜とｎ型不純物をドープされたシリコン膜を順次形成し、パターニングしてゲート絶縁膜１３、ゲート電極１４を形成する。
【００２９】
つづいてゲート電極１４をマスクとしてシリコン基板１１に低濃度のｎ型不純物（たとえばＰを３×１０13ｃｍ-2）を加速エネルギ６０ｋｅＶでイオン注入して、活性領域中にＬＤＤの低濃度ｎ型ソース・ドレイン拡散層となる拡散層領域１５、１６を形成する。
【００３０】
つぎに図２（Ａ）に示すように、シリコン酸化膜を形成後異方性エッチングすることで、ゲート電極１４の側壁にサイドウォール絶縁膜１７を形成する。
【００３１】
つづいてゲート電極１４とサイドウォール絶縁膜１７をマスクとしてシリコン基板１１に高濃度のｎ型不純物（たとえばＡｓを１×１０15ｃｍ-2）を加速エネルギ５０ｋｅＶでイオン注入して、活性領域中にＬＤＤの高濃度ｎ型ソース・ドレイン拡散層となる拡散層領域１８、１９を形成する。
【００３２】
なお、上記した拡散層作成のためのイオン注入においては、活性領域中のシリコン基板上にシリコン酸化膜等を形成しておき、これらの膜を通過させてイオンを注入することにより、イオン注入にともなう汚染の影響を防ぐことができる。
【００３３】
つぎに図２（Ｂ）に示すようにＣＶＤ法によりシリコン酸化膜２０を形成し、ＣＭＰ (Chemical Mechanical Polishing)を用いて平坦化した後、下部電極材料２１として下層にＴｉ２０ｎｍ、上層にＰｔ１８０ｎｍの二層構造、強誘電体材料２２としてＰＺＴ３００ｎｍ、上部電極材料２３として下層にＰｔ１８０ｎｍ、上層にＴｉ２０ｎｍの二層構造をそれぞれスパッタ法により形成する。
【００３４】
つぎに図３に示すように上部電極形成領域を残してレジスト２４を形成したあと、ＡｒとＣｌ2 の混合ガスを用いたＲＩＥ法によってＴｉとＰｔの二層構造をドライエッチングし、上部電極２３ａを形成する。
【００３５】
つぎに図４に示すようにレジスト２４を酸素プラズマを用いてアッシング除去したあと有機溶剤からなる剥離液を用いて処理する。
【００３６】
つづいて、キャパシタ絶縁膜形成領域を残してレジスト２５を形成し、このレジスト２５をマスクとしてＣＦ4 とＡｒの混合ガスを用いたＲＩＥ法によりＰＺＴ２２をエッチングしてキャパシタ絶縁膜２２ａを形成する。このとき、キャパシタ絶縁膜２２ａの側壁にはエッチング時の反応副生成物２６が付着する。
【００３７】
つぎに図５に示すようにレジスト２５をＣＦ4 とＯ2 の混合ガスを用いたダウンフロー法により除去する。このときＯ2 ガスのみで処理しても構わないが、ＣＦ4 ガスを混合することによって、後の剥離工程で反応副生成物の残さがとれやすくなる。
【００３８】
つづいて、燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行い、その後純水中にて１０分間水洗する。この処理によってキャパシタ絶縁膜２２ａの膜厚の減少を生じさせずに側壁等に付着した反応副生成物２６を完全に除去できる。なお、純水水洗時に超音波を同時に使用すると剥離の効果をさらに上げることが可能となる。
【００３９】
つぎに図６に示すように下部電極形成領域を残してレジスト２７を形成したあと、ＡｒとＣｌ2 の混合ガスを用いたＲＩＥ法によってＰｔとＴｉの二層構造をドライエッチングし、下部電極２１ａを形成する。
【００４０】
つぎに図７に示すようにレジスト２７を酸素プラズマを用いてアッシング除去したあと有機溶剤からなる剥離液を用いて処理する。
【００４１】
つづいて、全面にＣＶＤ法によりＢＰＳＧ膜２８を形成したあと窒素雰囲気中で７００℃でアニールする（リフロー処理）ことで表面を滑らかにする。
【００４２】
つぎに図８に示すようにＢＰＳＧ膜２８、ＣＶＤ酸化膜２０をエッチングして下部電極２１ａ、上部電極２３ａ、ソース・ドレイン拡散層１８、１９に到達するコンタクトホールを形成する。
【００４３】
つづいてＴｉ、ＴｉＮ、Ａｌの三層構造からなる導電層を形成したあと、パターニングして配線層２９を形成する。
【００４４】
以降図示しないが、パッシベーション膜の形成やリードコンタクト用の配線パッド上の窓開け工程等を経て、ＦｅＲＡＭが形成される。
【００４５】
上記実施の形態では、強誘電体材料２２のエッチング後、レジストをアッシングしたあとで燐酸ウェット処理を行うことにより、強誘電体材料をエッチングすることなく反応副生成物を除去することができる。
【００４６】
なお、上記実施の形態では、強誘電体材料２２のエッチング後、レジストをアッシングしたあとで燐酸ウェット処理を行ったが、反応副生成物が多い場合には以下に示すようにアッシング前後でウェット処理を行うと良い。
【００４７】
すなわち、図４に示すレジスト剥離工程において、レジスト２５をマスクとしてＰＺＴ膜をエッチングしキャパシタ絶縁膜２２ａを形成したあと、燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行い、その後純水中にて１０分間水洗する。
【００４８】
つづいてＯ2 とＣＦ4 の混合ガスのプラズマを用いたダウンフローアッシング法でレジストを剥離する。
【００４９】
つづいて燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行い、その後純水中にて１０分間水洗する。
【００５０】
このようにアッシング工程の前後で燐酸水溶液によるウェット処理を入れることで、反応生成物が多い場合でも良好に除去することができる。
【００５１】
なお、上記した燐酸処理の条件としては、燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行ったが、燐酸を用いることで濃度や液温などのプロセスマージンが広がることが分かっており、たとえば、燐酸濃度１０ｗｔ％、液温４０℃の燐酸水溶液で３分間ウェット処理を行ってもキャパシタ絶縁膜２２ａの膜厚の減少させずに側壁等に付着した反応副生成物２６を完全に除去できることを確認している。また、液温としては２０〜６０℃の範囲を用いることができる。
【００５２】
また、上記の実施の形態では、レジストの除去方法としてＯ2 ガスにＣＦ4 ガスを混合したプラズマを利用した。しかし、先に述べたようにＯ2 ガスのみであっても上記燐酸処理を行うことによって反応副生成物の残さを除去することは可能である。
【００５３】
さらに、上記の実施の形態では、Ｏ2 ガスにＣＦ4 ガスを混合したが、ＣＦ4 ガスのかわりにＮＦ3 、ＳＦ6 やＣＨＦ3 などのフッ素を含むガスを用いればＯ2 ガス単独の場合にくらべて反応副生成物の残さの除去効果が向上することを確認した。
【００５４】
図９は本発明の第２の実施の形態を示す模式断面図であり、第１の実施の形態で示したＣＶＤ酸化膜２０とＢＰＳＧ膜２８の間に保護膜としてキャパシタ構造を覆うように強誘電体膜３０を形成した場合の例である。なお、第１の実施の形態と相当するものには同じ記号を付してある。
【００５５】
この保護膜は素子を形成した最終段階で通常行われるフォーミングガスによるアニール処理を行う際に、複合酸化膜からなる強誘電体膜や高誘電体膜が水素雰囲気によって還元され、キャパシタ特性が劣化することを防ぐために設けるものであり、水素を透過させない膜として強誘電体膜や高誘電体膜を用いることができる。
【００５６】
なお、強誘電体膜や高誘電体膜が水素透過防止膜として効果があることについては、たとえば特開平７−１１１３１８号に記載されている。
【００５７】
保護膜として図９に示すように強誘電体膜を用いた場合には、ソース・ドレイン拡散層１８、１９や下部電極２１ａ、上部電極２３ａとコンタクトをとるためのコンタクトホール形成工程において、ＢＰＳＧ２８やＣＶＤ酸化膜２０をエッチングするのと同時に、強誘電体膜３０もエッチングする必要がある。
【００５８】
したがって、このコンタクトホール３１を形成する工程においても、強誘電体膜３０をエッチングする際に生じる反応副生成物を除去する必要がある。以下に説明する。
【００５９】
はじめにコンタクトホール形成領域に開孔を有するレジストをＢＰＳＧ２８の上に形成する。
【００６０】
つづいて、このレジストをマスクとしてＢＰＳＧ２８、強誘電体保護膜３０、ＣＶＤ酸化膜２０を順次エッチングする。ＢＰＳＧ２８やＣＶＤ酸化膜２０はたとえばＣＦ4 とＯ2 の混合ガスを用いて、強誘電体保護膜３０はたとえばＣＦ4 とＡｒの混合ガスを用いてエッチングすることができる。
【００６１】
つづいて第１の実施の形態と同じく、レジストをＣＦ4 とＯ2 の混合ガスを用いたダウンフロー法により除去する。
【００６２】
つづいて、燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行い、その後純水中にて１０分間水洗する。この処理によって強誘電体膜３０をコンタクトホール３１内で凹ませることなく、コンタクトホール側壁等に付着した反応副生成物を完全に除去できる。
【００６３】
なお、第１の実施の形態と同じく、純水洗浄時に超音波を同時に使用すると剥離の効果をさらに上げることが可能となり、反応副生成物が多い場合には、レジストアッシング前後に燐酸処理を行うと良い。
【００６４】
本発明は、上記実施の形態で示したメモリセル構造に限らず、ソース・ドレイン拡散層と下部電極との間にプラグを用いたセル構造やＩｒやＩｒＯ2 、Ｒｕ、ＲｕＯ2 、Ｔａ等の数々の電極構造にも適用できる。
【００６６】
【発明の効果】
本発明によれば、強誘電体膜をエッチングしたあと、燐酸水溶液でウェット処理を行うことにより、強誘電体膜の膜減りや剥がれなどの悪影響を与えることなく、エッチング時に生じる反応副生成物を除去することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明する模式工程断面図（その１）である。
【図２】本発明の第１の実施の形態を説明する模式工程断面図（その２）である。
【図３】本発明の第１の実施の形態を説明する模式工程断面図（その３）である。
【図４】本発明の第１の実施の形態を説明する模式工程断面図（その４）である。
【図５】本発明の第１の実施の形態を説明する模式工程断面図（その５）である。
【図６】本発明の第１の実施の形態を説明する模式工程断面図（その６）である。
【図７】本発明の第１の実施の形態を説明する模式工程断面図（その７）である。
【図８】本発明の第１の実施の形態を説明する模式工程断面図（その８）である。
【図９】本発明の第２の実施の形態を説明する模式断面図である。
【図１０】従来用いられた強誘電体キャパシタ構造の模式断面図である。
【図１１】塩酸処理後のキャパシタ構造を示す模式図である。
【図１２】燐酸処理前と後のキャパシタ構造を示す模式図である。
【符号の説明】
１１、１０１ シリコン基板
１２ 素子分離絶縁膜
１３ ゲート絶縁膜（シリコン酸化膜）
１４ ゲート電極（シリコン）
１５、１６ 低濃度ソース・ドレイン拡散層
１７ サイドウォール絶縁膜
１８、１９ 高濃度ソース・ドレイン拡散層
２０ ＣＶＤ酸化膜
２１、１０３ａ 下部電極材料（ＴｉとＰｔの２層構造）
２１ａ、１０３ 下部電極
２２ キャパシタ絶縁膜材料（ＰＺＴ）
２２ａ、１０４ キャパシタ絶縁膜
２３ 上部電極材料（ＰｔとＴｉの２層構造）
２３ａ、１０５ 上部電極
２４、２５、２７、１０６ レジスト
２６、１０７ 反応副生成物
２８ ＢＰＳＧ膜
２９ 配線層
３０ 強誘電体膜
３１ コンタクトホール
１０２ 層間絶縁膜
【発明の属する技術分野】
本発明は強誘電体キャパシタの製造方法に関するものであり、特にＦｅＲＡＭ（Ferroelectric Random Access Memory）装置に用いる強誘電体キャパシタの製造方法に関する。
【０００２】
近年、その不揮発性やアクセスタイムの速さから、強誘電体膜を用いたＦｅＲＡＭが注目されつつある。
【０００３】
【従来の技術】
図１０（Ａ）は従来ＦｅＲＡＭに用いられている強誘電体キャパシタの断面構造を模式的に表す図であり、図中１０１はシリコン基板、１０２は素子分離あるいは層間絶縁のために用いられる絶縁膜、１０３は絶縁膜上に形成されたキャパシタ下部電極、１０４はＰＺＴ（Pb(Zr,Ti)O3)などの強誘電体キャパシタ絶縁膜、１０５はキャパシタ上部電極を表している。
【０００４】
一般に強誘電体膜はＦｅＲＡＭ製造工程における還元雰囲気を用いる処理によって酸素不足になりやすいため、工程途中で適宜酸化雰囲気によるアニール処理を施す必要がある。
【０００５】
このとき、上部電極や下部電極が酸化されて酸化膜が形成されると、強誘電体キャパシタ全体としてみたときのキャパシタ絶縁膜の誘電率が下がり、また、分極特性が劣化するなど強誘電特性も劣化してしまう。
【０００６】
このような不都合を解決するために、ＦｅＲＡＭにおいては下部電極や上部電極としてＰｔなどの酸化されにくい貴金属や、酸化されても導電性を失わないＩｒやＲｕなどの膜が用いられている。
【０００７】
図１０（Ａ）に示すキャパシタ絶縁膜構造は以下のようなプロセスで形成される。
【０００８】
はじめに、シリコン基板１０１上に形成されたシリコン酸化膜等の絶縁膜１０２上にキャパシタの下部電極材料であるＰｔと強誘電体材料のＰＺＴと上部電極材料であるＰｔ膜をスパッタ法で順次形成する。
【０００９】
つぎに、上部電極のパターン形状に形成されたレジストをマスクとして用いて上部電極材料をドライエッチング法でエッチングし、上部電極１０５を形成する。
【００１０】
つぎに、酸素を含むガスのプラズマを用いてアッシングしてレジストを除去したあと、キャパシタ絶縁膜のパターン形状にレジスト膜を形成し、これをマスクとして強誘電体材料をドライエッチング法によりエッチングしてキャパシタ絶縁膜１０４を形成する。
【００１１】
つぎに、酸素を含むガスのプラズマを用いてアッシングしてマスクとして用いたレジスト膜を除去し、つづいて下部電極のパターン形状にレジスト膜を形成し、これをマスクとしてドライエッチング法でエッチングし、下部電極１０３を形成する。その後、マスクとして用いたレジスト膜をアッシング除去する。
【００１２】
【発明が解決しようとする課題】
図１０（Ｂ）は前記したキャパシタ構造の形成方法における問題点を説明する図である。図１０（Ｂ）に示すようにレジスト等のマスク１０６を用いて強誘電体材料をドライエッチング法でエッチングすると、反応副生成物１０７が生じる。このような副生成物はキャパシタのリークの原因となり、また、後工程ではがれてパターン異常などを生じさせるなど、素子に悪影響を与えるため、エッチング後に除去する必要がある。
【００１３】
従来より反応副生成物の除去方法として塩酸、硝酸などを用いる方法や有機系溶剤を用いる方法が行われていた。
【００１４】
しかし、塩酸や硝酸を用いる場合には、キャパシタ絶縁膜である強誘電体材料のエッチングレートが高く、エッチング量を制御するのが困難であり、強誘電体材料がエッチングされすぎてしまうと言う問題があった。特に、素子が微細化されていくなかで、このような膜減りが問題となってきた。
【００１５】
また、有機系溶剤を用いる場合には強誘電体材料がエッチングされる問題はないが、強誘電体膜とＰｔ、Ｉｒ、Ｒｕ等の下部電極との間にしみこんで強誘電体膜の膜剥がれを引き起こすという問題が生じることが分かった。
【００１６】
さらに、反応副生成物を除去する別のアプローチとして、強誘電体膜のエッチング後の断面形状をよりテーパ状にすることにより、反応副生成物が付着しにくく、あるいは、除去しやすくする方法も考えられる。しかし、多少テーパ状にするだけでは反応副生成物の付着を防ぐ効果は得られないし、下部電極とのエッチングの選択比やウェーハ内での形状分布、エッチング速度の影響する生産性などの点を満足させながら、制御性よく所望のテーパ形状を得ることは難しかった。
【００１７】
本発明は、上記問題点を解決し、強誘電体膜を除去したあとの反応副生成物を制御性よく除去する方法を開示するものである。
【００１８】
【課題を解決するための手段】
上記課題は半導体基板上に形成されたＰＺＴを含む強誘電体膜をエッチングしたあと、該エッチングにより生じる反応副生成物を、燐酸水溶液で除去することで解決される。
【００１９】
この場合にエッチングマスクとしてレジストを用いることができ、レジストアッシング工程後に燐酸水溶液で反応副生成物を除去することで解決される。
【００２０】
特に、レジストをマスクとした場合には、レジストアッシング工程の前後に燐酸水溶液による反応副生成物の除去工程を行うことで、反応副生成物が多いときも良好に除去することが可能となる。
【００２１】
図１１は塩酸処理後のキャパシタ構造を示す模式図である。この模式図は処理後のキャパシタ構造の断面ＳＥＭ写真をもとに描いたものである。Ｐｔ下層電極上に強誘電体材料としてＰＺＴ膜を形成し、レジストをマスクとしてドライエッチング法によってＰＺＴ膜をキャパシタ絶縁膜の形状にエッチングしたあと、酸素とフッ素を含むガス雰囲気中でレジストをアッシング除去し、そのあと塩酸処理を行ったものである。
【００２２】
本図を見れば分かるように塩酸処理によって大幅にＰＺＴ膜が膜減りし、上部電極が庇となるほどエッチングされてしまっている。これは硝酸を用いた場合でも同様である。濃度等の処理条件を振って調べてみたが、ＰＺＴ膜のエッチングレートが非常に大きく、大幅に膜減りしてしまう点に違いは無かった。
【００２３】
図１２（Ａ）、（Ｂ）は燐酸処理前と後のキャパシタ構造を示す模式図である。本模式図も断面ＳＥＭ写真をもとに描いている。前記塩酸処理の実験の場合と同じく、ＰＺＴ膜をキャパシタ絶縁膜形状にエッチングしたあと、レジストアッシング除去後と、そのあと燐酸処理を行ったあとのキャパシタ構造の断面状態を示している。
【００２４】
本図を見れば分かるように燐酸を用いることにより反応副生成物を完全に除去することができ、しかも、図１１に見られるようなＰＺＴの膜減りは見られない。 したがって、燐酸処理を用いることで、キャパシタ形状（特にキャパシタ絶縁膜）に影響を与えることなくキャパシタ絶縁膜材料のエッチングにともなう反応副生成物を除去することが可能となる。
【００２５】
【発明の実施の形態】
図１〜図８の模式工程断面図をもとに、本発明の第１の実施の形態を説明する。本実施の形態はＦｅＲＡＭのキャパシタ形成工程に本発明を適用したものである。
【００２６】
はじめに図１（Ａ）に示すように、ｐ型シリコン基板１１上に周知のプロセスを用いてフィールド酸化膜１２を形成する。このフィールド酸化膜はＬＯＣＯＳ（LOCal Oxidation of Silicon) を用いて形成しても良いし、シャロートレンチアイソレーション法を用いても構わない。
【００２７】
また、図示はしていないが、素子分離に用いるチャネルカット用のイオン注入や所望のトランジスタ特性を得るためのウェル形成、チャネルドープイオン注入等をこの時点で行っても良い。
【００２８】
つぎに図１（Ｂ）に示すように、フィールド酸化膜１２で画定された活性領域上に、シリコン酸化膜とｎ型不純物をドープされたシリコン膜を順次形成し、パターニングしてゲート絶縁膜１３、ゲート電極１４を形成する。
【００２９】
つづいてゲート電極１４をマスクとしてシリコン基板１１に低濃度のｎ型不純物（たとえばＰを３×１０13ｃｍ-2）を加速エネルギ６０ｋｅＶでイオン注入して、活性領域中にＬＤＤの低濃度ｎ型ソース・ドレイン拡散層となる拡散層領域１５、１６を形成する。
【００３０】
つぎに図２（Ａ）に示すように、シリコン酸化膜を形成後異方性エッチングすることで、ゲート電極１４の側壁にサイドウォール絶縁膜１７を形成する。
【００３１】
つづいてゲート電極１４とサイドウォール絶縁膜１７をマスクとしてシリコン基板１１に高濃度のｎ型不純物（たとえばＡｓを１×１０15ｃｍ-2）を加速エネルギ５０ｋｅＶでイオン注入して、活性領域中にＬＤＤの高濃度ｎ型ソース・ドレイン拡散層となる拡散層領域１８、１９を形成する。
【００３２】
なお、上記した拡散層作成のためのイオン注入においては、活性領域中のシリコン基板上にシリコン酸化膜等を形成しておき、これらの膜を通過させてイオンを注入することにより、イオン注入にともなう汚染の影響を防ぐことができる。
【００３３】
つぎに図２（Ｂ）に示すようにＣＶＤ法によりシリコン酸化膜２０を形成し、ＣＭＰ (Chemical Mechanical Polishing)を用いて平坦化した後、下部電極材料２１として下層にＴｉ２０ｎｍ、上層にＰｔ１８０ｎｍの二層構造、強誘電体材料２２としてＰＺＴ３００ｎｍ、上部電極材料２３として下層にＰｔ１８０ｎｍ、上層にＴｉ２０ｎｍの二層構造をそれぞれスパッタ法により形成する。
【００３４】
つぎに図３に示すように上部電極形成領域を残してレジスト２４を形成したあと、ＡｒとＣｌ2 の混合ガスを用いたＲＩＥ法によってＴｉとＰｔの二層構造をドライエッチングし、上部電極２３ａを形成する。
【００３５】
つぎに図４に示すようにレジスト２４を酸素プラズマを用いてアッシング除去したあと有機溶剤からなる剥離液を用いて処理する。
【００３６】
つづいて、キャパシタ絶縁膜形成領域を残してレジスト２５を形成し、このレジスト２５をマスクとしてＣＦ4 とＡｒの混合ガスを用いたＲＩＥ法によりＰＺＴ２２をエッチングしてキャパシタ絶縁膜２２ａを形成する。このとき、キャパシタ絶縁膜２２ａの側壁にはエッチング時の反応副生成物２６が付着する。
【００３７】
つぎに図５に示すようにレジスト２５をＣＦ4 とＯ2 の混合ガスを用いたダウンフロー法により除去する。このときＯ2 ガスのみで処理しても構わないが、ＣＦ4 ガスを混合することによって、後の剥離工程で反応副生成物の残さがとれやすくなる。
【００３８】
つづいて、燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行い、その後純水中にて１０分間水洗する。この処理によってキャパシタ絶縁膜２２ａの膜厚の減少を生じさせずに側壁等に付着した反応副生成物２６を完全に除去できる。なお、純水水洗時に超音波を同時に使用すると剥離の効果をさらに上げることが可能となる。
【００３９】
つぎに図６に示すように下部電極形成領域を残してレジスト２７を形成したあと、ＡｒとＣｌ2 の混合ガスを用いたＲＩＥ法によってＰｔとＴｉの二層構造をドライエッチングし、下部電極２１ａを形成する。
【００４０】
つぎに図７に示すようにレジスト２７を酸素プラズマを用いてアッシング除去したあと有機溶剤からなる剥離液を用いて処理する。
【００４１】
つづいて、全面にＣＶＤ法によりＢＰＳＧ膜２８を形成したあと窒素雰囲気中で７００℃でアニールする（リフロー処理）ことで表面を滑らかにする。
【００４２】
つぎに図８に示すようにＢＰＳＧ膜２８、ＣＶＤ酸化膜２０をエッチングして下部電極２１ａ、上部電極２３ａ、ソース・ドレイン拡散層１８、１９に到達するコンタクトホールを形成する。
【００４３】
つづいてＴｉ、ＴｉＮ、Ａｌの三層構造からなる導電層を形成したあと、パターニングして配線層２９を形成する。
【００４４】
以降図示しないが、パッシベーション膜の形成やリードコンタクト用の配線パッド上の窓開け工程等を経て、ＦｅＲＡＭが形成される。
【００４５】
上記実施の形態では、強誘電体材料２２のエッチング後、レジストをアッシングしたあとで燐酸ウェット処理を行うことにより、強誘電体材料をエッチングすることなく反応副生成物を除去することができる。
【００４６】
なお、上記実施の形態では、強誘電体材料２２のエッチング後、レジストをアッシングしたあとで燐酸ウェット処理を行ったが、反応副生成物が多い場合には以下に示すようにアッシング前後でウェット処理を行うと良い。
【００４７】
すなわち、図４に示すレジスト剥離工程において、レジスト２５をマスクとしてＰＺＴ膜をエッチングしキャパシタ絶縁膜２２ａを形成したあと、燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行い、その後純水中にて１０分間水洗する。
【００４８】
つづいてＯ2 とＣＦ4 の混合ガスのプラズマを用いたダウンフローアッシング法でレジストを剥離する。
【００４９】
つづいて燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行い、その後純水中にて１０分間水洗する。
【００５０】
このようにアッシング工程の前後で燐酸水溶液によるウェット処理を入れることで、反応生成物が多い場合でも良好に除去することができる。
【００５１】
なお、上記した燐酸処理の条件としては、燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行ったが、燐酸を用いることで濃度や液温などのプロセスマージンが広がることが分かっており、たとえば、燐酸濃度１０ｗｔ％、液温４０℃の燐酸水溶液で３分間ウェット処理を行ってもキャパシタ絶縁膜２２ａの膜厚の減少させずに側壁等に付着した反応副生成物２６を完全に除去できることを確認している。また、液温としては２０〜６０℃の範囲を用いることができる。
【００５２】
また、上記の実施の形態では、レジストの除去方法としてＯ2 ガスにＣＦ4 ガスを混合したプラズマを利用した。しかし、先に述べたようにＯ2 ガスのみであっても上記燐酸処理を行うことによって反応副生成物の残さを除去することは可能である。
【００５３】
さらに、上記の実施の形態では、Ｏ2 ガスにＣＦ4 ガスを混合したが、ＣＦ4 ガスのかわりにＮＦ3 、ＳＦ6 やＣＨＦ3 などのフッ素を含むガスを用いればＯ2 ガス単独の場合にくらべて反応副生成物の残さの除去効果が向上することを確認した。
【００５４】
図９は本発明の第２の実施の形態を示す模式断面図であり、第１の実施の形態で示したＣＶＤ酸化膜２０とＢＰＳＧ膜２８の間に保護膜としてキャパシタ構造を覆うように強誘電体膜３０を形成した場合の例である。なお、第１の実施の形態と相当するものには同じ記号を付してある。
【００５５】
この保護膜は素子を形成した最終段階で通常行われるフォーミングガスによるアニール処理を行う際に、複合酸化膜からなる強誘電体膜や高誘電体膜が水素雰囲気によって還元され、キャパシタ特性が劣化することを防ぐために設けるものであり、水素を透過させない膜として強誘電体膜や高誘電体膜を用いることができる。
【００５６】
なお、強誘電体膜や高誘電体膜が水素透過防止膜として効果があることについては、たとえば特開平７−１１１３１８号に記載されている。
【００５７】
保護膜として図９に示すように強誘電体膜を用いた場合には、ソース・ドレイン拡散層１８、１９や下部電極２１ａ、上部電極２３ａとコンタクトをとるためのコンタクトホール形成工程において、ＢＰＳＧ２８やＣＶＤ酸化膜２０をエッチングするのと同時に、強誘電体膜３０もエッチングする必要がある。
【００５８】
したがって、このコンタクトホール３１を形成する工程においても、強誘電体膜３０をエッチングする際に生じる反応副生成物を除去する必要がある。以下に説明する。
【００５９】
はじめにコンタクトホール形成領域に開孔を有するレジストをＢＰＳＧ２８の上に形成する。
【００６０】
つづいて、このレジストをマスクとしてＢＰＳＧ２８、強誘電体保護膜３０、ＣＶＤ酸化膜２０を順次エッチングする。ＢＰＳＧ２８やＣＶＤ酸化膜２０はたとえばＣＦ4 とＯ2 の混合ガスを用いて、強誘電体保護膜３０はたとえばＣＦ4 とＡｒの混合ガスを用いてエッチングすることができる。
【００６１】
つづいて第１の実施の形態と同じく、レジストをＣＦ4 とＯ2 の混合ガスを用いたダウンフロー法により除去する。
【００６２】
つづいて、燐酸濃度６．１ｗｔ％、液温３５℃の燐酸水溶液で３分間ウェット処理を行い、その後純水中にて１０分間水洗する。この処理によって強誘電体膜３０をコンタクトホール３１内で凹ませることなく、コンタクトホール側壁等に付着した反応副生成物を完全に除去できる。
【００６３】
なお、第１の実施の形態と同じく、純水洗浄時に超音波を同時に使用すると剥離の効果をさらに上げることが可能となり、反応副生成物が多い場合には、レジストアッシング前後に燐酸処理を行うと良い。
【００６４】
本発明は、上記実施の形態で示したメモリセル構造に限らず、ソース・ドレイン拡散層と下部電極との間にプラグを用いたセル構造やＩｒやＩｒＯ2 、Ｒｕ、ＲｕＯ2 、Ｔａ等の数々の電極構造にも適用できる。
【００６６】
【発明の効果】
本発明によれば、強誘電体膜をエッチングしたあと、燐酸水溶液でウェット処理を行うことにより、強誘電体膜の膜減りや剥がれなどの悪影響を与えることなく、エッチング時に生じる反応副生成物を除去することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明する模式工程断面図（その１）である。
【図２】本発明の第１の実施の形態を説明する模式工程断面図（その２）である。
【図３】本発明の第１の実施の形態を説明する模式工程断面図（その３）である。
【図４】本発明の第１の実施の形態を説明する模式工程断面図（その４）である。
【図５】本発明の第１の実施の形態を説明する模式工程断面図（その５）である。
【図６】本発明の第１の実施の形態を説明する模式工程断面図（その６）である。
【図７】本発明の第１の実施の形態を説明する模式工程断面図（その７）である。
【図８】本発明の第１の実施の形態を説明する模式工程断面図（その８）である。
【図９】本発明の第２の実施の形態を説明する模式断面図である。
【図１０】従来用いられた強誘電体キャパシタ構造の模式断面図である。
【図１１】塩酸処理後のキャパシタ構造を示す模式図である。
【図１２】燐酸処理前と後のキャパシタ構造を示す模式図である。
【符号の説明】
１１、１０１ シリコン基板
１２ 素子分離絶縁膜
１３ ゲート絶縁膜（シリコン酸化膜）
１４ ゲート電極（シリコン）
１５、１６ 低濃度ソース・ドレイン拡散層
１７ サイドウォール絶縁膜
１８、１９ 高濃度ソース・ドレイン拡散層
２０ ＣＶＤ酸化膜
２１、１０３ａ 下部電極材料（ＴｉとＰｔの２層構造）
２１ａ、１０３ 下部電極
２２ キャパシタ絶縁膜材料（ＰＺＴ）
２２ａ、１０４ キャパシタ絶縁膜
２３ 上部電極材料（ＰｔとＴｉの２層構造）
２３ａ、１０５ 上部電極
２４、２５、２７、１０６ レジスト
２６、１０７ 反応副生成物
２８ ＢＰＳＧ膜
２９ 配線層
３０ 強誘電体膜
３１ コンタクトホール
１０２ 層間絶縁膜
Claims (5)
- 半導体基板上にＰＺＴを含む強誘電体膜を形成する工程と、
前記強誘電体膜をエッチングする工程と、
前記エッチング工程のあとで、前記エッチング工程により生じた反応副生成物を、燐酸水溶液で除去する工程
とを含むことを特徴とする強誘電体膜を有する半導体装置の製造方法。 - 前記エッチングする工程は、ドライエッチング法によって行うことを特徴とする請求項１記載の強誘電体膜を有する半導体装置の製造方法。
- 前記エッチングする工程はレジストをマスクとして用いる工程であり、
前記燐酸水溶液で除去する工程は、レジストをアッシングした後に行うことを特徴とする請求項１または２記載の強誘電体膜を有する半導体装置の製造方法。 - 前記エッチングする工程はレジストをマスクとして用いる工程であり、
前記燐酸水溶液で除去する工程は、レジストをアッシングする前とアッシングした後の両方に行うことを特徴とする請求項１または２記載の強誘電体膜を有する半導体装置の製造方法。 - 前記レジストをアッシングする工程は、フッ素を含むガスと酸素の混合ガスで行うことを特徴とする請求項３または４記載の強誘電体膜を有する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050200A JP3951540B2 (ja) | 2000-02-25 | 2000-02-25 | 強誘電体膜を有する半導体装置の製造方法 |
| US09/790,498 US6533948B2 (en) | 2000-02-25 | 2001-02-23 | Method of manufacturing semiconductor device having ferro-dielectric material film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050200A JP3951540B2 (ja) | 2000-02-25 | 2000-02-25 | 強誘電体膜を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244432A JP2001244432A (ja) | 2001-09-07 |
| JP3951540B2 true JP3951540B2 (ja) | 2007-08-01 |
Family
ID=18572017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000050200A Expired - Fee Related JP3951540B2 (ja) | 2000-02-25 | 2000-02-25 | 強誘電体膜を有する半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6533948B2 (ja) |
| JP (1) | JP3951540B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031665A (ja) * | 2001-07-11 | 2003-01-31 | Sony Corp | 半導体装置の製造方法 |
| JP2003100715A (ja) * | 2001-09-20 | 2003-04-04 | Mitsubishi Gas Chem Co Inc | 半導体用洗浄剤 |
| JP2003332465A (ja) * | 2002-05-14 | 2003-11-21 | Mitsubishi Electric Corp | 半導体メモリデバイスの製造方法 |
| DE10260352A1 (de) * | 2002-12-20 | 2004-07-15 | Infineon Technologies Ag | Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung |
| US20040166678A1 (en) * | 2003-02-24 | 2004-08-26 | Hall Lindsey H. | Wet clean method for PZT capacitors |
| US7228865B2 (en) * | 2003-05-28 | 2007-06-12 | Texas Instruments Incorporated | FRAM capacitor stack clean |
| US7220600B2 (en) * | 2004-12-17 | 2007-05-22 | Texas Instruments Incorporated | Ferroelectric capacitor stack etch cleaning methods |
| US7723199B2 (en) * | 2006-06-21 | 2010-05-25 | Texas Instruments Incorporated | Method for cleaning post-etch noble metal residues |
| JP2008159952A (ja) * | 2006-12-25 | 2008-07-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2010040704A (ja) | 2008-08-04 | 2010-02-18 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び半導体装置 |
| JP5350174B2 (ja) * | 2009-10-16 | 2013-11-27 | Ｓｐｐテクノロジーズ株式会社 | プラズマエッチング方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111318A (ja) | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JP3122579B2 (ja) | 1994-07-27 | 2001-01-09 | シャープ株式会社 | Ｐｔ膜のエッチング方法 |
| US5776356A (en) * | 1994-07-27 | 1998-07-07 | Sharp Kabushiki Kaisha | Method for etching ferroelectric film |
-
2000
- 2000-02-25 JP JP2000050200A patent/JP3951540B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-23 US US09/790,498 patent/US6533948B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244432A (ja) | 2001-09-07 |
| US6533948B2 (en) | 2003-03-18 |
| US20010017285A1 (en) | 2001-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297144B1 (ko) | 반도체장치및그의제조방법 | |
| JP4282616B2 (ja) | 半導体装置の製造方法 | |
| KR100769415B1 (ko) | 반도체장치의 제조방법 | |
| JP3951540B2 (ja) | 強誘電体膜を有する半導体装置の製造方法 | |
| JP2004186698A (ja) | 選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法 | |
| JP2007273899A (ja) | 半導体装置及びその製造方法 | |
| JP3994017B2 (ja) | 半導体装置の製造方法 | |
| JP4838613B2 (ja) | 半導体装置の製造方法 | |
| JP2006344749A (ja) | 半導体装置の製造方法 | |
| JP2006339398A (ja) | 半導体装置の製造方法 | |
| JP2003332536A (ja) | 半導体装置の製造方法 | |
| JP2000150459A (ja) | エッチング方法及びこれを用いた半導体装置の製造方法 | |
| JP5326361B2 (ja) | 半導体装置の製造方法 | |
| JP2007123548A (ja) | 半導体装置の製造方法 | |
| JP5130652B2 (ja) | 金属膜のエッチング方法及び半導体装置の製造方法 | |
| JP5035336B2 (ja) | 半導体装置の製造方法 | |
| JP2008108897A (ja) | 半導体装置及びその製造方法 | |
| KR100714311B1 (ko) | 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들 | |
| US6225232B1 (en) | Semiconductor processing methods, and methods of forming capacitor constructions | |
| CN114446891A (zh) | 一种半导体结构的形成方法、结构以及存储器 | |
| JP4861627B2 (ja) | 強誘電体キャパシタの製造方法 | |
| JP2003045894A (ja) | 半導体装置の製造方法 | |
| JP2008159924A (ja) | 半導体装置の製造方法 | |
| JP2009170729A (ja) | 半導体装置の製造方法 | |
| KR100482754B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |