CN114446891A - 一种半导体结构的形成方法、结构以及存储器 - Google Patents
一种半导体结构的形成方法、结构以及存储器 Download PDFInfo
- Publication number
- CN114446891A CN114446891A CN202210106332.2A CN202210106332A CN114446891A CN 114446891 A CN114446891 A CN 114446891A CN 202210106332 A CN202210106332 A CN 202210106332A CN 114446891 A CN114446891 A CN 114446891A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- polysilicon layer
- contact hole
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 313
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 141
- 229920005591 polysilicon Polymers 0.000 claims abstract description 125
- 239000011241 protective layer Substances 0.000 claims abstract description 70
- 230000002093 peripheral effect Effects 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000000243 solution Substances 0.000 claims description 44
- 238000004140 cleaning Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 239000000463 material Substances 0.000 description 26
- 238000002955 isolation Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910019975 (NH4)2SiF6 Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004074 SiF6 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- NWLLPIVESIULPG-UHFFFAOYSA-N dysprosium indium Chemical compound [In].[Dy] NWLLPIVESIULPG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种半导体结构的形成方法，包括：提供衬底，所述衬底具有阵列区和外围区；在所述阵列区的表面上形成保护层，且在所述外围区的表面上形成第一多晶硅层；在阵列区开设接触孔，所述接触孔贯穿保护层并延伸至衬底内部；在所述接触孔限制的范围内形成第二多晶硅层，在所述第二多晶硅层上形成位线接触结构。本申请方法通过减少位线接触结构的高度，继而减少其面积，能够减少寄生电容。
Description
技术领域
本申请涉及半导体集成电路的技术领域，尤其涉及一种半导体结构的形成方法、结构以及存储器。
背景技术
在半导体器件中，电介质材料形成在导电结构之间。随着半导体器件被高度集成，导电结构之间的距离逐渐减小，这增大了寄生电容的产生。而随着寄生电容的增大，半导体器件的性能也发生退化。
降低高度集成的半导体器件的寄生电容的一种可能方式将是选择具有较低介电常数的电介质材料。然而，由于其他原因，在制造高度集成的半导体器件中使用的电介质材料具有相对高的介电常数，因此在减小寄生电容方面存在限制。
发明内容
本申请的目的是提供一种半导体结构的形成方法、结构以及存储器，能够减少寄生电容。
本申请的第一方面提供了一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底具有阵列区和外围区；
在所述阵列区的表面上形成保护层，且在所述外围区的表面上形成第一多晶硅层；
在阵列区开设接触孔，所述接触孔贯穿保护层并延伸至衬底内部；
在形成的所述接触孔内形成第二多晶硅层，在所述第二多晶硅层上形成位线接触结构。
在本申请的一些可选实施例中，在所述阵列区的表面上形成保护层，且在所述外围区的表面上形成第一多晶硅层包括：
在所述阵列区表面上形成保护层，在保护层以及所述外围区表面上形成第一多晶硅层；
在所述阵列区和外围区的第一多晶硅层上覆盖一层第一氧化层；
在所述外围区的第一氧化层上形成第一光刻胶层，去除阵列区表面上的第一氧化层和第一多晶硅层；
去除位于外围区第一多晶硅层上的第一氧化层和第一光刻胶层。
在本申请的一些可选实施例中，在阵列区开设接触孔，所述接触孔贯穿保护层并延伸至衬底内部包括：
在所述保护层和第一多晶硅层上形成覆盖第二氧化层，在所述阵列区的第二氧化层上覆盖一层定义接触孔位置的掩模层；
刻蚀所述第二氧化层和保护层以形成延伸至衬底内的接触孔；
所述接触孔形成之后，去除位于第二氧化层上的掩模层。
在本申请的一些可选实施例中，在形成的所述接触孔内形成第二多晶硅层包括：
于所述接触孔内填充第二多晶硅层并且延伸至覆盖于所述第二氧化层的顶面；
去除位于第二氧化层上的第二多晶硅层，保留位于接触孔内的第二多晶硅层。
在本申请的一些可选实施例中，在所述第二多晶硅层上形成位线接触结构之前还包括：
去除所述保护层以及所述第一多晶硅层表面上的第二氧化层。
在本申请的一些可选实施例中，在所述第二多晶硅层上形成位线接触结构包括：
在所述保护层和第二多晶硅层上覆盖一层导电层，使导电层覆盖于保护层和第二多晶硅层上；
在所述导电层上覆盖一层绝缘层；
刻蚀所述绝缘层和导电层以及位于接触孔侧壁的第二多晶硅层，以形成与接触孔侧壁留有间隙且等宽的位线接触结构。
在本申请的一些可选实施例中，在所述阵列区的表面上形成保护层，且在所述外围区的表面上形成第一多晶硅层包括：
在所述阵列区的表面上堆叠形成保护层和第一多晶硅层，在所述外围区的表面上形成第一多晶硅层；
在所述阵列区和外围区上方的第一多晶硅层上覆盖一层第一氧化层，在外围区的第一氧化层表面形成有第一光刻胶层；
去除未被所述第一光刻胶层覆盖的区域上的第一氧化层；
采用第一工艺去除位于外围区上的第一光刻胶层；
采用第二工艺去除保护层上的第一多晶硅层。
在本申请的一些可选实施例中，采用第一工艺去除位于外围区上的第一光刻胶层包括，
用第一清洗液清洗去除位于外围区上的第一光刻胶层；
去除采用第一清洗液清洗时形成于阵列区上第一多晶硅层表面的含氧硅化物层至暴露第一多晶硅层。
在本申请的一些可选实施例中，去除采用第一清洗液清洗时形成于阵列区上第一多晶硅层表面的含氧硅化物层至暴露第一多晶硅层包括，
使用臭氧氧化含氧硅化物层至形成二氧化硅，通过第二清洗液去除二氧化硅。
在本申请的一些可选实施例中，去除用SPM清洗形成于阵列区上第一多晶硅层表面的含氧硅化物层至暴露第一多晶硅层包括：
采用化学干法刻蚀含氧硅化物层，其中N2的流量为3600sccm、H2和NF3的流量比例为8sccm:300sccm、刻蚀功率为200W。
在本申请的一些可选实施例中，采用化学干法刻蚀含氧硅化物层时温度保持大于等于100℃。
在本申请的一些可选实施例中，采用第二工艺去除保护层上的第一多晶硅层包括，
采用第三清洗液化学去除保护层上的第一多晶硅层至暴露保护层。
在本申请的一些可选实施例中，第一清洗液为SPM溶液。
在本申请的一些可选实施例中，第二清洗液为HF、H202和H2O的混合液。
在本申请的一些可选实施例中，第三清洗液为NH4OH和H2O的混合液。
根据本申请实施例的第二方面，提供了一种半导体结构，包括使用所述的一种半导体结构的形成方法制造。
根据本申请实施例的第三方面，提供了一种存储器，包括所述的半导体结构。
本申请实施例方法至少有以下优点：
在形成位线接触结构时，在衬底的阵列区上形成保护层，在外围区上形成第一多晶硅层，刻蚀阵列区的保护层和位于保护层下方的衬底，以形成贯穿保护层并延伸至衬底内部的接触孔，接触孔形成之后，在接触孔内的底部和侧壁填充第二多晶硅层，填充的第二多晶硅层以接触孔限制的范围为准，实现减少接触孔内第二多晶硅层的高度，同时在第二多晶硅层上继续形成位线接触结构，因此可以减少位线接触结构和第二多晶硅层整体的高度，根据电容的计算公式可知，在材料的介电常数和极板间距一定的情况下，通过减少极板的面积，可以减少电容的数值，因此可以通过降低位线接触结构的高度，继而减少其面积，从而达到来减少寄生电容的目的。
附图说明
图1-图12是本申请具体实施方式在形成半导体结构的过程中主要的工艺截面示意图；
图13-图18是本申请其他实施方式在形成覆盖有保护层的阵列区和有第一多晶硅层的外围区过程中主要的工艺截面示意图。
附图标记：
1、衬底；11、保护层；12、第一多晶硅层；121、第一氧化层；13、深沟槽；2、隔离区；3、第一光刻胶层；4、第二氧化层；5、掩模层；6、接触窗；7、接触孔；8、第二多晶硅层；91、导电层；92、绝缘层；101、位线；102、位线硬掩模；103、位线接触插塞；104、间隙；201、含氧硅化物层。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本申请进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本申请的范围。
由背景技术可知，相关技术中半导体器件被高度集成，导电结构之间的距离逐渐减小，半导体结构的寄生电容有待减少。经研究发现在极板间距一定的条件下，通过改善极板面积可以有效降低寄生电容。因此，在本申请实施例中提供一种半导体结构的形成方法、结构以及存储器。
图1-图12是本申请具体实施方式在形成半导体结构的过程中主要的工艺截面示意图；
如图1所示，在本申请的实施方式中，提供了一种半导体结构的形成方法，该形成方法可以包括：
S110：提供衬底1；
S120：在所述阵列区的表面上形成保护层11，且在所述外围区的表面上形成第一多晶硅层121；
S130：在阵列区开设接触孔6，所述接触孔6贯穿保护层11并延伸至衬底1内部；
S140：在形成的所述接触孔6内形成第二多晶硅层8，在所述第二多晶硅层8上形成位线接触结构。
本实施例中第二多晶硅层以接触孔限制的范围为准，实现减少接触孔内第二多晶硅层的高度，同时在第二多晶硅层上继续形成位线接触结构，因此可以减少位线接触结构和第二多晶硅层整体的高度，根据电容的计算公式可知，在材料的介电常数和极板间距一定的情况下，通过减少极板的面积，可以减少电容的数值，因此可以通过降低位线接触结构的高度，继而减少其面积，从而达到来减少寄生电容的目的。
为了更加清楚说明，下面对于上述步骤进行分别介绍：
首先是步骤S110：提供衬底1。
本步骤中，衬底1上具有阵列区A-A和外围区B-B。在所述衬底1上位于阵列区A-A的表面区域形成有多个深沟槽13，在所述深沟槽13内填充隔离材料形成隔离区2，藉由所述隔离区2于所述衬底1隔离出若干个有源区14，所述隔离区2可以在所述衬底1隔离出若干个呈阵列分布或其他分布类型的有源区14，有源区14可以通过注入杂质到衬底1而形成，例如有源区14可以通过离子注入工艺而形成。
在一个例子中，隔离材料可以包括氧化硅、氮化硅、硅酸四乙酯或硼磷硅玻璃等。
本实施例中，半导体结构可以为存储器，衬底1中具有位线、字线和电容接触窗等结构，外围区B-B位于阵列区A-A的周围，外围区B-B用于实现存储器的输入输出电路与其他电学元件的电性连接，阵列区A-A用于实现存储器中不同导电结构之间的电性连接。
衬底1可以包括半导体衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、单晶金属氧化物衬底等。可选地，衬底1可以包括其上具有半导体层的陶瓷衬底或者玻璃衬底。在示例性实施例中，衬底1可以包括含硅的衬底，例如硅衬底、硅锗衬底等。
接下来是步骤S120：在所述阵列区的表面上形成保护层11，且在所述外围区的表面上形成第一多晶硅层12。
如图1和图2所示，在阵列区A-A的表面上形成保护层11，且在外围区B-B的表面上形成第一多晶硅层12具体可以包括：在衬底1的阵列区A-A上覆盖一层保护层11，保护层11可以使用氧化物、氮化物、氮氧化物等形成在衬底1上。
在一个例子中，保护层11可以包括氧化硅、氮化硅、氮氧化硅等。在阵列区A-A的保护层11以及所述外围区B-B上覆盖一层第一多晶硅层12。
如图2所示，位于阵列区A-A和外围区B-B上方的第一多晶硅层12上覆盖一层第一氧化层121，第一氧化层121的厚度控制在15～30nm之间。
如图3和图4所示，在外围区B-B的第一氧化层121表面区域涂覆有第一图案化的第一光刻胶层3，第一图案化的第一光刻胶层3是经过掩膜曝光、显影处理之后的光刻胶，进行第一次刻蚀，去除未被第一图案化的第一光刻胶层3覆盖的区域上的第一氧化层121以及位于第一氧化层121下方位置处的第一多晶硅层12，形成覆盖有保护层11的阵列区A-A。
如图4和图5所示，对第一光刻胶层3进行灰化处理，去除外围区B-B上的第一光刻胶层3以及第一氧化层121。具体可以为：通过灰化处理去除外围区B-B的第一光刻胶层3和第一氧化层121，因此可以实现保留位于外围区B-B表面上的第一多晶硅层12，且同时不影响阵列区A-A上的保护层11，保留外围区B-B表面上的第一多晶硅层12用于制作后续外围区B-B的栅极。
如图4和图6所示，在阵列区A-A的保护层11和外围区B-B的第一多晶硅层12上覆盖一层第二氧化层4。需要说明的是，第二氧化层4和第一氧化层121的材料可以相同也可以不相同，在本实施例中，第二氧化层4和第一氧化层121的材料可以相同设置，在其他实施例中，第一氧化层121及第二氧化层4的材料可以不同。
接下来是步骤S130：在阵列区开设接触孔6，所述接触孔6贯穿保护层11并延伸至衬底1内部。
本步骤中，在阵列区A-A和外围区B-B上第二层氧化层4的基础上覆盖形成一层掩模层5，位于阵列区A-A上的掩模层5用于定义接触孔的位置，对阵列区A-A的第二氧化层4进行刻蚀以形成接触窗6，接触窗6贯穿于第二氧化层4至底部暴露保护层11，接触窗6侧壁竖直设置，也即开设的接触窗6等宽设置。
如图6和图7所示，去除位于阵列区A-A和外围区B-B上的掩模层5，至在阵列区A-A暴露具有接触窗6的第二氧化层4，在外围区B-B上暴露至平坦化处理的第二氧化层4。
如图1和图7所示，对接触窗6底部的保护层11继续进行第二次刻蚀至暴露位于衬底1内的有源区14和隔离区2，对接触窗6底部的有源区14和隔离区2同时进行蚀刻，以形成倒梯形设置的接触孔7，形成倒梯形设置的接触孔7具体为：在沿衬底1指向保护层11的方向上，接触孔7侧壁的隔离材料的致密度逐渐减小，以使后续的刻蚀工艺对隔离材料的刻蚀速率逐渐增加。采用第三次刻蚀，对接触孔7的侧壁的隔离材料进行刻蚀，形成接触孔7，且在沿衬底1指向保护层11的方向上，接触孔7的开口尺寸逐渐增加，由于在沿衬底1指向保护层11的方向上，第三次刻蚀对隔离材料的刻蚀速率逐渐增加，因此从接触孔7顶部指向底部的方向上，采用第三次刻蚀去除隔离材料的宽度逐渐减小，以形成具有倒梯形形貌的接触孔7。
本实施例中，第三次刻蚀采用湿法刻蚀，由于在沿衬底1指向隔离材料的方向上，接触孔7的侧壁的隔离材料的致密度逐渐减小，可以利用湿法刻蚀工艺刻蚀致密度越小的材料时刻蚀速率越大的特性，可以实现在沿衬底1指向保护层11的方向上，接触孔7的开口尺寸逐渐增加的目的。
湿法刻蚀采用的刻蚀液包括磷酸溶液或氢氟酸溶液。在本实施例中，隔离材料的材料为氮化硅，则对接触孔7侧壁的隔离材料进行湿法刻蚀时，刻蚀液采用磷酸溶液；在其他实施例中，隔离材料的材料也可以为氧化硅，则对接触孔7侧壁的隔离材料进行湿法刻蚀时，刻蚀液采用氢氟酸溶液。
最后是步骤S140：在形成的所述接触孔6内形成第二多晶硅层8，在所述第二多晶硅层8上形成位线接触结构。
如图7和图8所示，本步骤在接触孔7限制的范围内形成第二多晶硅层8具体可以包括如下：
填充第二多晶硅层8至接触孔7和接触窗6内的底部、侧壁并覆盖第二氧化层4的顶面区域，填充的第二多晶硅层8的覆盖厚度控制在80～130nm，填充第二多晶硅层8至外围区B-B的第二氧化层4上。阵列区A-A和外围区B-B上的第二多晶硅层8齐平设置，也即是外围区B-B上方的第二多晶硅层8顶面和阵列区A-A上方的第二多晶硅层8顶面保持在同一水平面。
如图8、图9和图10所示，去除位于外围区B-B和阵列区A-A上的第二多晶硅层8，去除位于接触窗6限制范围内的第二多晶硅层8，保留位于接触孔7限制范围内的第二多晶硅层8，位于接触孔7内的第二多晶硅层8与保护层11齐平设置。使用氢氟酸刻蚀位于保护层11上的第二氧化层4，和外围区B-B表面上的第二氧化层4。
如图10和图11所示，在第二多晶硅层8上形成位线接触结构具体可以包括：在阵列区A-A的保护层11上层叠形成导电层91和绝缘层92，导电层91覆盖于保护层11上和接触孔7内的第二多晶硅层8表面，导电层91和绝缘层92可以顺序地层叠在保护层11上。导电层91可以由含金属材料形成或包括含金属材料。导电层91可以由金属、金属氮化物、金属硅化物或其组合形成或包括金属、金属氮化物、金属硅化物或其组合。根据本申请的一个实施例，导电层91可以由钨(W)形成或包括钨(W)。根据本申请的另一个实施例，导电层91可以由氮化钛和钨的叠层(TiN/W)形成或包括氮化钛和钨的叠层(TiN/W)。这里，氮化钛可以用作阻挡层。绝缘层92可以由相对于导电层91和保护层11具有刻蚀选择性的电介质材料形成。绝缘层92可以由氧化硅或氮化硅形成或者包括氧化硅或氮化硅。根据本申请的一个实施例，绝缘层92可以由氮化硅形成。
位线掩模层可以形成在绝缘层92之上。位线掩模层可以包括光刻胶图案。位线掩模层可以通过图案化方法(诸如间隔图案化技术(SPT)或双图案化技术(DPT))形成。从平面图的视角来看，位线掩模层可以具有在一个方向上延伸的线的形式。
参考图11和12所示，形成位线101和位线接触插塞103。位线101和位线接触插塞103可以同时形成。位线101和位线接触插塞103可以通过使用位线掩模层的刻蚀工艺来形成。绝缘层92和导电层91可以通过使用位线掩模层作为刻蚀阻挡层来刻蚀。由此可以形成位线101和位线硬掩模102，位线101可以通过刻蚀导电层91来形成，位线硬掩模102可以通过刻蚀绝缘层92来形成。可以用与位线101相同的线宽来刻蚀第二多晶硅层8，以形成位线接触插塞103。位线接触插塞103可以形成在有源区14之上。位线接触插塞103可以将有源区14与位线101彼此耦接。位线接触插塞103可以形成在接触孔7中。位线接触插塞103的线宽可以短于接触孔7的直径。因此，可以在位线接触插103塞周围限定间隙104。如上所述，随着位线接触插塞103被形成，可以在接触孔7中形成间隙104，也即形成的位线接触插103与接触孔7的侧壁之间留有间隙。
通过以上述的顺序来层叠位线101和位线硬掩模102的叠层结构可以被称为“位线结构”。
通过在阵列区表面上形成保护层，且在外围区表面上形成第一多晶硅层，形成的保护层上没有多余的第一多晶硅层，使用第二多晶硅层填充接触孔和接触窗，后续在去除第二多晶硅层时保留接触孔限制范围内的第二多晶硅层，使保留位于接触孔内的第二多晶硅层与保护层保持齐平设置，使用与位线相同的线宽来刻蚀第二多晶硅层，以此来形成位线接触插塞，由此减少位线接触插塞位于接触孔内的高度，在位线接触插塞上继续形成位线接触结构，因此可以降低整体位线接触结构的高度，根据电容的计算公式可知，在材料的介电常数和极板间距一定的情况下，通过减少极板的面积，可以减少电容的数值，因此可以通过降低形成的位线接触结构高度，继而减少其面积，从而达到来减少寄生电容的目的。
图13-图18是本申请其他实施方式在形成覆盖有保护层的阵列区和有第一多晶硅层的外围区过程中主要的工艺截面示意图。
如图13、14所示，在其他实施例中，在所述衬底1的阵列区A-A形成保护层11且在所述衬底1的外围区B-B形成第一多晶硅层12还包括如下步骤，
在阵列区A-A的表面上堆叠形成保护层11和第一多晶硅层12，在外围区B-B的表面上形成覆盖第一多晶硅层12，在阵列区A-A和外围区B-B的第一多晶硅层12上覆盖一层第一氧化层121，在外围区B-B的第一氧化层121表面区域涂覆有第一图案化的第一光刻胶层3，第一图案化的第一光刻胶层3是经过掩膜曝光、显影处理之后的光刻胶，应用干法刻蚀将未被第一图案化的第一光刻胶层3覆盖的区域上的第一氧化层121去除。
如图15、16所示，采用第一工艺去除位于外围区B-B上的第一光刻胶层3；详细的可以包括，采用第一清洗液去除位于外围区B-B上的第一光刻胶层3，其中第一清洗液主要包括H2SO4溶液和H2O2溶液,温度控制在120～150℃之间，第一清洗液可以选用SPM溶液，由于SPM溶液具有很高的氧化能力，会在阵列区A-A的第一多晶硅层12表面形成一层薄的未完全氧化的含氧硅化物层201。
因此，可以将第一多晶硅层12表面的含氧硅化物层201去除，可以包括：采用化学干法刻蚀刻蚀含氧硅化物层201，采用化学干法刻蚀具有优良的选择性，该方法可以避免保护层11的破坏。刻蚀完当前薄膜就会停止，而不会损坏下面一层其他材料的薄膜，具体的工艺参数为H2和NF3的流量比例为8sccm:300sccm，N2的流量为3600sccm，功率为1200W；
该化学干法刻蚀在100摄氏度以上的温度环境下进行。该化学干法刻蚀的反应过程如下：
N2(g)+3H2(g)＝2NH3(g)；
NH3(g)+NF3(g)＝NH4F(g)+HF(g)；
NH4F(g)or NH4F.HF(g)+SiO2(s)＝(NH4)2SiF6(s)+2H2O(g)
该化学干法刻蚀通过H2+N2生成NH3进行刻蚀含氧硅化物层201,而产生的副产物通过加热至100℃以上，将会转化为气态的(NH4)2SiF6(s)，可以被有效的清除。通过以上方法，可以实现优良的含氧硅化物层和第一多晶硅层的选择比，达到100以上。因此可以定向地将位于阵列区A-A上第一多晶硅层12的含氧硅化物层201去除。
在其他实施例中，还可以采用第二清洗液来刻蚀含氧硅化物层201，其中，第二清洗液的氧化性强于第一清洗液，第二清洗液可以把含氧硅化物层201完全氧化形成二氧化硅，第二清洗液可以选用DHF清洗液，DHF清洗液主要为HF、H202和H2O的混合液，DHF清洗液对二氧化硅刻蚀率高，但对含氧硅化物层201刻蚀率极低，因此将含氧硅化物层201完全氧化形成二氧化硅可以再用DHF清洗液去除二氧化硅。
如图16、图17所示，进一步地，采用第二工艺去除保护层11上的第一多晶硅层12至暴露保护层11；
详细的可包括，采用第三清洗液化学去除阵列区A-A表面上的第一多晶硅层12，第三清洗液可以选用ADM清洗液，ADM清洗液为NH4OH和H2O的混合液，具体的ADM:NH4OH:H2O＝1:40。
如图18所示，进一步地，采用第二清洗液去除位于外围区B-B上第一多晶硅层12的第一氧化层121。
上述实施例半导体结构的形成方法在形成位线接触结构时，在衬底的阵列区上形成保护层，在外围区上形成第一多晶硅层，刻蚀阵列区的保护层和位于保护层下方的衬底，以形成贯穿保护层并延伸至衬底内部的接触孔，接触孔形成之后，在接触孔内的底部和侧壁填充第二多晶硅层，填充的第二多晶硅层以接触孔限制的范围为准，实现减少接触孔内第二多晶硅层的高度，同时在第二多晶硅层上继续形成位线接触结构，因此可以减少位线接触结构和第二多晶硅层整体的高度，根据电容的计算公式可知，在材料的介电常数和极板间距一定的情况下，通过减少极板的面积，可以减少电容的数值，因此可以通过降低位线接触结构的高度，继而减少其面积，从而达到来减少寄生电容的目的。
在本申请实施例的第二方面提供了一种半导体结构，该半导体结构利用上述实施例所述的一种半导体结构的形成方法制造。
该半导体结构可以包括：
衬底1，所述衬底1具有阵列区和外围区；
所述阵列区的表面上有保护层11；
所述外围区的表面上有第一多晶硅层121；
所述阵列区有接触孔6，所述接触孔6贯穿所述保护层11并延伸至所述衬底1内部；
所述接触孔6内有第二多晶硅层8，第二多晶硅层8上有位线接触结构。
所述位线接触结构可以包括：
覆盖在所述保护层和第二多晶硅层上的导电层，所述电层覆盖于保护层和第二多晶硅层上；
绝缘层，覆盖在所述导电层上。
上述实施例的半导体结构，由于第二多晶硅层以接触孔限制的范围为准，实现减少接触孔内第二多晶硅层的高度，继而在第二多晶硅层上有位线接触结构，可以减少位线接触结构和第二多晶硅层整体的高度，根据电容的计算公式可知，在材料的介电常数和极板间距一定的情况下，通过减少极板的面积，可以减少电容的数值，因此可以通过降低位线接触结构的高度，继而减少其面积，从而达到来减少寄生电容的目的。
本实施例中衬底的材料包括但不限于硅晶体或锗晶体、绝缘体上硅(SOI)结构或硅上外延层结构、化合物半导体(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟)、合金半导体(例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合)。保护层的材料包括但不限于氧化物、氮化物或氮氧化物。在一个例子中，保护层的材料包括但不限于氧化硅、氮化硅或氮氧化硅。
本申请的第三方面实施例中，提供了一种存储器，包括上述实施例所述的半导体结构。由于该存储器包括上述半导体结构，因此上述半导体结构的性能有点及显著效果该存储器同样具备。可以降低半导体结构的位线接触结构高度，继而减少其面积，从而达到来减少寄生电容的目的。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底具有阵列区和外围区；
在所述阵列区的表面上形成保护层，且在所述外围区的表面上形成第一多晶硅层；
在阵列区开设接触孔，所述接触孔贯穿保护层并延伸至衬底内部；
在形成的所述接触孔内形成第二多晶硅层，在所述第二多晶硅层上形成位线接触结构。
2.根据权利要求1所述的半导体结构的形成方法，其中，在所述阵列区的表面上形成保护层，且在所述外围区的表面上形成第一多晶硅层包括：
在所述阵列区表面上形成保护层，在保护层以及所述外围区表面上形成第一多晶硅层；
在所述阵列区和外围区的第一多晶硅层上覆盖一层第一氧化层；
在所述外围区的第一氧化层上形成第一光刻胶层，去除阵列区表面上的第一氧化层和第一多晶硅层；
去除位于外围区第一多晶硅层上的第一氧化层和第一光刻胶层。
3.根据权利要求2所述的半导体结构的形成方法，其中，在阵列区开设接触孔，所述接触孔贯穿保护层并延伸至衬底内部包括：
在所述保护层和第一多晶硅层上形成覆盖第二氧化层，在所述阵列区的第二氧化层上覆盖一层定义接触孔位置的掩模层；
刻蚀所述第二氧化层和保护层以形成延伸至衬底内的接触孔；
所述接触孔形成之后，去除位于第二氧化层上的掩模层。
4.根据权利要求3所述的半导体结构的形成方法，其中，在形成的所述接触孔内形成第二多晶硅层包括：
于所述接触孔内填充第二多晶硅层并且延伸至覆盖于所述第二氧化层的顶面；
去除位于第二氧化层上的第二多晶硅层，保留位于接触孔内的第二多晶硅层。
5.根据权利要求4所述的半导体结构的形成方法，其中，在所述第二多晶硅层上形成位线接触结构之前还包括：
去除所述保护层以及所述第一多晶硅层表面上的第二氧化层。
6.根据权利要求5所述的半导体结构的形成方法，其中，在所述第二多晶硅层上形成位线接触结构包括：
在所述保护层和第二多晶硅层上覆盖一层导电层，使导电层覆盖于保护层和第二多晶硅层上；
在所述导电层上覆盖一层绝缘层；
刻蚀所述绝缘层和导电层以及位于接触孔侧壁的第二多晶硅层，以形成与接触孔侧壁留有间隙且等宽的位线接触结构。
7.根据权利要求1所述的半导体结构的形成方法，其中，在所述阵列区的表面上形成保护层，且在所述外围区的表面上形成第一多晶硅层包括：
在所述阵列区的表面上堆叠形成保护层和第一多晶硅层，在所述外围区的表面上形成第一多晶硅层；
在所述阵列区和外围区上方的第一多晶硅层上覆盖一层第一氧化层，在外围区的第一氧化层表面形成有第一光刻胶层；
去除未被所述第一光刻胶层覆盖的区域上的第一氧化层；
采用第一工艺去除位于外围区上的第一光刻胶层；
采用第二工艺去除保护层上的第一多晶硅层。
8.根据权利要求7所述的半导体结构的形成方法，其中，采用第一工艺去除位于外围区上的第一光刻胶层包括，
用第一清洗液去除位于外围区上的第一光刻胶层；
去除采用第一清洗液清洗时形成于阵列区上第一多晶硅层表面的含氧硅化物层至暴露第一多晶硅层。
9.根据权利要求8所述的半导体结构的形成方法，其中，去除采用第一清洗液清洗时形成于阵列区上第一多晶硅层表面的含氧硅化物层至暴露第一多晶硅层包括，
使用臭氧氧化含氧硅化物层至形成二氧化硅，通过第二清洗液去除二氧化硅。
10.根据权利要求8所述的半导体结构的形成方法，其中，去除用SPM清洗形成于阵列区上第一多晶硅层表面的含氧硅化物层至暴露第一多晶硅层包括：
采用化学干法刻蚀含氧硅化物层，其中N2的流量为3600sccm、H2和NF3的流量比例为8sccm:300sccm、刻蚀功率为200W。
11.根据权利要求10所述的半导体结构的形成方法，其中，采用化学干法刻蚀含氧硅化物层时温度保持大于等于100℃。
12.根据权利要求7所述的半导体结构的形成方法，其中，采用第二工艺去除保护层上的第一多晶硅层包括，
采用第三清洗液化学去除保护层上的第一多晶硅层至暴露保护层。
13.根据权利要求8所述的半导体结构的形成方法，其中所述第一清洗液为SPM溶液。
14.根据权利要求9所述的半导体结构的形成方法，其中所述第二清洗液为HF、H202和H2O的混合液。
15.根据权利要求12所述的半导体结构的形成方法，其中所述第三清洗液为NH4OH和H2O的混合液。
16.一种半导体结构，其中，该半导体结构利用如权利要求1-15中任意一项所述的一种半导体结构的形成方法制造。
17.一种存储器，其中，包括如权利要求16所述的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210106332.2A CN114446891A (zh) | 2022-01-28 | 2022-01-28 | 一种半导体结构的形成方法、结构以及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210106332.2A CN114446891A (zh) | 2022-01-28 | 2022-01-28 | 一种半导体结构的形成方法、结构以及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114446891A true CN114446891A (zh) | 2022-05-06 |
Family
ID=81371412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210106332.2A Pending CN114446891A (zh) | 2022-01-28 | 2022-01-28 | 一种半导体结构的形成方法、结构以及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114446891A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116489993A (zh) * | 2023-06-21 | 2023-07-25 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2022
- 2022-01-28 CN CN202210106332.2A patent/CN114446891A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116489993A (zh) * | 2023-06-21 | 2023-07-25 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN116489993B (zh) * | 2023-06-21 | 2023-11-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100553839B1 (ko) | 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법 | |
| US7741222B2 (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| JP4215787B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11297811A (ja) | 半導体装置の製造方法 | |
| US20090029523A1 (en) | Method of Fabricating Flash Memory Device | |
| KR100341480B1 (ko) | 자기 정렬된 얕은 트렌치 소자 분리 방법 | |
| KR100265773B1 (ko) | 반도체장치의 접촉창의 제조방법 | |
| CN114446891A (zh) | 一种半导体结构的形成方法、结构以及存储器 | |
| JP3780362B2 (ja) | 半導体素子の製造方法 | |
| JP2002151587A (ja) | 半導体装置の製造方法 | |
| US7476622B2 (en) | Method of forming a contact in a semiconductor device | |
| US8823107B2 (en) | Method for protecting the gate of a transistor and corresponding integrated circuit | |
| US6383921B1 (en) | Self aligned silicide contact method of fabrication | |
| KR100667653B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20060082670A (ko) | 플래시 메모리 제조 방법 | |
| US20010046761A1 (en) | Method of fabricating contact pads of a semiconductor device | |
| CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
| JP4191203B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007081347A (ja) | 半導体装置の製造方法 | |
| JP3987239B2 (ja) | 半導体装置の製造方法 | |
| US12096620B2 (en) | Method for manufacturing memory and memory | |
| KR100691484B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| JP2005183916A (ja) | フラッシュ素子の製造方法 | |
| KR100616495B1 (ko) | 실리콘 박막과 실리콘막 사이의 격자 부정합을 줄일 수있는 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |