JP2004186698A - 選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法 - Google Patents

選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法 Download PDF

Info

Publication number
JP2004186698A
JP2004186698A JP2003406451A JP2003406451A JP2004186698A JP 2004186698 A JP2004186698 A JP 2004186698A JP 2003406451 A JP2003406451 A JP 2003406451A JP 2003406451 A JP2003406451 A JP 2003406451A JP 2004186698 A JP2004186698 A JP 2004186698A
Authority
JP
Japan
Prior art keywords
film
cleaning solution
iodine
forming
oxidizing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003406451A
Other languages
English (en)
Inventor
Sang-Yong Kim
相溶 金
Kun-Tack Lee
根澤 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004186698A publication Critical patent/JP2004186698A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/395Bleaching agents
    • C11D3/3956Liquid compositions
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02Inorganic compounds
    • C11D7/04Water-soluble compounds
    • C11D7/08Acids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • C11D2111/22

Abstract

【課題】シリサイド膜工程中にチタン窒化膜及び反応しない未反応金属膜を選択的に除去する洗浄溶液は酸性溶液及びヨウ素含有酸化剤を含む。
【解決手段】このような洗浄溶液は、またフォトレジスト膜及び有機物の除去にも非常に効果的である。さらに、前記洗浄溶液はタングステンは除去しなので、素子動作特性の向上のために最近多くの注目を浴びるタングステンゲート電極技術に非常に有用に適用することができる。
【選択図】図12

Description

本発明は半導体素子製造工程中に発生する所望しない膜を除去する方法に関するものであり、さらに詳細には、シリサイド工程で発生する所望しない膜を除去する方法に関するものである。
半導体素子製造工程は半導体基板上に絶縁性膜及び導電性膜を形成する工程を含み、また、これら膜を所望する形に形成するためのフォトリソグラフィエッチング工程を含む。フォトリソグラフィエッチング工程はパターニングしようとする対象膜上にフォトレジストパターンを形成した後に、これを利用して下部に露出した膜をエッチングする工程を含む。したがって、エッチング工程に使用されたフォトレジストパターンは除去されなければならない。それだけではなく、エッチング工程でエッチングされる膜とエッチングガスとの反応によって有機物またはポリマが発生したりする。通常は酸素プラズマアッシング(plasma ashing)及び硫酸ストリップ(strip)工程を利用してこれらを除去している。
一方、素子動作速度はソース/ドレイン及びゲート電極の抵抗と密接な関連がある。したがって、素子動作速度を向上させるため、金属シリサイド工程が半導体製造工程に広く使われている状況である。シリサイド工程とは、所定の温度でコバルトのような金属とシリコンとの間の反応を通じて比抵抗がシリコンよりも低いコバルトシリサイド膜を形成することを含む。この時に、シリサイド工程で、反応しないコバルトは除去されなければならない。一方、コバルトシリサイド膜は除去されてはいけない。
また、通常のコバルトシリサイド工程はコバルトの酸化を防止し、シリサイド工程中にシリサイド膜が凝集(agglomeration)することを防止するため、チタン窒化膜を形成する。したがって、チタン窒化膜もシリサイド膜が形成された以後には除去されなければならない。
もし、このような膜が除去されなければ、半導体製造工程中に汚染源として作用する可能性があり、隣接した導電体と電気的連結が発生する可能性がある。
通常に、シリサイド工程で未反応金属及びチタン窒化膜を除去するため強い酸化剤である過酸化水素Hを含んでいる混合溶液を使用している。
一方、半導体素子が経済的な観点で徐々に高集積化することによって、通常のポリシリコンゲート電極では高集積化の趨勢に応じて適当な動作速度及びゲート電極の面抵抗特性を満足させることができなくなった。これによって、最近ポリシリコンゲート電極の上部に比抵抗がポリシリコンよりも小さいタングステンなどのような金属を積層し、金属ゲート電極を形成する方法が紹介されている。したがって、低抵抗のタングステンゲートも腐食(除去)されてはいけない。またタングステンを使用した金属配線(例えば、ワードラインまたはビットライン)も洗浄溶液により腐食されてはいけない。
しかし、通常のシリサイド工程で、洗浄溶液として使われる過酸化水素はタングステンを腐食させる。結局、通常の過酸化水素を使う場合に、高速度で動作する素子を実現することができなくなる。
したがって、高速度素子が求められる現状況で、選択的にチタン窒化膜及びコバルトのような金属は除去し、同時にコバルトシリサイド膜またはタングステンのような金属は除去しない新しい洗浄溶液が切実に求められている。
以上の説明の状況下で本発明が提案されており、本発明の目的は、シリサイド工程でチタン窒化膜及び未反応金属膜を選択的に除去することができる洗浄溶液及びこれを利用したチタン窒化膜及び未反応金属膜を選択的に除去する方法を提供することである。
本発明の他の目的は、タングステンゲート工程を適用するシリサイド工程でタングステン及びシリサイド膜は除去せず、チタン窒化膜及び未反応金属膜は選択的に除去する洗浄溶液及びこれを利用した膜除去方法を提供することにある。
本発明のまた他の目的は、シリサイド工程で金属膜を選択的に除去することができると同時に、フォトレジスト膜及び有機物も除去することができる洗浄溶液及びこれを利用した膜除去方法を提供することにある。
上述の目的を達成するために、本発明の洗浄溶液は、酸性溶液及びヨウ素含有酸化剤を含むことを特徴とする。前記洗浄溶液は水をさらに含むことが望ましい。これは酸性溶液及びヨウ素含有酸化剤の解離度をさらに増加させるためである。これによって、前記酸化剤及び酸性溶液の洗浄能力が向上する。望ましくは、前記洗浄溶液は約30重量パーセントwt%以下の水を含み、約0.003乃至10重量パーセントwt%のヨウ素含有酸化剤を含む。前記酸性溶液としては硫酸、燐酸などを使用することができる。また、これは同時に使用することもできる。前記ヨウ素含有酸化剤としては、KIO、NHIO、LiIO、CaIO、BaIOなどのヨウ素酸(iodate)を使用することができ、このうち少なくともいずれか一つ以上を使用する。前記洗浄溶液が水をさらに含む場合に、ヨウ素含有酸化剤として前記言及したヨウ素酸以外にKI、NHIなどを使用することができ、これらのうちいずれか一つ以上を使用する。すなわち、ヨウ素含有酸化剤はKIO、NHIO、LiIO、CaIO、BaIO、KI、NHIのうちいずれか一つ以上を含む。酸性溶液として、硫酸を使用する場合に、約96%以上の濃度を有する硫酸が適する。
前記酸性溶液及びヨウ素含有酸化剤は協動してチタン窒化膜及びコバルトを効果的に除去し、またフォトレジスト膜及び有機物も除去することができる。一方、前記酸性溶液及びヨウ素含有酸化剤はコバルトシリサイド膜及びタングステンはエッチングしない。前記ヨウ素含有酸化剤は金属シリサイド膜のシリコンと反応して、その表面に保護膜としてシリコン酸化膜SiOxを形成する。シリコン酸化膜SiOxは硫酸に対する耐食性が非常に強い。これによって、金属シリサイド膜が保護される。また、前記ヨウ素含有酸化剤はタングステンと反応して、その表面にタングステン三酸化膜WOのような酸性溶液で非常に安定的な保護膜(passivation layer)を形成する。これによって、タングステンの腐食が防止される。
洗浄溶液の洗浄程度は温度に比例する。例えば、約常温(room temperature)乃至120℃温度の範囲で洗浄工程を実施することができる。洗浄溶液の洗浄程度はまた、添加される水の量にも比例する。添加される水の量は約30重量%以下であることが望ましい。
具体的に、上述の本発明の目的を達成するために、金属膜を選択的に除去する方法は、シリコン半導体基板上にソース/ドレイン領域及びゲート電極からなるトランジスタを形成する段階を含む。前記トランジスタを含んで露出した半導体基板上にシリサイド膜の形成のための金属膜を形成する。前記金属膜上にチタン窒化膜を形成する。シリサイド熱処理工程を進行してシリコンと金属膜との間でシリサイド反応を起こす。すなわち、露出したソース/ドレイン領域のシリコンとそれと直接接触する前記金属膜とが反応して金属シリサイド膜を形成する。洗浄溶液を使って、前記ソース/ドレイン領域のシリコンと直接接触しなくて反応しないすなわちシリサイド反応に参与しない未反応金属膜及び前記チタン窒化膜を除去する。この時に、前記洗浄溶液は酸性溶液、ヨウ素含有酸化剤を含む。望ましくは、前記洗浄溶液は水をさらに含む。前記洗浄溶液は約30重量パーセント以下の水を含み、約0.003乃至10重量パーセントのヨウ素含有酸化剤を含むことが望ましい。
前記方法で、前記トランジスタを形成する段階は、前記シリコン半導体基板上にゲート絶縁膜、ポリシリコン膜、タングステン膜、及びキャッピング窒化膜を順次に形成する段階と、前記キャッピング窒化膜上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクとして使って、その下部に形成された膜を順次にエッチングして前記ゲート電極を形成する段階と、前記フォトレジストパターンを除去する段階と、イオン注入工程を進行して前記ゲート電極の両側のシリコン半導体基板に前記ソース/ドレイン領域を形成する段階と、前記ゲート電極の側壁に窒化膜スペーサを形成する段階と、を含んで形成される。この時に、上述の洗浄溶液を使って前記フォトレジストパターンを除去することができる。前記金属膜はコバルト、チタン、ニッケルのうちいずれか一つを含む。
以上の方法によると、前記洗浄溶液は金属シリサイド膜及び低抵抗ゲート電極を構成するタングステンはエッチングせず、チタン窒化膜及び未反応金属膜を選択的に除去する。したがって、シリサイド工程とタングステン金属ゲート工程とに同時に適用することができる。
または、前記トランジスタを形成する段階は、前記シリコン半導体基板上にゲート絶縁膜及びポリシリコン膜を順次に形成する段階と、前記ポリシリコン膜上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクとして使って、その下部に形成された膜を順次にエッチングして前記ゲート電極を形成する段階と、前記フォトレジストパターンを除去する段階と、イオン注入工程を進行して前記ゲート電極の両側のシリコン半導体基板に前記ソース/ドレイン領域を形成する段階と、前記ゲート電極の側壁に窒化膜スペーサを形成する段階と、を含んで形成される。この場合に、前記シリサイド熱処理工程を進行して前記ソース/ドレイン領域に前記金属シリサイド膜を形成する時に、前記ゲート電極の上部のポリシリコン上にも金属シリサイド膜が形成される。これはCMOS工程で二重ポリシリコンゲートすなわち、PMOSにはp型の不純物を、NMOSにはn型の不純物を注入する工程に適用する場合である。この場合にも、前記フォトレジストパターンは前記洗浄溶液を使って除去することができる。
本発明の洗浄溶液を使えば、シリサイド工程において効果的に未反応金属(コバルト、チタンなど)及びチタン窒化膜を除去することができる。また本発明の洗浄溶液はタングステン膜はエッチングしないので、タングステンゲート工程に使うことができる。したがって、素子動作特性を向上させることができる。さらに、本発明の洗浄溶液はフォトレジスト及び有機物も効果的に除去することができる。
以下、添付の図面を参照して本発明の実施の形態を詳細に説明する。しかし、本発明はここで説明される実施の形態に限定されず、他の形態で具体化することもできる。むしろ、ここで紹介される実施の形態は開示された内容が徹底して完全になることができるように、そして当業者に本発明の思想が十分に伝達されるようにするために提供されるものである。図面において、層(または膜)及び領域の厚さは明確性のために誇張されたものである。また、層(または膜)が他の層(または膜)または基板「上」に形成されると言及される場合に、それは他の層(または膜)または基板上に直接形成することができるもの、またはそれらの間に第3の層(または膜)を介在させることができるものである。
図1は本発明による半導体素子製造工程中にエッチング(または除去)されてはいけない膜13及びそれの上に形成されたエッチング(または除去)されなければならない膜15が形成された半導体基板11を概略的に示す。前記エッチングされてはいけない膜13は、本発明が開示する洗浄溶液によりエッチングされない任意の膜である。例えば、前記エッチングされてはいけない膜13はタングステン膜または金属シリサイド膜を含む。一方、前記エッチングされなければならない膜15は、本発明が開示する洗浄溶液によりエッチングされる膜である。前記エッチングされなければならない膜15は、例えば、チタン窒化膜、コバルト膜、有機物、またはフォトレジスト膜を含む。
前記半導体基板11と前記エッチングされてはいけない膜13との間、そして前記エッチングされてはいけない膜13と前記エッチングされなければならない膜15との間に任意の第3の膜をさらに介在させることができる。
次に、図2を参照して、本発明による洗浄溶液を使って適切な温度で前記エッチングされなければならない膜15のみを選択的にエッチングする。前記洗浄溶液は酸性溶液及びヨウ素Iを含む酸化剤を含む。酸性溶液として、硫酸、燐酸などを使うことができる。これら各々または組み合わせを使用することができる。ヨウ素を含む酸化剤として、KIO、NHIO、LIO、CaIO、BaIO、KI、NHIなどがあり、これらのうち少なくともいずれか一つ以上を使用することができる。
酸性溶液及びヨウ素含有酸化剤の洗浄能力をさらに向上させるために、前記洗浄溶液は水をさらに含むことが望ましい。水の添加は前記酸性溶液及びヨウ素含有酸化剤の解離度をさらに向上させる。したがって、添加される水の量は洗浄溶液の洗浄能力に比例する。この場合に、前記洗浄溶液は約30重量パーセント以下の水を含むことが適する。また、前記洗浄溶液は約0.003乃至10重量パーセントのヨウ素含有酸化剤を含むことが望ましい。
洗浄時間は温度に反比例し、すなわち、洗浄能力は温度に比例する。約常温乃至約120℃の範囲で洗浄工程を進行することが適する。しかし工程によっては、前記のような範囲を多少変更することもできることは当業者において自明である。
図3乃至図6は本半導体製造工程中に実施されるシリサイド工程で所望しない膜を除去する方法を説明するための半導体基板の断面図である。
先ず、図3に示したように、シリコンを含有する導電パターン35を具備した半導体基板31が提供される。前記半導体基板31は前記シリコンパターン35との間にシリコンを含まない膜33をさらに含む。ここで、前記シリコン含有導電パターン35はシリコンを含まない膜33の表面上に一定の形象を有するように形成されているが、膜33の内部に形成することもできる。後者の場合に、シリコン導電パターン35の上部の表面のみが露出するであろう。また、前記シリコン導電パターン35の両側壁に他の膜、例えば、絶縁膜をさらに形成することもできる。この場合にも、シリコン導電パターン35の上部の表面のみが露出するであろう。どのような場合でも、露出したシリコン導電パターンの表面とその所に直接接する金属膜との間にシリサイド反応が起きて、シリサイド膜が形成され、また形成されたシリサイド膜に対する電気的接続工程が後続工程で進行されるであろう。
次に、図4を参照して、前記シリコン導電パターン35を覆うように、前記シリコンを含まない膜33上に金属膜37及びチタン窒化膜39を順次に形成する。前記金属膜37として、コバルト、チタン、ニッケルなどを使うことができる。
次に、図5を参照して、シリサイド熱処理工程を進行して露出したシリコン導電パターン35の表面に金属シリサイド膜41を形成する。この時に、シリコン導電パターン35と直接接触しない、すなわち前記シリコンを含まない膜33上に形成された金属膜37aはシリサイド反応を起こさない。
次に、前記チタン窒化膜39及び未反応の金属膜37aを洗浄溶液を使って除去する。これによって、図6に示したように、その表面に金属シリサイド膜41が形成された導電パターン35が完成する。
前記洗浄溶液はヨウ素含有酸化剤及び酸性溶液を含む混合溶液である。望ましくは、前記洗浄溶液は水をさらに含む。前記洗浄溶液は約30重量パーセント以下の水を含むことが望ましい。また、前記洗浄溶液は約0.003乃至10重量パーセントのヨウ素含有酸化剤を含むことが望ましい。洗浄時間は温度に反比例し、すなわち、洗浄能力は温度に比例する。約常温乃至約120℃の範囲で洗浄工程を進行することが望ましい。
前記シリコンを含まない膜33はタングステンパターンをさらに含むことができ、この時に、前記洗浄溶液はタングステンパターンと反応して、その表面に保護膜としてタングステン三酸化膜WOを形成することによって、タングステンパターンを保護する。また、前記洗浄溶液は前記金属シリサイド膜41と反応して、その表面に保護膜としてシリコン酸化膜SiOxを形成することによって、金属シリサイド膜を保護する。
チタン窒化膜39及び未反応金属膜37aを除去した後に、後続工程で絶縁膜(図示しない)を蒸着し、これをパターニングして前記金属シリサイド膜41の所定の部分を露出させる開口部を形成し、その所に金属のような導電物質を満たして前記シリコン導電パターン35と電気的に接続する金属導電パターン(または導電プラグ)を形成する。
前記シリコン導電パターン35と前記金属導電パターン(または導電プラグ)との間にはシリサイド膜が介在されていて、それらの間の接触抵抗特性または前記シリコン導電パターン35の抵抗特性が向上する。
図7乃至図12を参照して、本発明の望ましい実施の形態によるシリサイド工程で所望しない膜を除去する方法を説明する。
図7乃至図12は本発明の一実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で所望しない膜を除去する方法を説明するための半導体基板の断面図である。本発明に対する明確な理解及び図の簡略化のため、但し一つのトランジスタのみを図示した。
先ず、図7を参照して、シリコン半導体基板100に不純物ドーピングによりウェルを形成し、素子分離工程により素子分離膜120を形成し、チャンネルイオン注入を進行する。このような工程は、通常の工程として広く知られているので、詳細な説明を省略した。次に、ゲート絶縁膜140、ポリシリコン膜160、タングステン膜180及びキャッピング窒化膜200を順次に形成する。前記タングステン膜180と前記ポリシリコン膜160との間には導電性障壁膜をさらに形成することが望ましい。前記タングステン膜180は素子の動作速度を向上させるためのものである。前記導電性障壁膜は前記タングステン膜と前記ポリシリコン膜との間の反応を防止するためのものである。
次に、前記キャッピング窒化膜200上にゲート電極を限定するフォトレジストパターン220を形成する。前記フォトレジストパターン220により露出した下部膜をエッチングして図8に示したように、前記フォトレジストパターン220に対応するゲート電極240を形成する。前記フォトレジストパターン220を除去した後に、イオン注入工程を進行して前記ゲート電極240の両側の半導体基板100に不純物拡散領域260を形成する。この時に、注入される不純物は前記シリコン半導体基板100の導電型に対して反対導電型を有する。例えば、前記シリコン半導体基板100がp型であれば、注入される不純物はn型である。前記不純物拡散領域260はソース/ドレイン領域である。前記フォトレジストパターン220はこの分野でよく知られた方法で除去することができる。例えば、酸素プラズマアッシング及び硫酸ストリップ工程によって除去することができる。また前記フォトレジストパターン220は本発明による洗浄溶液を使って除去することもできる。前記洗浄溶液に対しては後述するであろう。
続いて、前記ゲート電極240の両側壁に窒化膜スペーサ280を形成する。前記窒化膜スペーサ280はシリコン窒化膜を形成した後に、エッチバック工程を進行することによって形成される。
次に、図9を参照して、前洗浄(pre−cleaning)工程を進行した後に、シリサイド膜形成のためにコバルト膜300を形成する。前記前洗浄工程は前記シリコン半導体基板100に存在する自然酸化膜(native oxide)を除去し、また前記シリコン半導体基板100の損傷された膜を除去するために進行する。例えば、前記前洗浄工程は2段階処理により実行することができる。
すなわち、連続のNHOH及びHの混合物による第1処理及びフッ酸HFによる第2処理を進行して自然酸化膜及び基板損傷を除去することができる。または、前記前洗浄工程はCF及びOの混合ガスによる第1処理及びフッ酸HFによる第2処理によって実行することもできる。
前記コバルト膜300に代えてチタンまたはニッケルを使うこともできる。前記コバルト膜300はこの分野でよく知られたどのような方法でも形成することができる。例えば、スパッタリング方法を使うことができる。
次に、図10を参照して、前記コバルトマック300上にチタン窒化膜320を形成する。前記チタン窒化膜320はこの分野でよく知られたどのような方法によっても形成することができる。例えば、スパッタリング方法を使うことができる。前記チタン窒化膜320は前記コバルト膜300の酸化を防止し、シリサイド膜が凝集(agglomeration)することを防止するために形成される。
次に、図11を参照して、シリサイド熱処理工程を進行して前記コバルト膜300と直接接するシリコン半導体基板、すなわちソース/ドレイン領域260のシリコンを反応させてコバルトシリサイド膜(CoSi、340)を形成する。結果的に、前記ソース/ドレイン領域260を除いた他の領域上のコバルト膜300はシリコンと直接接しないので、反応せず、そのまま存在する300a。
次に、図12を参照して、前記チタン窒化膜320及び未反応のコバルト膜300aを除去する洗浄工程を進行する。前記洗浄工程は酸性溶液及びヨウ素含有酸化剤を含む洗浄溶液を使う。このような洗浄溶液は先に説明したフォトレジストパターン220の除去にも使用することができる。
酸性溶液として硫酸、燐酸などがあり、これらは各々またはこれらの混合溶液として使用することができる。ヨウ素含有酸化剤として、KIO、NHIO、LiIO、CaIO、BaIO、KI、NHIなどがあり、これらのうち少なくとも一つ以上を使用する。ここで列挙したヨウ素含有酸化剤は但し一例に過ぎず、ヨウ素を含むどのような酸化剤でも使うことができる。前記ヨウ素含有酸化剤はチタン窒化膜320及び未反応のコバルト膜300aは除去するが、コバルトシリサイド膜340及び前記ゲート電極240を構成するタングステン膜180aは除去(エッチング)しない。なぜなら、前記ヨウ素含有酸化剤がコバルトシリサイド膜のシリコンと反応して、その表面に薄い保護膜としてシリコン酸化膜SiOx、例えば、二酸化シリコン膜SiOを形成し、またタングステンと反応して、その表面に保護膜として酸に対して安定的なタングステン酸化膜WOを形成するためである。
前記洗浄溶液は水を含むことがさらに望ましい。前記洗浄溶液に水が添加される場合に、除去反応に参与する活性イオンの量は増加する。望ましくは、前記洗浄溶液は約30重量パーセント以下の水を含み、約0.003乃至10重量パーセントのヨウ素含有酸化剤を含む。
一方、洗浄工程の時間は温度に反比例、すなわち、洗浄溶液の洗浄能力は温度に比例する。常温乃至約120℃の温度範囲で洗浄工程を進行することが望ましい。
より具体的に、シリサイド熱処理工程に対して説明する。先ず、適切な温度で第1熱処理を進行する。前記第1熱処理により、化学量論的に、大部分のコバルトモノシリサイドCoSi及び少量のコバルトジシリサイドCoSiを有する中間状態のシリサイド膜が形成される。前記第1熱処理の後に、未反応のコバルト膜及びチタン窒化膜を除去するため、上述の洗浄溶液を使って第1洗浄工程を進行する。続いて、再びチタン窒化膜を形成し、適切な温度で第2熱処理を進行する。前記第2熱処理により化学量論的に大部分がコバルトジシリサイドCoSiを有する低抵抗のコバルトシリサイド膜340が形成される。最後に第2洗浄工程を進行して上述の洗浄溶液を使ってチタン窒化膜及び未反応のコバルトを除去する。
図13及び図14は本発明の他の実施の形態によって、本発明の洗浄溶液を使ってシリサイド工程で所望しない膜を除去する方法を説明するための半導体基板の断面図である。先の説明の方法と異なり、ゲート電極を構成する導電物質がポリシリコンだけで形成される場合である。このようなゲート電極構造は、ゲート電極物質であるポリシリコンにチャンネル型と同一の型の不純物をドーピングするデュアルゲート(dual gate)技術に示してある。デュアルゲートはチャンネル表層の機能を強化し、対称的な低電圧動作を可能にする利点がある。
簡略に説明をすると、先ず、図13を参照して、シリコン半導体基板100に不純物ドーピングによりウェルを形成し、素子分離工程により素子分離膜120を形成し、チャンネルイオン注入を進行する。次に、ゲート絶縁膜140aによって前記シリコン基板100と電気的に絶縁されたポリシリコンゲート電極160aを形成する。続いて、前記ポリシリコンゲート電極160aをイオン注入マスクとして使ってイオン注入工程を進行して不純物拡散領域260を形成する。続いて、前記ポリシリコンゲート電極160aの側壁に側壁スペーサ280を形成する。
次の工程はシリサイド工程として、シリサイド形成のための金属膜及びチタン窒化膜を形成する。この時に、前記金属膜は前記不純物拡散領域260だけではなく、前記ポリシリコンゲート160aの上部のシリコンとも直接接触するようになる。続いて、シリサイド熱処理工程を進行して金属シリサイド膜340、360を前記不純物拡散領域260及び前記ゲート電極160aの上部に各々形成する。
次に、図14を参照して、先の上述の方法と同一に酸性溶液及びヨウ素含有酸化剤を含む洗浄溶液を使って未反応金属膜300a及びチタン窒化膜320を除去する。
以上の詳細な説明は本発明を例示して説明したものである。また、上述の内容は本発明の望ましい実施の形態を示して説明したに過ぎず、上述のように本発明は多様な他の組み合わせ、変更及び環境で使うことができ、本明細書に開示された発明の概念の範囲、著わした開示内容と均等の範囲及び/または当業界の技術または知識の範囲内で変更または修正が可能である。上述の実施の形態は本発明を実施するのにあって、最善の状態を説明するためのものであり、本発明のような他の発明を利用することに当業界に知られた他の状態への実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。したがって、以上の発明の詳細な説明は開示された実施の状態で本発明を制限しようとする意図ではない。また添付の請求範囲は他の実施の状態も含むと解釈されなければならない。
本発明によるタングステン膜及びその上部に形成された選択的に除去されなければならないチタン窒化膜、コバルト膜またはフォトレジスト膜が形成された半導体基板を概略的に示す断面図である。 図1で選択的にチタン窒化膜、コバルト膜またはフォトレジスト膜が除去された結果の半導体基板を概略的に示す断面図である。 本発明の洗浄溶液を使用して金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 本発明の洗浄溶液を使用して金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 本発明の洗浄溶液を使用して金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 本発明の洗浄溶液を使用して金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 望ましい実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 望ましい実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 望ましい実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 望ましい実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 望ましい実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 望ましい実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 他の実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。 他の実施の形態に従って本発明の洗浄溶液を使ってシリサイド工程で金属膜を選択的に除去する方法を説明するための半導体基板の断面図である。
符号の説明
11 半導体基板
13 タングステン膜(またはコバルトシリサイド膜)
15 チタン窒化膜(またはコバルト膜またはフォトレジスト)
31 半導体基板
33 シリコンを含まない膜
35 シリコン含有導電パターン
37 シリサイド膜形成のための金属膜
39 チタン窒化膜
41 金属シリサイド膜
100 半導体基板
120 素子分離領域
140 ゲート絶縁膜
160 ポリシリコン膜
180 タングステン膜
200 キャッピング窒化膜(マスク窒化膜)
220 フォトレジストパターン
240 ゲート電極
260 ソース/ドレイン領域
280 窒化膜スペーサ
300 コバルト膜
320 チタン窒化膜
340,360 シリサイド膜

Claims (38)

  1. 半導体製造工程中に金属膜を選択的に除去する方法において、
    洗浄溶液で金属膜を除去し、前記洗浄溶液は酸性溶液及びヨウ素含有酸化剤を含むことを特徴とする金属膜除去方法。
  2. 前記金属膜はチタン含有膜、コバルト膜のうち少なくともいずれか一つを含むことを特徴とする請求項1に記載の金属膜除去方法。
  3. 前記洗浄溶液は水をさらに含むことを特徴とする請求項2に記載の金属膜除去方法。
  4. 前記酸性溶液は硫酸及び燐酸のうち少なくともいずれか一つを含み、前記ヨウ素含有酸化剤はKIO、NHIO、LiIO、CaIO、BaIO、KI、NHIのうち少なくともいずれか一つを含むことを特徴とする請求項1に記載の金属膜除去方法。
  5. 前記洗浄溶液は約30重量パーセント以下の水を含み、約0.003乃至10重量パーセントのヨウ素含有酸化剤を含むことを特徴とする請求項3に記載の金属膜除去方法。
  6. 前記チタン含有膜はチタン窒化膜及びチタン膜のうち少なくともいずれか一つを含むことを特徴とする請求項5に記載の金属膜除去方法。
  7. 半導体製造工程中にフォトレジスト膜及び有機物を選択的に除去する方法において、
    前記フォトレジスト膜及び有機物を洗浄溶液で選択的に除去し、
    前記洗浄溶液は酸性溶液及びヨウ素含有酸化剤を含むことを特徴とする膜除去方法。
  8. 前記洗浄溶液は水をさらに含むことを特徴とする請求項7に記載の膜除去方法。
  9. 前記酸性溶液は硫酸及び燐酸のうち少なくともいずれか一つを含み、前記ヨウ素含有酸化剤はKIO、NHIO、LiIO、CaIO、BaIO、KI、NHIのうち少なくともいずれか一つを含むことを特徴とする請求項7に記載の膜除去方法。
  10. 前記洗浄溶液は約30重量パーセント以下の水を含み、約0.003乃至10重量パーセントのヨウ素含有酸化剤を含むことを特徴とする請求項8に記載の膜除去方法。
  11. シリサイド膜形成工程中に金属膜を選択的に除去する方法において、
    半導体基板上にシリコンパターンを形成する段階と、
    半導体基板上に金属膜を形成する段階と、
    シリサイド熱処理工程を進行して前記シリコンと前記金属膜との間のシリサイド反応を起こして金属シリサイド膜を形成する段階と、
    洗浄溶液を使って、前記シリサイド反応に参与しない未反応金属膜を除去する洗浄段階と、を含み、
    前記洗浄溶液は酸性溶液及びヨウ素含有酸化剤を含むことを特徴とする膜除去方法。
  12. 前記金属膜はコバルト、チタン及びニッケルのうち少なくともいずれか一つを含むことを特徴とする請求項11に記載の除去方法。
  13. 前記洗浄溶液は水をさらに含むことを特徴とする請求項11に記載の膜除去方法。
  14. 前記酸性溶液は硫酸及び燐酸を含み、前記ヨウ素含有酸化剤はKIO、NHIO、LiIO、CaIO、BaIO、KI、NHIのうち少なくともいずれか一つを含むことを特徴とする請求項11に記載の膜除去方法。
  15. 前記洗浄溶液は約30重量パーセント以下の水を含み、約0.003乃至10重量パーセントのヨウ素含有酸化剤を含むことを特徴とする請求項14に記載の膜除去方法。
  16. 前記洗浄段階は約常温乃至約120℃の温度範囲で進行されることを特徴とする請求項11に記載の膜除去方法。
  17. 前記金属膜を形成する前に、自然酸化膜を除去し、半導体基板の損傷を除去するため、連続してNHOH及びHの混合物による第1処理及びHFによる第2処理またはCF及びOの混合ガスによる第1処理及びHFによる第2処理をさらに含むことを特徴とする請求項11に記載の膜除去方法。
  18. 前記シリサイド熱処理工程は、
    第1熱処理工程を進行する段階と、
    前記洗浄溶液を使って未反応金属膜を除去する第1洗浄段階と、
    第2熱処理工程を進行する段階と、を含んでなされることを特徴とする請求項11に記載の膜除去方法。
  19. 前記洗浄溶液は約30重量パーセント以下の水を含み、約0.003乃至約10重量パーセントのヨウ素含有酸化剤を含むことを特徴とする請求項18に記載の膜除去方法。
  20. 前記酸性溶液は硫酸及び燐酸の少なくともいずれか一つを含み、前記ヨウ素含有酸化剤はKIO、NHIO、LiIO、CaIO、BaIO、KI、NHIのうち少なくともいずれか一つを含むことを特徴とする請求項19に記載の膜除去方法。
  21. 第1洗浄段階は約常温乃至約120℃の温度範囲で進行されることを特徴とする請求項19に記載の膜除去方法。
  22. 前記半導体基板はタングステン膜をさらに含み、前記洗浄溶液は前記タングステン膜を除去しないことを特徴とする請求項11に記載の膜除去方法。
  23. 前記金属膜を形成した後に、前記シリサイド熱処理工程の前に、前記金属膜上にチタン窒化膜を形成する段階をさらに含み、前記洗浄溶液は前記チタン窒化膜も除去することを特徴とする請求項11に記載の膜除去方法。
  24. シリサイド熱処理工程段階は、
    第1熱処理工程を進行する段階と、
    前記洗浄溶液を使用して前記チタン窒化膜及び未反応金属膜を除去する第1洗浄段階と、
    第2チタン窒化膜を形成する段階と、
    第2熱処理工程を進行する段階と、を含んでなされ、
    この時に、前記洗浄段階は前記追加に形成されたチタン窒化膜及び未反応シリコンを除去することを特徴とする請求項23に記載の膜除去方法。
  25. シリサイド膜形成工程中に金属膜を選択的に除去する方法であって、
    シリコン半導体基板上にソース/ドレイン領域及びゲート電極からなるトランジスタを形成する段階と、
    前記半導体基板上に金属膜を形成する段階と、
    前記金属膜上にチタン窒化膜を形成する段階と、
    シリサイド熱処理工程を進行してソース/ドレイン領域のシリコンとそれと直接接触する前記金属膜とを反応させて金属シリサイド膜を形成する段階と、
    洗浄溶液を使用して、前記チタン窒化膜及び前記ソース/ドレイン領域のシリコンと直接接触しない未反応金属膜を除去する洗浄段階と、を含み、
    前記洗浄溶液は、酸性溶液、ヨウ素含有酸化剤及び水を含むことを特徴とする膜除去方法。
  26. 前記トランジスタを形成する段階は、
    前記シリコン半導体基板上にゲート絶縁膜、ポリシリコン膜、タングステン膜及びキャッピング絶縁膜を順次に形成する段階と、
    前記キャッピング窒化膜上にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをマスクとして使用してその下部に形成された膜を順次にエッチングして前記ゲート電極を形成する段階と、
    前記フォトレジストパターンを除去する段階と、
    イオン注入工程を進行して前記ゲート電極の両側のシリコン半導体基板に前記ソース/ドレイン領域を形成する段階と、
    前記ゲート電極の側壁に窒化膜スペーサを形成する段階と、を含んでなされることを特徴とする請求項25に記載の膜除去方法。
  27. 前記フォトレジストパターンは前記洗浄溶液を使用して除去されることを特徴とする請求項26に記載の膜除去方法。
  28. 前記酸性溶液は硫酸及び燐酸のうち少なくともいずれか一つを含み、前記ヨウ素含有酸化剤はKIO、NHIO、LiIO、CaIO、BaIO、KI、NHIのうち少なくともいずれか一つを含み、前記洗浄溶液は約30重量パーセント以下の水を含み、約0.0003乃至約10重量パーセントのヨウ素含有酸化剤を含むことを特徴とする請求項25に記載の膜除去方法。
  29. 前記洗浄段階は約常温乃至約120℃の温度範囲で進行されることを特徴とする請求項28に記載の膜除去方法。
  30. 前記金属膜はコバルト、チタン、ニッケルのうち少なくともいずれか一つを含むことを特徴とする請求項29に記載の膜除去方法。
  31. 前記トランジスタを形成する段階は、
    前記シリコン半導体基板上にゲート絶縁膜及びポリシリコン膜を順次に形成する段階と、
    前記ポリシリコン膜上にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして使って、その下部に形成された膜を順次にエッチングして前記ゲート電極を形成する段階と、
    前記フォトレジストパターンを除去する段階と、
    イオン注入工程を進行して前記ゲート電極の両側のシリコン半導体基板に前記ソース/ドレイン領域を形成する段階と、
    前記ゲート電極の側壁に窒化膜スペーサを形成する段階と、を含んでなされ、
    前記シリサイド熱処理工程を進行して前記ソース/ドレイン領域に前記金属シリサイド膜を形成する時に、前記ゲート電極の上部のポリシリコン上にも金属シリサイド膜を形成することを特徴とする請求項25に記載の膜除去方法。
  32. 前記フォトレジストパターンは前記洗浄溶液を使って除去されることを特徴とする請求項31に記載の膜除去方法。
  33. 前記酸性溶液は硫酸及び燐酸のうち少なくともいずれか一つを含み、前記ヨウ素含有酸化剤はKIO、NHIO、LiIO、CaIO、BaIO、KI、NHIのうち少なくともいずれか一つを含み、前記洗浄溶液は約30重量パーセント以下の水を含み、約0.003乃至約10重量パーセントのヨウ素含有酸化剤を含むことを特徴とする請求項31に記載の膜除去方法。
  34. 前記洗浄段階は約常温乃至約120℃の温度範囲で進行されることを特徴とする請求項33に記載の膜除去方法。
  35. 半導体製造工程中、シリサイド工程でチタン窒化膜及び未反応金属膜を選択的に除去するために使用される洗浄溶液において、
    前記洗浄溶液は酸性溶液、ヨウ素含有酸化剤及び水を含むことを特徴とする洗浄溶液。
  36. 前記酸性溶液は硫酸及び燐酸のうち少なくともいずれか一つを含み、前記ヨウ素含有酸化剤はKIO、NHIO、LiIO、CaIO、BaIO、KI、NHIのうち少なくともいずれか一つを含むことを特徴とする請求項35に記載の洗浄溶液。
  37. 前記洗浄溶液は約30重量パーセント以下の水を含み、約0.003乃至約10重量パーセントのヨウ素含有酸化剤を含むことを特徴とする請求項35に記載の洗浄溶液。
  38. 前記未反応金属膜はコバルト、チタン、ニッケルのうち少なくともいずれか一つを含むことを特徴とする請求項35に記載の洗浄溶液。
JP2003406451A 2002-12-05 2003-12-04 選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法 Pending JP2004186698A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076961A KR100536593B1 (ko) 2002-12-05 2002-12-05 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법

Publications (1)

Publication Number Publication Date
JP2004186698A true JP2004186698A (ja) 2004-07-02

Family

ID=32464514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003406451A Pending JP2004186698A (ja) 2002-12-05 2003-12-04 選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法

Country Status (6)

Country Link
US (2) US7265040B2 (ja)
JP (1) JP2004186698A (ja)
KR (1) KR100536593B1 (ja)
CN (1) CN100407375C (ja)
DE (1) DE10356654A1 (ja)
TW (1) TWI242811B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048950A (ja) * 2005-08-10 2007-02-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8008194B2 (en) 2007-03-06 2011-08-30 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683485B1 (ko) * 2004-06-23 2007-02-15 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100664403B1 (ko) * 2005-01-31 2007-01-03 테크노세미켐 주식회사 에칭 잔류물 세정용 조성물 및 이를 이용한 세정방법
CN100378922C (zh) * 2005-02-05 2008-04-02 联华电子股份有限公司 晶片的清洗方法以及栅极结构的制造方法
KR100679008B1 (ko) * 2005-05-18 2007-02-06 유청 반도체 소자의 세정 조성물
US7544621B2 (en) * 2005-11-01 2009-06-09 United Microelectronics Corp. Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method
KR100678482B1 (ko) * 2006-01-17 2007-02-02 삼성전자주식회사 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들
KR100714311B1 (ko) * 2006-01-27 2007-05-02 삼성전자주식회사 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들
DE102006004396B3 (de) * 2006-01-31 2007-03-08 Infineon Technologies Ag Verfahren zum Entfernen von Refraktärmetallschichten und zur Silizierung von Kontaktflächen
US20070200149A1 (en) * 2006-02-28 2007-08-30 Veronika Polei Semiconductor device and method of production
US8404626B2 (en) 2007-12-21 2013-03-26 Lam Research Corporation Post-deposition cleaning methods and formulations for substrates with cap layers
EP2288965A4 (en) 2008-05-01 2011-08-10 Advanced Tech Materials LOW PH MIXTURES FOR REMOVAL OF HIGH DENSITY IMPLANTED RESERVE
US8030154B1 (en) 2010-08-03 2011-10-04 International Business Machines Corporation Method for forming a protection layer over metal semiconductor contact and structure formed thereon
CN102176414A (zh) * 2011-03-15 2011-09-07 上海集成电路研发中心有限公司 金属硅化物的制备方法
KR20140018746A (ko) * 2012-08-03 2014-02-13 삼성전자주식회사 기판 처리방법 및 그 처리장치
KR101408872B1 (ko) * 2012-10-31 2014-06-20 한국생산기술연구원 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법
SG11201507014RA (en) 2013-03-04 2015-10-29 Advanced Tech Materials Compositions and methods for selectively etching titanium nitride
EP3193358B1 (en) * 2014-11-13 2021-03-31 Mitsubishi Gas Chemical Company, Inc. Semiconductor element cleaning solution that suppresses damage to tungsten-containing materials, and method for cleaning semiconductor element using same
SG11201707787SA (en) * 2015-03-31 2017-10-30 Versum Mat Us Llc Cleaning formulations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818061A (ja) * 1994-07-01 1996-01-19 Furontetsuku:Kk 電子素子及びその製造方法
JPH08250716A (ja) * 1995-03-07 1996-09-27 Toshiba Corp 半導体装置の製造方法および半導体装置の製造装置
JPH10116797A (ja) * 1996-10-11 1998-05-06 Fujitsu Ltd 半導体装置の製造方法
JP2000031114A (ja) * 1998-06-25 2000-01-28 Samsung Electron Co Ltd 半導体素子の製造方法及び半導体素子

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319923A (en) * 1979-12-26 1982-03-16 Western Electric Co., Inc. Recovery of gold and/or palladium from an iodide-iodine etching solution
US4353779A (en) * 1981-08-14 1982-10-12 Westinghouse Electric Corp. Wet chemical etching of III/V semiconductor material without gas evolution
JPS59171126A (ja) * 1983-03-18 1984-09-27 Hitachi Ltd パラジウムのエツチング液
JPS59202638A (ja) * 1983-05-04 1984-11-16 Hitachi Ltd 微細パタ−ンのエツチング方法
US4453306A (en) * 1983-05-27 1984-06-12 At&T Bell Laboratories Fabrication of FETs
US4900878A (en) * 1988-10-03 1990-02-13 Hughes Aircraft Company Circuit terminations having improved electrical and structural integrity
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process
JP2891092B2 (ja) * 1994-03-07 1999-05-17 日本電気株式会社 半導体装置の製造方法
JP2792550B2 (ja) * 1994-03-31 1998-09-03 株式会社フロンテック エッチング剤
US5466389A (en) * 1994-04-20 1995-11-14 J. T. Baker Inc. PH adjusted nonionic surfactant-containing alkaline cleaner composition for cleaning microelectronics substrates
JPH08148479A (ja) * 1994-11-17 1996-06-07 Matsushita Electric Ind Co Ltd 半導体のエッチングマスクとその製造方法及び半導体の加工方法と半導体レーザの製造方法
JPH10265974A (ja) * 1997-03-25 1998-10-06 Tanaka Kikinzoku Kogyo Kk チタン又はチタン合金へのめっき前処理用エッチング液及びチタン又はチタン合金へのめっき前処理方法
US6122109A (en) * 1998-04-16 2000-09-19 The University Of New Mexico Non-planar micro-optical structures
US6140233A (en) * 1998-06-25 2000-10-31 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
US6232228B1 (en) * 1998-06-25 2001-05-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
KR20000008156A (ko) * 1998-07-10 2000-02-07 윤종용 반도체소자의 금속 실리사이드 형성방법
ZA991306B (en) * 1998-07-23 1999-08-20 Magdelena Christiana Cor Stols "A cleaning composition".
JP4240424B2 (ja) * 1998-10-23 2009-03-18 エルジー ディスプレイ カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法
CN1081246C (zh) * 1999-07-29 2002-03-20 上海交通大学 镍钛合金薄膜多元化学刻蚀剂
TWI296006B (ja) 2000-02-09 2008-04-21 Jsr Corp
US6251779B1 (en) * 2000-06-01 2001-06-26 United Microelectronics Corp. Method of forming a self-aligned silicide on a semiconductor wafer
US6589884B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method of forming an inset in a tungsten silicide layer in a transistor gate stack
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
TW546819B (en) * 2001-05-30 2003-08-11 Sharp Kk Semiconductor device, manufacturing method thereof, and monolithic microwave integrated circuit
US6800218B2 (en) * 2001-08-23 2004-10-05 Advanced Technology Materials, Inc. Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same
KR100476887B1 (ko) * 2002-03-28 2005-03-17 삼성전자주식회사 소오스 및 드레인 영역의 실리사이드층이 확장된 모스트랜지스터 및 그 제조방법
US7067090B2 (en) * 2002-10-25 2006-06-27 South Dakota School Of Mines And Technology Recovery of platinum group metals
KR100672933B1 (ko) * 2003-06-04 2007-01-23 삼성전자주식회사 세정 용액 및 이를 이용한 반도체 소자의 세정 방법
KR100546406B1 (ko) * 2004-04-10 2006-01-26 삼성전자주식회사 상변화 메모리 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818061A (ja) * 1994-07-01 1996-01-19 Furontetsuku:Kk 電子素子及びその製造方法
JPH08250716A (ja) * 1995-03-07 1996-09-27 Toshiba Corp 半導体装置の製造方法および半導体装置の製造装置
JPH10116797A (ja) * 1996-10-11 1998-05-06 Fujitsu Ltd 半導体装置の製造方法
JP2000031114A (ja) * 1998-06-25 2000-01-28 Samsung Electron Co Ltd 半導体素子の製造方法及び半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048950A (ja) * 2005-08-10 2007-02-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8008194B2 (en) 2007-03-06 2011-08-30 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20040115952A1 (en) 2004-06-17
US20070243715A1 (en) 2007-10-18
TW200423255A (en) 2004-11-01
US7265040B2 (en) 2007-09-04
KR100536593B1 (ko) 2005-12-14
KR20040049119A (ko) 2004-06-11
DE10356654A1 (de) 2004-07-01
CN1505106A (zh) 2004-06-16
CN100407375C (zh) 2008-07-30
TWI242811B (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP2004186698A (ja) 選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法
CN103107198B (zh) 用于具有高k和金属栅极结构的mosfet的结构和方法
US7256137B2 (en) Method of forming contact plug on silicide structure
JP4551795B2 (ja) 半導体装置の製造方法
JP2006013506A (ja) シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法
KR100678482B1 (ko) 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들
US20120080757A1 (en) Semiconductor device and method for manufacturing the same
JP2008098504A (ja) 半導体装置の製造方法
JP2011029483A (ja) 半導体装置およびその製造方法
JP3228230B2 (ja) 半導体装置の製造方法
JP3951540B2 (ja) 強誘電体膜を有する半導体装置の製造方法
WO2004017418A1 (ja) 半導体集積回路装置およびその製造方法
US7834401B2 (en) Semiconductor device and fabrication method for the same
US7008876B2 (en) Method of forming gate electrode structure of a semiconductor device
KR20060133914A (ko) 반도체 장치 및 그 제조 방법
KR100511043B1 (ko) 반도체 장치의 금속 실리사이드 층의 형성 방법
JP4082280B2 (ja) 半導体装置およびその製造方法
KR100714311B1 (ko) 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들
KR20050011203A (ko) 반도체소자의 플러그 형성방법
JP2007305892A (ja) 金属膜のエッチング方法及び半導体装置の製造方法
JP2002246593A (ja) 半導体装置及びその製造方法
JP4091565B2 (ja) 半導体装置の製造方法
JP4595684B2 (ja) 半導体装置の製造方法
JP2008135765A (ja) 半導体装置
JP2009170729A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914