KR20000008156A - 반도체소자의 금속 실리사이드 형성방법 - Google Patents
반도체소자의 금속 실리사이드 형성방법 Download PDFInfo
- Publication number
- KR20000008156A KR20000008156A KR1019980027868A KR19980027868A KR20000008156A KR 20000008156 A KR20000008156 A KR 20000008156A KR 1019980027868 A KR1019980027868 A KR 1019980027868A KR 19980027868 A KR19980027868 A KR 19980027868A KR 20000008156 A KR20000008156 A KR 20000008156A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicon oxide
- silicide
- forming
- titanium nitride
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 title claims abstract description 38
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000010936 titanium Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 13
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000376 reactant Substances 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 실리콘 기판 상에 실리콘 산화막 및 타이타늄 질화막을 형성하는 단계와, 상기 타이타늄 질화막 및 실리콘산화막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 갖는 실리콘 산화막 및 타이타늄 질화막이 형성된 실리콘 기판의 전면에 실리사이드용 금속층을 형성하는 단계와, 상기 금속층이 형성된 실리콘 기판을 질소분위기에서 열처리하여 콘택홀의 바닥에 금속 실리사이드를 형성함과 동시에 상기 실리콘 산화막과 실리사이드용 금속층과의 반응을 억제하는 단계와, 상기 열처리시 발생된 이물질막과 타이타늄 질화막을 제거하는 단계를 포함하여 이루어진다. 상기 금속층은 타이타늄막으로 형성하며, 상기 이물질막과 타이타늄 질화막의 제거는 황산과 과산화수소수가 혼합된 식각용액으로 제거한다. 상기 식각용액은 황산과 과산화수소수의 비를 2:1∼6:1로 하고 온도는 상온∼170℃로 한다. 본 발명은 실리콘 기판 상에 실리콘 산화막 및 타이타늄 질화막을 형성한 후 금속 실리사이드를 형성하기 때문에 실리콘 산화막과 실리사이드용 금속막 간의 반응물의 형성을 최소로 할 수 있다. 이에 따라, 금속 실리사이드 형성후 스트립공정시 실리사이드를 제외한 다른 막질을 효과적으로 제거할 수 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 금속 실리사이드 형성방법에 관한 것이다.
일반적으로, 반도체 소자에 있어서 실리콘 기판과 후에 형성되는 금속층과의 콘택을 위하여 오믹층으로 금속 실리사이드가 쓰이고 있다. 상기 금속 실리사이드의 예로는 타이타늄 실리사이드, 텅스텐 실리사이드등이 있다. 여기서, 종래의 반도체 소자의 금속 실리사이드 형성방법을 설명한다.
도 1 내지 도 4는 종래기술에 의한 반도체 소자의 금속 실리사이드 형성방법을 설명하기 위하여 도시한 단면도들이다.
구체적으로, 실리콘 기판(1) 상에 실리콘 산화막(3)을 형성한 후 사진식각공정을 이용하여 콘택홀(4)을 형성한다(도 1 참조). 다음에, 상기 콘택홀(4)을 갖는 실리콘 산화막(3)이 형성된 실리콘 기판(1)의 전면에 금속층으로 타이타늄막(5)을 형성한다(도 2 참조).
이어서, 질소분위기에서 열처리하여 콘택홀(4)의 바닥에 타이타늄 실리사이드(11: TiSi2)를 형성한다. 이때, 상기 실리콘 산화막(3)과 타이타늄막(5)이 반응하여 실리콘 산화막과 타이타늄의 반응물인 TixSiY막(7)이 형성되며, TixSiY막(7) 상에는 상기 질소분위기로 인하여 TiNx막(9)이 형성된다(도 3 참조).
다음에, 상기 타이타늄 실리사이드(11)를 제외한 상기 TixSiY막(7) 및 TiNX막(9)을 식각용액, 예컨대 황산과 과산화수소수가 혼합된 식각용액을 이용하여 제거한다. 그런데, 상기 실리콘 산화막(3) 상에 형성된 TixSiY막(7)은 상기 식각용액을 이용하여 제거할 때 제거에 어려움이 있고, 설사 제거되더라도 도 4에 도시한 바와 같이 실리콘 산화막(3) 상에 레지듀 등의 이물질막(13)이 남아 이후의 새로운 막 형성시 접착특성을 떨어뜨리는 문제점이 발생한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기 실리콘 산화막 상에 이물질막이 생성되지 않아 후공정시 접착특성을 향상시킬 수 있는 반도체 소자의 금속 실리사이드막 형성방법을 제공하는 데 있다.
도 1 내지 도 4는 종래기술에 의한 반도체 소자의 금속 실리사이드 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 5 내지 도 9는 본 발명에 의한 반도체 소자의 금속 실리사이드 형성방법을 설명하기 위하여 도시한 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 실리콘 기판 상에 실리콘 산화막을 형성하는 단계와, 상기 실리콘 산화막 상에 타이타늄 질화막을 형성하는 단계와, 상기 타이타늄 질화막 및 실리콘산화막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 갖는 실리콘 산화막 및 타이타늄 질화막이 형성된 실리콘 기판의 전면에 실리사이드용 금속층을 형성하는 단계와, 상기 금속층이 형성된 실리콘 기판을 질소분위기에서 열처리하여 콘택홀의 바닥에 금속 실리사이드를 형성함과 동시에 상기 실리콘 산화막과 실리사이드용 금속층과의 반응을 억제하는 단계와, 상기 열처리시 발생된 이물질막과 타이타늄 질화막을 제거하는 단계를 포함하여 이루어진다.
상기 금속층은 타이타늄막으로 형성하며, 상기 TixSiY막, TiNX막과 타이타늄 질화막의 제거는 황산과 과산화수소수가 혼합된 식각용액으로 제거한다. 상기 식각용액은 황산과 과산화수소수의 비를 2:1∼6:1로 하고 온도는 상온∼170℃로 한다.
본 발명은 실리콘 기판 상에 실리콘 산화막 및 타이타늄 질화막을 형성한 후 금속 실리사이드를 형성하기 때문에 실리콘 산화막과 실리사이드용 금속막 간의 반응물의 형성을 최소로 할 수 있다. 이에 따라, 금속 실리사이드 형성후 스트립공정시 실리사이드를 제외한 다른 막질을 효과적으로 제거할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 5 내지 도 9는 본 발명에 의한 반도체 소자의 금속 실리사이드 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 5를 참조하면, 실리콘 기판(21) 상에 실리콘 산화막(23)을 형성한다. 다음에, 상기 실리콘 산화막(23) 상에 타이타늄 질화막(TiN막:25)을 형성한다. 상기 타이타늄 질화막(25)을 형성하는 이유는 후에 실리콘 산화막(23)과 타이타늄막의 반응물인 TixSiY막을 용이하게 제거하기 위함이다.
도 6을 참조하면, 사진식각공정을 이용하여 상기 타이타늄 질화막(25) 및 실리콘산화막(23)을 패터닝하여 콘택홀(24)을 형성한다.
도 7을 참조하면, 상기 콘택홀(24)을 갖는 실리콘 산화막(23) 및 타이타늄 질화막(25)이 형성된 실리콘 기판(21)의 전면에 실리사이드용 금속층(27), 예컨대 타이타늄막을 100∼500Å의 두께로 형성한다.
도 8을 참조하면, 상기 금속층(27)이 형성된 실리콘 기판(21)을 질소분위기에서 열처리하여 콘택홀(24)의 바닥에 금속 실리사이드(25), 예컨대 타이타늄 실리사이드(TiSi2)를 형성한다. 이때, 상기 타이타늄 질화막(25)이 실리콘 산화막(23)과 타이타늄막(27)과의 반응을 방지하여 상기 타이타늄 질화막(25) 상에는 TixSiY막이 형성되지 않으나, 콘택홀(24)의 측벽에 형성된 타이타늄막(27)은 실리콘 산화막(23)과 반응하여 TixSiY막(33)이 형성되며, 상기 TixSiY막(33) 및 타이타늄막(27) 상에는 상기 질소분위기로 인하여 TiNx막(31)이 형성된다. 결과적으로, 본 발명은 도 3의 종래기술과 다르게 타이타늄 질화막(25)으로 인하여 TixSiY막의 형성을 최소로 할 수 있다.
도 9를 참조하면, 상기 금속 실리사이드(35)를 제외하고 상기 열처리시 발생한 상기 이물질막, 즉 TixSiY막(33), TiNX막(31)과 타이타늄막(27) 및 타이타늄 질화막(25)을 식각용액, 예컨대 황산과 과산화수소수가 혼합된 식각용액 또는 과산화수소수를 포함한 식각용액으로 제거(스트립:strip)한다. 상기 이물질막(31,33)과 타이타늄막(27) 및 타이타늄 질화막(25)의 제거시 식각용액의 황산과 과산화수소수의 혼합비는 2:1∼6:1로 하며, 식각용액의 온도는 상온∼170℃로 하여 수분에서 수십분동안 처리하여 제거한다.
이때, 본 발명은 종래와 다르게 실리콘 산화막(23) 상에 타이타늄 질화막(25)이 형성되어 있어서 TixSiY막의 형성이 최소로 억제되어 실리콘 산화막(23) 상에 레지듀 등의 이물질막(31,33)이 형성되지 않는다. 결과적으로, 본 발명은 실리콘 기판(21) 상에 금속 실리사이드(35) 만이 형성된다. 이렇게 실리콘 산화막(23) 상에 레지듀 등의 이물질막(31,33)이 남아 있지 않으면 후속공정의 새로운 막 형성시 접착특성을 향상시킬 수 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 본 발명은 실리콘 기판 상에 실리콘 산화막 및 타이타늄 질화막을 형성한 후 금속 실리사이드를 형성하기 때문에 실리콘 산화막과 실리사이드용 금속막 간의 반응물의 형성을 최소로 할 수 있다. 이에 따라, 금속 실리사이드 형성후 스트립공정시 실리사이드를 제외한 다른 막질을 효과적으로 제거할 수 있다.
Claims (5)
- 실리콘 기판 상에 실리콘 산화막을 형성하는 단계;상기 실리콘 산화막 상에 타이타늄 질화막을 형성하는 단계;상기 타이타늄 질화막 및 실리콘산화막을 패터닝하여 콘택홀을 형성하는 단계;상기 콘택홀을 갖는 실리콘 산화막 및 타이타늄 질화막이 형성된 실리콘 기판의 전면에 실리사이드용 금속층을 형성하는 단계;상기 금속층이 형성된 실리콘 기판을 질소분위기에서 열처리하여 콘택홀의 바닥에 금속 실리사이드를 형성함과 동시에 상기 실리콘 산화막과 실리사이드용 금속층과의 반응을 억제하는 단계; 및상기 열처리시 발생된 이물질막과 타이타늄 질화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 실리사이드 형성방법.
- 제1항에 있어서, 상기 금속층은 타이타늄막인 것을 특징으로 하는 반도체 소자의 금속 실리사이드 형성방법.
- 제1항에 있어서, 상기 금속층은 100∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 실리사이드 형성방법.
- 제1항에 있어서, 상기 이물질막과 타이타늄 질화막의 제거는 황산과 과산화수소수가 혼합된 식각용액 또는 과산화수소수를 포함한 식각용액으로 제거하는 것을 특징으로 하는 반도체 소자의 금속 실리사이드 형성방법.
- 제4항에 있어서, 상기 식각용액은 황산과 과산화수소수의 비를 2:1∼6:1로 하고, 온도는 상온∼170℃로 하는 것을 특징으로 하는 반도체 소자의 금속 실리사이드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027868A KR20000008156A (ko) | 1998-07-10 | 1998-07-10 | 반도체소자의 금속 실리사이드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027868A KR20000008156A (ko) | 1998-07-10 | 1998-07-10 | 반도체소자의 금속 실리사이드 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000008156A true KR20000008156A (ko) | 2000-02-07 |
Family
ID=19543741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980027868A KR20000008156A (ko) | 1998-07-10 | 1998-07-10 | 반도체소자의 금속 실리사이드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000008156A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536593B1 (ko) * | 2002-12-05 | 2005-12-14 | 삼성전자주식회사 | 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법 |
| CN114038932A (zh) * | 2021-10-09 | 2022-02-11 | 上海大学 | 一种背部含有氧化硅-氮化钛双层接触结构的单晶硅太阳能电池及其制备方法 |
-
1998
- 1998-07-10 KR KR1019980027868A patent/KR20000008156A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536593B1 (ko) * | 2002-12-05 | 2005-12-14 | 삼성전자주식회사 | 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법 |
| CN114038932A (zh) * | 2021-10-09 | 2022-02-11 | 上海大学 | 一种背部含有氧化硅-氮化钛双层接触结构的单晶硅太阳能电池及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4940509A (en) | Isotropic etchant for capped silicide processes | |
| US20060284263A1 (en) | Semiconductor device and fabrication method thereof | |
| US6225202B1 (en) | Selective etching of unreacted nickel after salicidation | |
| US6838391B2 (en) | Method of semiconductor processing including fluoride | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| KR20000008156A (ko) | 반도체소자의 금속 실리사이드 형성방법 | |
| US6774029B2 (en) | Method for forming a conductive film and a conductive pattern of a semiconductor device | |
| US7056836B2 (en) | Manufacturing method for a semiconductor device | |
| WO1990013912A1 (en) | Silicon oxide film and semiconductor device having the same | |
| US6479383B1 (en) | Method for selective removal of unreacted metal after silicidation | |
| KR0163536B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100233879B1 (ko) | 개선된 셀프얼라인형 규소화합물의 제조방법 | |
| US7595264B2 (en) | Fabrication method of semiconductor device | |
| KR100353806B1 (ko) | 반도체소자의 금속배선 형성 방법 | |
| KR100447784B1 (ko) | 반도체소자의제조방법 | |
| KR0172843B1 (ko) | 반도체소자의 제조방법 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| KR100312985B1 (ko) | 반도체소자제조방법 | |
| JPH08195360A (ja) | 半導体装置の製造方法 | |
| KR19980040641A (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR100241507B1 (ko) | 반도체 소자의 비트-라인 형성방법 | |
| KR19980033877A (ko) | 실리사이드 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| JPH0750274A (ja) | 選択タングステン成長によるパターンの形成方法 | |
| JPH06204172A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |