KR100353806B1 - 반도체소자의 금속배선 형성 방법 - Google Patents
반도체소자의 금속배선 형성 방법 Download PDFInfo
- Publication number
- KR100353806B1 KR100353806B1 KR1019990060627A KR19990060627A KR100353806B1 KR 100353806 B1 KR100353806 B1 KR 100353806B1 KR 1019990060627 A KR1019990060627 A KR 1019990060627A KR 19990060627 A KR19990060627 A KR 19990060627A KR 100353806 B1 KR100353806 B1 KR 100353806B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- barrier metal
- depositing
- deposition
- present
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 57
- 239000002184 metal Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000001465 metallisation Methods 0.000 claims abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000006378 damage Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000011261 inert gas Substances 0.000 claims abstract description 8
- 229910052786 argon Inorganic materials 0.000 claims abstract description 5
- 238000009832 plasma treatment Methods 0.000 claims abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 125000002524 organometallic group Chemical group 0.000 claims 1
- 238000001771 vacuum deposition Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 베리어메탈 증착 후 진공 파괴 상태에서 열처리가 이루어지더라도 이에 의해 발생되는 베리어메탈 표면의 산화물을 손쉽게 제거하여 주므로써, 금속의 콘택 저항값을 낮추어 소자의 특성 저하를 방지할 수 있는 반도체소자의 금속배선 형성 방법을 제공하는데 그 목적이 있는 것으로, 이를 위한 본 발명의 금속배선 형성 방법은, 반도체층 상에 베리어메탈을 증착하고 열처리하는 제1단계; 불활성가스의 플라즈마 처리에 의해 상기 베리어메탈 표면을 식각하는 제2단계; 및 상기 제2단계 수행 후 진공파괴없이 상기 베리어메탈 상에 금속막을 증착하는 제3단계를 포함하여 이루어지는 것을 특징으로 한다. 이와 같이 본 발명은 베리어메탈 증착 및 열처리 공정에서 발생하는 것으로 추정되는 산화물을 배선용 또는 플러그용 금속막을 증착하기 전에 예컨대 아르곤이나 질소와 같은 불활성 가스의 처리에 의해 제거하고, 진공파괴없이 금속막을 증착하여 금속배선의 콘택 저항을 개선하는 것이다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 금속배선 형성 방법에 관한 것이다.
잘 알려진 바와 같이 반도체소자 제조 공정중 실리콘기판의 접합(junction) 상에 텅스텐 또는 알루미늄 등의 금속층을 콘택할 경우 접합의 저항값을 낮추고 보호하기 위하여 베리어메탈(barrier metal)로서 Ti/TiN을 증착하고 후속 열처리 공정을 실시하고 있다.
베리어메탈은 접합 내의 실리콘 원자와 금속내의 원자가 상호 확산되는 것을 방지하는 역할을 한다는 의미에서 확산방지막이라고도 부른다.
이와 같이 실리콘층(접합) 상에 Ti/TiN을 증착하고 열처리하면 콘택 계면에서 Ti와 Si의 반응이 일어나 비저항값이 13∼20uΩcm 정도로서 비교적 낮은 TiSi2C49상이나 C54상이 형성되고, 또한 콘택계면에 존재하는 왜곡된 격자구조의 결함(defect)이 힐링(heeling)되는 긍정적인 효과를 얻을 수 있다.
한편, 콘택부에 산소(O2) 또는 불소(F) 등의 불순물이 존재할 경우 높은 콘택저항값의 원인이 될 수 있다. 현재 DRAM 양산에 적용되고 있는 금속배선 공정은 베리어메탈 증착후 열처리를 하기 위하여 대기노출이 불가피하며, 베리어메탈 표면에서의 자연산화 현상이 발생하게 된다. 따라서 베리어메탈 상에 금속층을 증착할 경우 베리어메탈 표면에서 발생된 산화막이 접합의 콘택 저항에 악영향을 주게 되고 또한 소자의 특성에까지 부정적 요인으로 작용할 가능성이 많다.
이러한 가능성은 실제로 소자 제조 공정이 끝난 후 전기적 특성을 테스트하는 작업(EPM : Electrical Parameter Monitoring)에서 나타나기도 한다.
도1은 보통 테스트 조건 즉 전압을 3.3V 인가해 주었을 경우 콘택에서의 체인(chain) 저항이 마치 절연막으로 차단되어 있는 것처럼 높게 나오다가 전압을 5.0V로 높여주면 갑자기 저항값이 떨어지는 현상이 발생하는 것을 보여주는 것으로서, 이와 같은 현상을 보면 콘택홀(Si/Ti/TiN)에서 산화막이 존재하는 것으로 보이며, 일련의 금속배선 공정에서 산화막이 존재할 수 있는 공정은 베리어메탈 증착이 끝난후 대기에 노출되고 상압에서 질소분위기의 열처리공정뿐이다.
한편, 이상과 같은 문제점을 해결하기 위하여 베리어메탈이 대기중에 노출되지 않도록 하면서 열처리를 실시해야 하는데, 즉 베리어메탈 증착 후 진공파괴없이 열처리를 해야하는데 이러한 장비는 아직까지 없으며 실질적으로 소자의 양산을 고려하면 실효성이 거의 없다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 베리어메탈 증착 후 진공 파괴 상태에서 열처리가 이루어지더라도 이에 의해 발생되는 베리어메탈 표면의 산화물을 손쉽게 제거하여 주므로써, 금속의 콘택 저항값을 낮추어 소자의 특성 저하를 방지할 수 있는 반도체소자의 금속배선 형성 방법을 제공하는데 그 목적이 있다.
도1은 테스트 전압을 3.3V 인가해 주었을 경우 콘택에서의 체인(chain) 저항이 마치 절연막으로 차단되어 있는 것처럼 높게 나오다가 전압을 5.0V로 높여주면 갑자기 저항값이 떨어지는 현상이 발생하는 것을 보여주는 도면.
도2는 배선용 금속의 증착 장비 구성을 개략적으로 도시한 도면.
상기 목적을 달성하기 위한 본 발명의 금속배선 형성 방법은, 반도체층 상에 베리어메탈을 증착하고 열처리하는 제1단계; 불활성가스의 플라즈마 처리에 의해 상기 베리어메탈 표면을 식각하는 제2단계; 및 상기 제2단계 수행 후 진공파괴없이 상기 베리어메탈 상에 금속막을 증착하는 제3단계를 포함하여 이루어지는 것을 특징으로 한다.
이와 같이 본 발명은 베리어메탈 증착 및 열처리 공정에서 발생하는 것으로추정되는 산화물을 배선용 또는 플러그용 금속막을 증착하기전에 예컨대 아르곤이나 질소와 같은 불활성 가스의 처리에 의해 제거하고, 진공파괴없이 금속막을 증착하여 금속배선의 콘택 저항을 개선하는 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 배선용 금속의 증착 장비 구성을 개략적으로 도시한 것으로서, 통상의 텅스텐 증착 장비를 나타낸 것이다.
도2를 참조하면, 텅스텐 증착 장비는 웨이퍼 로딩 및 언로딩시 웨이퍼 냉각을 위하여 제1 및 제2 냉각챔버(201, 202)를 구비하고, 증착이 이루어지는 제1 및 제2 증착챔버(203, 204)를 구비하며, RF(Radio Frequency) 또는 DC(Direct Current) 식각용 챔버(205)를 구비하고 있다. 그리고 각 챔버간의 웨이퍼 이송시 진공 파괴가 일어나지 않도록 트랜스퍼 챔버(206)를 구비한다.
상술한 바와 같이 금속 증착 장비에 RF(Radio Frequency) 또는 DC(Direct Current) 식각용 챔버가 구비되어 있으므로, 본 발명은 배선용 또는 콘택 플러그(Plug)용 금속, 즉 텅스텐을 증착하기전에 TiN 표면에 발생된 산화물을 상기 RF 또는 DC 식각용 챔버에서 불활성가스 플라즈마로 제거하고, 이어서 진공 파괴 없이 금속(텅스텐)을 증착하는 것이다.
그러면 금속배선을 형성하기 위한 전반적인 공정 흐름을 살펴본다.
먼저, 실리콘층이 일부 노출되도록 콘택홀을 형성한 다음, 베리어메탈로서 Ti/TiN을 증착한다. 상기 Ti의 두께는 100∼700Å, TiN의 두께는 50∼1000Å로 증착한다.
여기서 TiN의 증착은 물리적증착(PVD) 또는 화학적증착(CVD) 등 여러가지 방법이 있을 수 있으나, 현재 박막의 특성을 고려하여 ∼700℃ 온도 및 ∼10-2Torr 압력하에서 유기금속화학증착법(MOCVD)을 사용하고 있으며, MOCVD TiN의 비저항을 개선하기 위하여 증착 후 진공파괴없이 수소(H2) 또는/및 질소(N2) 분위기에서 플라즈마 처리해주는 방법이 사용되고 있다.
이어서, 앞선 종래기술에서도 언급한 바와 같이 열처리를 수행하는 바, 열처리를 위해서는 TiN 증착후 진공이 파괴되므로 TiN 표면에는 산화물이 발생하게 된다. 열처리는 급속열처리(RTP) 또는 퍼니스 어닐( Furnace Anneal)을 적용할 수 있으며, 질소분위기에서 ∼800℃ 및 ∼20분의 조건으로 실시한다.
이어서, 열처리가 완료된 웨이퍼를 도에 도시한 구성을 갖는 금속 증착 장비로 옮겨 RF 또는 DC 식각용 챔버에서 예컨대 아르곤(Ar) 또는 질소(N2) 가스와 같은 불활성가스의 플라즈마를 사용하여 산화물을 제거한다.
아르곤 또는 질소 이온들은 50∼500W 정도의 RF 또는 DC 파워가 인가된 웨이퍼 척(Check) 방향으로 직진성을 가지면서 활성화되므로 이온 충격(bombardment)에 의해 TiN 표면을 ∼100Å 식각처리하고 이에 의해 산화물이 제거된다.
이때 RF 또는 DC 식각용 챔버 내의 압력은 ∼10-3Torr가 되도록 하여 실리콘층(접합)에 데미지(damage)를 주지 않도록 하는 것이 바람직하다.
또한 더욱 효과적인 식각을 위하여 챔버 벽(wall)에 RF 코일(coil)을 추가하여 주므로써, 즉 챔버벽에서 RF를 인가하여 주므로써 플라즈마 밀도를 높이고 균일하게 할 수 있다.
이후 진공파괴가 일어나지 않도록 트랜스퍼 챔버(206)를 경유하여 제1 또는 제2 증착챔버(203, 204)에서 텅스텐 증착을 행한다.
본 실시예는 텅스텐이 배선용 금속으로 적용된 공정을 예로써 설명된 것으로, 금속은 Al, Au, Cu, At 등이 모두 적용될 수 있다. 또한 Ti/TiN 이외의 물질을 베리어메탈로 사용하는 경우에도 본 발명은 적용될 수 있다.
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
반도체소자 제조공정에서 별도의 추가비용이 소요되지 않는 조건으로 베리어메탈 표면의 산화물을 제거하여 주므로써, 추가 비용의 부담 없이 콘택 저항값을 낮추어 소자특성에서 RC 지연 시간을 줄일 수 있고, 소자동작에 있어 신뢰성을 높일 수 있다.
Claims (8)
- 반도체소자의 금속배선 형성 방법에 있어서,반도체층 상에 베리어메탈을 증착하고 열처리하는 제1단계;불활성가스의 플라즈마 처리에 의해 상기 베리어메탈 표면을 식각하는 제2단계; 및상기 제2단계 수행 후 진공파괴없이 상기 베리어메탈 상에 금속막을 증착하는 제3단계를 포함하여 이루어진 금속배선 형성 방법.
- 제1항에 있어서,상기 베리어메탈은 Ti/TiN 임을 특징으로 하는 금속배선 형성 방법.
- 제2항에 있어서,상기 TiN을 유기금속화학증착법으로 증착한 후 진공파괴없이 수소 및 질소 분위기에서 플라즈마 처리해주는 것을 특징으로 하는 금속배선 형성 방법.
- 제1항에 있어서,상기 열처리는 상기 베리어메탈 증착 이후 진공파괴된 다음 실시되어 그 표면에 산화물리 형성되고 상기 제2단계에서 상기 산화물이 제거되는 것을 특징으로 하는 금속배선 형성 방법.
- 제1항에 있어서,상기 제2단계에서 챔버내의 웨이퍼 척에 RF 또는 DC 파워를 인가하는 단계를 더 포함하는 것을 특징으로 하는 금속배선 형성 방법.
- 제5항에 있어서,상기 챔버의 벽에 RF를 인가하는 단계를 더 포함하는 것을 특징으로 하는 금속배선 형성 방법.
- 제1항에 있어서,상기 불활성가스는 아르곤 또는 질소 임을 특징으로 하는 금속배선 형성 방법.
- 제1항에 있어서,상기 제2단계는 챔버내의 압력을 최대 10-3Torr로 하여 실시하는 것을 특징으로 하는 금속배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060627A KR100353806B1 (ko) | 1999-12-22 | 1999-12-22 | 반도체소자의 금속배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060627A KR100353806B1 (ko) | 1999-12-22 | 1999-12-22 | 반도체소자의 금속배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063514A KR20010063514A (ko) | 2001-07-09 |
| KR100353806B1 true KR100353806B1 (ko) | 2002-09-26 |
Family
ID=19628348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990060627A KR100353806B1 (ko) | 1999-12-22 | 1999-12-22 | 반도체소자의 금속배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100353806B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591717B1 (ko) * | 2000-04-11 | 2006-06-22 | 삼성전자주식회사 | 반도체 장치의 금속층 형성 방법 |
| KR101113327B1 (ko) * | 2009-12-29 | 2012-03-13 | 주식회사 하이닉스반도체 | 관통전극을 갖는 반도체소자 및 그 제조방법 |
-
1999
- 1999-12-22 KR KR1019990060627A patent/KR100353806B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063514A (ko) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US5712193A (en) | Method of treating metal nitride films to reduce silicon migration therein | |
| KR100327432B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
| JP2004128501A (ja) | 表面保護によるニッケルシリサイド−窒化ケイ素の接着性の改良 | |
| KR20020032342A (ko) | 반도체 장치의 제조 방법 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| KR100353806B1 (ko) | 반도체소자의 금속배선 형성 방법 | |
| US6174795B1 (en) | Method for preventing tungsten contact plug loss after a backside pressure fault | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| KR100545538B1 (ko) | 반도체 소자의 도핑 영역과의 컨택트 제조 방법 | |
| JP3399798B2 (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH1168048A (ja) | 半導体装置およびその形成方法 | |
| US6063700A (en) | Method of forming ohmic conductive components in a single chamber process | |
| KR100729905B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| US7384877B2 (en) | Technique for reducing silicide defects by reducing deleterious effects of particle bombardment prior to silicidation | |
| KR100359777B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020043021A (ko) | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 | |
| KR100359783B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100318268B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH0232537A (ja) | 半導体装置の製造方法 | |
| KR19980033883A (ko) | 반도체 디바이스의 금속배선 형성방법 | |
| KR20020089777A (ko) | 반도체 소자의 구리배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |