KR100318268B1 - 반도체 소자의 게이트 전극 형성방법 - Google Patents

반도체 소자의 게이트 전극 형성방법 Download PDF

Info

Publication number
KR100318268B1
KR100318268B1 KR1019990058390A KR19990058390A KR100318268B1 KR 100318268 B1 KR100318268 B1 KR 100318268B1 KR 1019990058390 A KR1019990058390 A KR 1019990058390A KR 19990058390 A KR19990058390 A KR 19990058390A KR 100318268 B1 KR100318268 B1 KR 100318268B1
Authority
KR
South Korea
Prior art keywords
layer
tungsten
nitrogen
gate electrode
nitride film
Prior art date
Application number
KR1019990058390A
Other languages
English (en)
Other versions
KR20010056781A (ko
Inventor
피승호
김현수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990058390A priority Critical patent/KR100318268B1/ko
Publication of KR20010056781A publication Critical patent/KR20010056781A/ko
Application granted granted Critical
Publication of KR100318268B1 publication Critical patent/KR100318268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Abstract

본 발명은 텅스텐막을 이용한 게이트 전극 형성시, 게이트 전극의 저저항을 확보하면서 게이트 산화막의 특성저하를 방지할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공한다.
본 발명에 따라, 반도체 기판 상에 게이트 산화막 및 텅스텐 질화막을 순차적으로 형성하고, 기판을 열처리하여 텅스텐 질화막의 텅스텐과 질소를 분리시켜 게이트 산화막 상부에 질소층을 형성함과 동시에 그 상부에 텅스텐층을 형성한다. 그런 다음, 텅스텐층 상에 마스크층을 형성하고, 마스크층, 텅스텐층, 질소층 및 게이트 산화막을 식각하여 텅스텐층 및 질소층으로 이루어진 게이트 전극을 형성한다. 여기서, 열처리는 급속열처리로 800 내지 1,200℃의 온도에서 질소분위기로 진행한다.

Description

반도체 소자의 게이트 전극 형성방법{METHOD OF FORMING GATE ELECTRODE FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 텅스텐막과 같은 저저항 금속막을 이용한 반도체 소자의 게이트 전극 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따른 RC 딜레이등을 고려하여, 저저항의 게이트 전극이 사용되고 있다. 또한, 고집적화에 따라 PMOS 트랜지스터의표면채널(surface channel)화가 요구되고 있다. 이러한 점을 감안하여 공정진행이 비교적 용이한 물질로서 텅스텐(W)막이 제시되었는데, 텅스텐막은 게이트 산화막 상에 직접 증착할 경우 게이트 산화막에 손상을 야기시켜 게이트 산화막 특성을 저하시키는 단점이 있다. 이에 따라, 텅스텐막에 의한 게이트 산화막의 손상을 방지하기 위하여, 게이트 산화막과 텅스텐막 사이에 표면채널 형성이 가능한 배리어 금속막으로서 티타늄질화막(TiN) 또는 텅스텐 질화막(WN)을 개재하였다.
그러나, 상기한 바와 같이 텅스텐막과 게이트 산화막 사이에 배리어 금속막을 개재하게 되면, 게이트 전극의 저항이 증가할 뿐만 아니라 공정이 복잡해지는 단점이 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 텅스텐막을 이용한 게이트 전극의 형성시, 게이트 전극의 저저항을 확보하면서 게이트 산화막의 특성저하를 방지할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명)
10 : 반도체 기판 11 : 필드 산화막
12 : 게이트 산화막 13 : 텅스텐 질화막
13A : 질소층 13B : 텅스텐층
14 : 마스크층 15 : 산화막
100 : 게이트 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 제 1 관점에 따라, 반도체 기판 상에 게이트 산화막 및 텅스텐 질화막을 순차적으로 형성하고, 기판을 열처리하여 텅스텐 질화막의 텅스텐과 질소를 분리시켜 게이트 산화막 상부에 질소층을 형성함과 동시에 그 상부에 텅스텐층을 형성한다. 그런 다음, 텅스텐층 상에 마스크층을 형성하고, 마스크층, 텅스텐층, 질소층 및 게이트 산화막을 식각하여텅스텐층 및 질소층으로 이루어진 게이트 전극을 형성한다.
여기서, 열처리는 급속열처리로 800 내지 1,200℃의 온도에서 질소분위기로 진행한다.
또한, 본 발명의 제 2 관점에 따라, 반도체 기판 상에 게이트 산화막, 텅스텐 질화막 및 마스크층을 순차적으로 형성하고, 마스크층, 텅스텐 질화막층 및 게이트 산화막을 식각하여 게이트 전극을 형성한다. 그런 다음, 기판을 습식산화하여 텅스텐 질화막의 텅스텐과 질소를 분리시켜 게이트 산화막 상부에 질소층을 형성함과 동시에 그 상부에 텅스텐층을 형성하고, 게이트 전극 양 측의 기판에 산화막을 형성하는 단계를 포함한다.
또한, 습식산화는 800 내지 1,200℃의 온도에서 질소 분위기로 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상에 소자와 소자를 분리하기 위한 필드 산화막(11)을 형성하고, 기판(10) 상에 게이트 산화막(12)을 형성한다.
도 1b를 참조하면, 기판 전면에 금속 질화막, 예를들어, 텅스텐 질화막(WN; 13)을 500 내지 1,500Å의 두께로 형성한다. 바람직하게, 상기 텅스텐 질화막(13)의 질소함량은 5 내지 50%이다. 그런 다음, 급속열처리(Rapid Thermal Processing; RTP)로 열처리를 진행하여, 텅스텐 질화막(13)의 텅스텐(W)과 질소(N2)를 분리시켜,도 1c에 도시된 바와 같이, 게이트 산화막(12) 상에 질소층(13A)을 형성함과 동시에 그 상부에 텅스텐층(13B)을 형성한다. 바람직하게, 열처리는 800 내지 1,200℃의 온도에서 질소분위기로 진행한다.
도 1d를 참조하면, 텅스텐층(13B) 상부에 산화막 또는 질화막으로 마스크층(14)을 형성한다. 도 1e를 참조하면, 마스층층(14), 텅스텐층(13B), 질소층(13A) 및 게이트 산화막(12)을 건식식각으로 식각하여, 질소층 및 텅스텐층(13A, 13B)로 이루어진 게이트 전극(100)을 형성한다. 그런 다음, 습식산화공정으로 상기 기판을 산화하여 게이트 전극(100) 양 측의 기판(10) 상에 선택적으로 산화막(15)을 형성한다.
한편, 상기 실시예와는 달리, 질소와 텅스텐을 분리하기 위하여 게이트 전극(100)의 형성전에 열처리를 진행하는 것 대신, 게이트 전극(100)의 형성 후 상기 기판의 습식산화공정시 공정조건을 상기 열처리 공정과 동일한 조건으로 진행하여 텅스텐막(13)의 텅스텐과 질소를 분해할 수도 있다.
상기한 본 발명에 의하면, 별도의 배리어층과 저저항 금속막으로서의 텅스텐막을 각각 형성하는 종래의 방법과는 달리, 텅스텐 질화막만을 이용하여 게이트 전극의 형성 전 또는 형성 후 열처리를 통하여 텅스텐 질화막의 텅스텐과 질소를 분리시킴으로써, 게이트 산화막과 텅스텐 사이에 배리어층으로서 질소층을 형성한다. 이에 따라, 별도의 배리어 금속막 형성에 의한 게이트 전극의 저항증가가 방지될 뿐만 아니라, 텅스텐막 형성에 따른 게이트 산화막의 특성저하가 방지됨으로써, 고집적화에 따른 소자특성을 용이하게 확보할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (11)

  1. 반도체 기판 상에 게이트 산화막 및 금속 질화막을 순차적으로 형성하는 단계;
    상기 기판을 열처리하여 상기 금속 질화막의 금속과 질소를 분리시켜 상기 게이트 산화막 상부에 질소층을 형성함과 동시에 그 상부에 금속층을 형성하는 단계;
    상기 금속층 상에 마스크층을 형성하는 단계; 및
    상기 마스크층, 금속층, 질소층 및 게이트 산화막을 식각하여 금속층 및 질소층으로 이루어진 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  2. 제 1 항에 있어서, 상기 금속 질화막은 텅스텐 질화막인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  3. 제 2 항에 있어서, 상기 텅스텐 질화막은 500 내지 1,500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 텅스텐 질화막의 질소함량은 5 내지 50%인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  5. 제 1 항에 있어서, 상기 열처리는 급속열처리로 진행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  6. 제 5 항에 있어서, 상기 급속열처리는 800 내지 1,200℃의 온도에서 질소분위기로 진행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  7. 반도체 기판 상에 게이트 산화막, 금속 질화막 및 마스크층을 순차적으로 형성하는 단계;
    상기 마스크층, 금속 질화막 및 게이트 산화막을 식각하여 게이트 전극을 형성하는 단계; 및
    상기 기판을 습식산화하여 상기 금속 질화막의 금속과 질소를 분리시켜 상기 게이트 산화막 상부에 질소층을 형성함과 동시에 그 상부에 금속층을 형성하고, 상기 게이트 전극 양 측의 기판에 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  8. 제 7 항에 있어서, 상기 금속 질화막은 텅스텐 질화막인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  9. 제 8 항에 있어서, 상기 텅스텐 질화막은 500 내지 1,500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  10. 제 8 항 또는 제 9 항에 있어서, 상기 텅스텐 질화막의 질소함량은 5 내지 50%인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  11. 제 7 항에 있어서, 상기 습식산화는 800 내지 1,200℃의 온도에서 질소분위기로 진행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
KR1019990058390A 1999-12-16 1999-12-16 반도체 소자의 게이트 전극 형성방법 KR100318268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058390A KR100318268B1 (ko) 1999-12-16 1999-12-16 반도체 소자의 게이트 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058390A KR100318268B1 (ko) 1999-12-16 1999-12-16 반도체 소자의 게이트 전극 형성방법

Publications (2)

Publication Number Publication Date
KR20010056781A KR20010056781A (ko) 2001-07-04
KR100318268B1 true KR100318268B1 (ko) 2001-12-24

Family

ID=19626436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058390A KR100318268B1 (ko) 1999-12-16 1999-12-16 반도체 소자의 게이트 전극 형성방법

Country Status (1)

Country Link
KR (1) KR100318268B1 (ko)

Also Published As

Publication number Publication date
KR20010056781A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
KR100327432B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100286073B1 (ko) 측벽막을 갖는 mosfet의 제조 방법
US5911114A (en) Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure
JP3426170B2 (ja) 半導体装置の製造方法
US7176096B1 (en) Transistor gate and local interconnect
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
KR100291513B1 (ko) 반도체 소자의 제조방법
KR100318268B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPH023244A (ja) 半導体装置の製造方法
KR100372818B1 (ko) 반도체 소자의 게이트 형성방법
KR20010004047A (ko) 반도체 소자의 게이트 형성방법
KR20030059439A (ko) 텅스텐 게이트 및 텅스텐 게이트 형성 방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100637102B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100905177B1 (ko) 반도체소자의 제조방법
KR100372819B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
KR100443793B1 (ko) 반도체 소자의 제조 방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR100312658B1 (ko) 반도체 소자의 제조방법
KR100525446B1 (ko) 반도체 소자의 살리사이드층 형성 방법
KR100313098B1 (ko) 반도체소자의제조방법
KR20000027929A (ko) 반도체 소자의 제조 방법
KR100418722B1 (ko) 아날로그 소자의 제조 방법
KR20000040109A (ko) 반도체 소자의 제조방법
KR20080003685A (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee