KR20030059439A - 텅스텐 게이트 및 텅스텐 게이트 형성 방법 - Google Patents
텅스텐 게이트 및 텅스텐 게이트 형성 방법 Download PDFInfo
- Publication number
- KR20030059439A KR20030059439A KR1020010088300A KR20010088300A KR20030059439A KR 20030059439 A KR20030059439 A KR 20030059439A KR 1020010088300 A KR1020010088300 A KR 1020010088300A KR 20010088300 A KR20010088300 A KR 20010088300A KR 20030059439 A KR20030059439 A KR 20030059439A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- gate
- film
- forming
- gate electrode
- Prior art date
Links
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 60
- 239000010937 tungsten Substances 0.000 title claims abstract description 60
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 3
- -1 tungsten nitride Chemical class 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 텅스텐 게이트 및 그 형성 방법에 관한 것으로서, 반도체 기판 상부에 형성된 게이트 산화막, 상기 게이트 산화막 상부에 형성되며 양단에 텅스텐 질화물을 구비한 텅스텐막 및 상기 텅스텐막의 상부에 형성된 실리콘 질화막의 적층구조로 이루어진 게이트 전극과 상기 게이트 전극의 측면에 형성된 게이트 스페이서를 포함한다. 본 발명에 따른 게이트 전극 및 그 제조 방법은 게이트 전극의 텅스텐막의 측면을 질화시켜 텅스텐막의 산화를 방지함으로써 게이트 패턴의 불량을 방지하고 후속 공정의 수행을 용이하게 한다.
Description
본 발명은 반도체 소자의 텅스텐 게이트 및 그 형성 방법에 관한 것으로서, 특히 텅스텐 게이트가 후속 열공정에 의하여 산화되는 것을 방지하여 전기적 특성이 우수한 텅스텐 게이트 및 이를 제조하는 방법에 관한 것이다.
고속으로 동작하는 반도체 소자에 있어서, 종래의 실리사이드 게이트보다 저항이 작은 금속 게이트가 이용되고 있는데 이러한 금속 게이트를 형성하는 물질로서 텅스텐이 이용되고 있다. 텅스텐은 비저항이 낮고 열적 안정성이 우수하여 금속 게이트에 적합하나, 후속 열공정에 의해 산화되는 문제점이 있다. 상기 문제점을 도 1a 내지 도 1c를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 텅스텐 게이트 제조 방법을 도시한 공정도들이다. 도 1a 내지 도 1c를 참조하면, 반도체 기판(10) 상부에 게이트 산화막(20), 도핑된 폴리실리콘층(30), 확산 방지막인 텅스텐 질화막(40), 텅스텐막(50) 및 게이트 포토/식각 공정을 위한 실리콘 질화막(60)을 순차적으로 증착하고 패터닝하여 게이트 전극(70)을 형성한다(도 1a 참조). 다음에는 LDD 산화 공정을 수행하는데 이 공정에 의하여 텅스텐막(50)이 급격하게 산화되어 텅스텐막(50)의 측면에 텅스텐 산화물(50a)이 형성된다(도 1b 참조). 텅스텐 산화물(50a)에 의하여 후속 공정의 수행이 어려워지며, 게이트 스페이서(80)를 형성하더라고 도 1c와 같이 게이트 패턴이 불량해지는 문제점이 있었다.
본 발명은 이러한 문제를 해결하기 위해 게이트 전극의 텅스텐막의 측면을 질화시켜 텅스텐막의 산화를 방지함으로써 게이트 패턴의 불량을 방지하고 후속 공정의 수행을 용이하게 하는 게이트 전극 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
도 1a 내지 도 1c는 종래의 텅스텐 게이트 제조 방법을 도시한 공정도.
도 2는 본 발명에 따른 텅스텐 게이트를 도시한 단면도.
도 3a 내지 도 3c는 본 발명에 따른 텅스텐 게이트 제조 방법을 도시한 공정도.
본 발명에 따른 텅스텐 게이트는 반도체 기판과, 상기 반도체 기판 상부에 형성된 게이트 산화막, 상기 게이트 산화막 상부에 형성되며 양단에 텅스텐 질화물을 구비한 텅스텐막 및 상기 텅스텐막의 상부에 형성된 실리콘 질화막의 적층구조로 이루어진 게이트 전극과, 상기 게이트 전극의 측면에 형성된 게이트 스페이서를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 텅스텐 게이트 제조 방법은 반도체 기판 상부에 게이트 산화막, 텅스텐막 및 실리콘 질화막의 적층 구조를 형성하고 패터닝하여 게이트 전극을 형성하는 단계와, 상기 텅스텐막의 측면을 질화시켜 소정 깊이의 텅스텐 질화물을 형성하는 단계 및 상기 게이트 전극의 측면에 게이트 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 따른 텅스텐 게이트를 도시한 단면도이다. 도 2를 참조하면, 본 발명에 따른 텅스텐 게이트는 반도체 기판(100) 상부에 게이트 산화막(200), 도핑된 폴리실리콘층(300), 확산 방지막인 텅스텐 질화막(400), 양단에 텅스텐 질화물(500a)을 구비한 텅스텐막(500) 및 텅스텐막(500) 및 텅스텐 질화물(500a)의 상부에 형성된 실리콘 질화막(600)의 적층 구조로 이루어진 게이트 전극(700)을 포함한다. 또한 게이트 전극(700)의 측면에는 게이트 스페이서(800)가 형성되어 있다.
도 3a 내지 도 3c는 본 발명에 따른 텅스텐 게이트 제조 방법을 도시한 단면도들이다. 도 3a 내지 도 3c를 참조하면, 반도체 기판(100) 상부에 게이트 산화막(200), 도핑된 폴리실리콘층(300), 확산 방지막인 텅스텐 질화막(400), 텅스텐막(500) 및 게이트 포토/식각 공정을 위한 실리콘 질화막(600)을 순차적으로 증착하고 패터닝하여 게이트 전극(700)을 형성한다(도 3a 참조).
다음에는, 질소 분위기에서 열처리 또는 플라즈마 공정을 수행하여텅스텐막(500)의 측면을 질화시켜 텅스텐 질화물(500a)을 형성한다(도 3b 참조). 여기서 질소 분위기는 N2, NH3또는 NF3를 포함하며, 상기 열처리 공정은 500 내지 1000℃의 온도에서 30초 내지 120분 동안 수행되는 것이 바람직하다. 또한 상기 플라즈마 공정은 500℃ 이하의 온도에서 30초 내지 120분 동안 수행되는 것이 바람직하다. 상기 공정에 의하여 형성된 텅스텐 질화물(500a)은 그 조성이 WNx이며 x는 0.1 내지 0.5의 값을 갖는 것이 바람직하며, 텅스텐 질화물(500a)의 두께는 200Å이하인 것이 바람직하다.
다음에는, 게이트 전극(700)의 측면에 게이트 스페이서(800)를 형성한다(도 3c 참조). 게이트 스페이서(800)는 실리콘 질화물을 이용하여 형성하는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 발명에 따른 게이트 전극 및 전극 제조 방법은 게이트 전극의 텅스텐막의 측면을 질화시켜 텅스텐막의 산화를 방지함으로써 게이트 패턴의 불량을 방지하고 후속 공정의 수행을 용이하게 효과가 있다.
Claims (7)
- 반도체 소자의 텅스텐 게이트 형성 방법에 있어서,반도체 기판 상부에 게이트 산화막, 텅스텐막 및 실리콘 질화막의 적층 구조를 형성하고 패터닝하여 게이트 전극을 형성하는 단계;상기 텅스텐막의 측면을 질화시켜 소정 깊이의 텅스텐 질화물을 형성하는 단계; 및상기 게이트 전극의 측면에 게이트 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 1 항에 있어서,상기 텅스텐막의 측면을 질화시켜 텅스텐 질화물을 형성하는 단계는 질소 분위기에서 수행되는 열처리 또는 플라즈마 공정인 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 2 항에 있어서,상기 질소 분위기는 N2, NH3또는 NF3를 포함하는 분위기인 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 2 항에 있어서,상기 열처리 공정은 500 내지 1000℃의 온도에서 30초 내지 120분 동안 수행되는 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 2 항에 있어서,상기 플라즈마 공정은 500℃ 이하의 온도에서 30초 내지 120분 동안 수행되는 것을 특징으로 하는 텅스텐 게이트 형성 방법.
- 제 1 항 내지 제 5 항 중 어느 하나에 있어서,상기 텅스텐 질화물은 WNx인 것을 특징으로 하는 텅스텐 게이트 형성 방법.(단, 여기서 x는 0.1 내지 0.5)
- 반도체 기판;상기 반도체 기판 상부에 형성된 게이트 산화막, 상기 게이트 산화막 상부에 형성되며 양단에 텅스텐 질화물을 구비한 텅스텐막 및 상기 텅스텐막의 상부에 형성된 실리콘 질화막의 적층 구조로 이루어진 게이트 전극;상기 게이트 전극의 측면에 형성된 게이트 스페이서를 포함하는 것을 특징으로 하는 텅스텐 게이트.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010088300A KR20030059439A (ko) | 2001-12-29 | 2001-12-29 | 텅스텐 게이트 및 텅스텐 게이트 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010088300A KR20030059439A (ko) | 2001-12-29 | 2001-12-29 | 텅스텐 게이트 및 텅스텐 게이트 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030059439A true KR20030059439A (ko) | 2003-07-10 |
Family
ID=32215874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010088300A KR20030059439A (ko) | 2001-12-29 | 2001-12-29 | 텅스텐 게이트 및 텅스텐 게이트 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030059439A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905177B1 (ko) * | 2002-10-25 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US7598564B2 (en) | 2005-05-31 | 2009-10-06 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of forming non-volatile memory devices |
| KR200449767Y1 (ko) * | 2008-02-27 | 2010-08-09 | 윤영달 | 연을 구비하는 조경기구 |
| KR101044733B1 (ko) * | 2009-07-21 | 2011-06-28 | 주식회사 이피엘 | 놀이 시설물에 적용되는 유희용 동적 잠자리 구조물 |
| KR101246424B1 (ko) * | 2010-08-13 | 2013-03-21 | 숭실대학교산학협력단 | 메조포러스 전이금속 질화물의 제조 방법 |
-
2001
- 2001-12-29 KR KR1020010088300A patent/KR20030059439A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905177B1 (ko) * | 2002-10-25 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US7598564B2 (en) | 2005-05-31 | 2009-10-06 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of forming non-volatile memory devices |
| KR200449767Y1 (ko) * | 2008-02-27 | 2010-08-09 | 윤영달 | 연을 구비하는 조경기구 |
| KR101044733B1 (ko) * | 2009-07-21 | 2011-06-28 | 주식회사 이피엘 | 놀이 시설물에 적용되는 유희용 동적 잠자리 구조물 |
| KR101246424B1 (ko) * | 2010-08-13 | 2013-03-21 | 숭실대학교산학협력단 | 메조포러스 전이금속 질화물의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6306743B1 (en) | Method for forming a gate electrode on a semiconductor substrate | |
| KR960012298B1 (ko) | 반도체장치의 제조방법 | |
| KR20020072654A (ko) | 금속 게이트 형성 방법 | |
| KR100456314B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR100357225B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR20030059439A (ko) | 텅스텐 게이트 및 텅스텐 게이트 형성 방법 | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR100372818B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100456316B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100616500B1 (ko) | 반도체소자의 게이트 전극 및 그 제조 방법 | |
| KR100844953B1 (ko) | 선택적 텅스텐 성장법을 이용한 게이트 제조 방법 | |
| KR100443793B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100297325B1 (ko) | 반도체장치의 실리사이드 형성방법 | |
| KR100905777B1 (ko) | 모스펫 소자의 제조방법 | |
| KR100465855B1 (ko) | 반도체장치의게이트전극형성방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100318268B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100451033B1 (ko) | 반도체 소자의 제조방법 | |
| JP2001217323A (ja) | Ｃｍｏｓデバイス二重金属ゲート構造作製方法 | |
| KR100341847B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100668844B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR20040059972A (ko) | 반도체 소자의 제조방법 | |
| KR20000040109A (ko) | 반도체 소자의 제조방법 | |
| JPH01245560A (ja) | 半導体装置の製造方法 | |
| KR20040036960A (ko) | 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |