KR100297325B1 - 반도체장치의 실리사이드 형성방법 - Google Patents
반도체장치의 실리사이드 형성방법 Download PDFInfo
- Publication number
- KR100297325B1 KR100297325B1 KR1019990028426A KR19990028426A KR100297325B1 KR 100297325 B1 KR100297325 B1 KR 100297325B1 KR 1019990028426 A KR1019990028426 A KR 1019990028426A KR 19990028426 A KR19990028426 A KR 19990028426A KR 100297325 B1 KR100297325 B1 KR 100297325B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- polysilicon layer
- forming
- gate
- silicide
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 12
- 239000010941 cobalt Substances 0.000 claims abstract description 12
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 10
- 238000005054 agglomeration Methods 0.000 abstract description 5
- 230000002776 aggregation Effects 0.000 abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 실리사이드 형성방법에 관한 것으로서 특히, 게이트를 하부층으로 미세 그레인 구조의 폴리실리콘층을 형성하고 상부층으로 큰 그레인 구조의 폴리실리콘으로 이루어진 적층 구조로 형성하고 그 경계면에 질소처리된 격리층을 형성하여 코발트 실리사이드의 응집현상(agglomeration)을 개선하여 공정의 안정성을 향상시키는 반도체장치의 코발트 실리사이드 형성방법에 관한 것이다. 본 발명에 따른 실리사이드 형성방법은 반도체기판 위에 게이트절연막/그레인 싸이즈가 미세한 제 1 폴리실리콘층/격리막/그레인 싸이즈가 큰 제 2 폴리실리콘층을 차례로 형성하는 단계와, 제 2 폴리실리콘층/격리막/제 1 폴리실리콘층을 차례로 패터닝하여 잔류한 제 2 폴리실리콘층/격리막/제 1 폴리실리콘층으로 이루어진 게이트패턴을 형성하는 단계와, 게이트패턴과 게이트 측벽 스페이서, 불순물 확산영역을 포함하여 이루어진 트랜지스터를 형성하는 단계와, 게이트패턴의 상부 표면과 불순물 확산영역 표면에 금속층을 형성하는 단계와, 게이트패턴, 불순물 확산영역과 금속층을 반응시켜 실리사이드를 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체장치의 실리사이드 형성방법에 관한 것으로서 특히, 게이트를 하부층으로 미세 그레인 구조의 폴리실리콘층을 형성하고 상부층으로 큰 그레인 구조의 폴리실리콘으로 이루어진 적층 구조로 형성하고 그 경계면에 질소처리된 격리층을 형성하여 코발트 실리사이드의 응집현상(agglomeration)을 개선하여 공정의 안정성을 향상시키는 반도체장치의 코발트 실리사이드 형성방법에 관한 것이다.
반도체장치가 고집적화됨에 따라 소오스 및 드레인영역으로 이용되는 불순물영역과 배선 폭이 감소되고 있다. 이에 따라, 반도체장치는 불순물영역 및 배선의 저항이 증가하여 동작 속도가 저하되는 문제점이 발생되었다.
그러므로, 반도체장치 내의 소자들의 배선을 알루미늄 합금 및 텅스텐 등의 저저항 물질로 형성하거나, 또는, 게이트전극에서와 같이 다결정실리콘으로 형성하는 경우에 실리사이(silicide)드 또는 살리사이드(salicide)를 형성하여 저항을 감소시킨다. 상기에서 다결정실리콘으로 형성된 게이트전극에 실리사이드층을 형성할 때 불순물영역의 표면에도 실리사이드층을 형성하여 저항을 감소시킨다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 실리사이드 형성공정 단면도이다.
도 1a를 참조하면, LOCOS 또는 STI(shallow trench isolation) 등의 방법으로 반도체기판인 p형 실리콘기판(10)의 소정부위에 필드산화막(도시안함)을 형성한 다음 산화막으로 형성된 게이트절연막(11)을 열산화법으로 성장시켜 형성하고, 게이트절연막(11)상에 불순물이 도핑된 폴리실리콘층(12)을 화학기상증착법으로 증착하여 형성한다.
도 1b를 참조하면, 폴리실리콘층과 게이트절연막을 포토리쏘그래피(photolithography)로 패터닝하여 게이트(120)와 게이트산화막(110)을 형성한다.
그리고, 게이트(120) 패턴을 이용하는 저농도 불순물 이온주입으로 게이트 패턴 측면 하단에 위치한 기판에 저농도 불순물 매몰층(도시안함)을 형성한다.
그 다음, 게이트(120)를 포함하는 기판의 전면에 질화막 또는 산화막을 화학기상증착법으로 증착하여 절연막을 형성한 다음, 에치백공정을 실시하여 게이트(120)패턴 측면에 잔류한 절연막으로 이루어진 측벽 스페이서(13)를 형성한다.
측벽 스페이서(13)와 게이트(120) 패턴을 마스크로 이용하는 고농도 불순물 이온주입을 실시하여 저농도 불순물 매몰층 보다 기판 깊숙히 고농도 불순물 매몰층을 형성한다.
저농도 불순물 매몰층과 고농도 불순물 매몰층의 불순물 이온들을 충분히 확산시켜 LDD(lightly doped drain) 구조의 소스/드레인 영역인 불순물 확산영역(14)을 형성한다.
도 1c를 참조하면, 기판의 전면에 코발트 금속층을 얇게 증착하여 형성한 다음 열처리를 실시하여 노출된 기판의 불순물 확산영역(14)과 게이트(121) 상부 표면에 실리사이드층(151, 150)을 형성한다. 이때, 형성된 실리사이드 또는 살리사이드층은 CoSi2로 구성되며 콘택 저항을 감소시키는 역할을 한다.
상술한 바와 같이 종래의 반도체장치의 실리사이드 형성방법은 도핑된 폴리실리콘층으로 이루어진 게이트에 코발트 실리사이드를 형성하므로 고온 열처리에 따른 폴리실리콘 그레인 바운더리 마이그레이션(Si grain boundary migration)과 실리사이드층의 형성 두께에 따라 저항이 변화하므로 소자의 고온에서의 열안정성이 저하되고 또한, 폴리실리콘의 그레인 바운더리가 코발트의 확산통로가 되어 게이트산화막의 신뢰성을 감소시키는 문제점이 있다.
따라서, 본 발명의 목적은 게이트를 하부층으로 미세 그레인 구조의 폴리실리콘층을 형성하고 상부층으로 큰 그레인 구조의 폴리실리콘으로 이루어진 적층 구조로 형성하고 그 경계면에 질소처리된 격리층을 형성하여 코발트 실리사이드의 응집현상(agglomeration)을 개선하여 공정의 안정성을 향상시키는 반도체장치의 실리사이드 형성방법을 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 실리사이드 형성방법은 반도체기판 위에 게이트절연막/그레인 싸이즈가 미세한 제 1 폴리실리콘층/격리막/그레인 싸이즈가 큰 제 2 폴리실리콘층을 차례로 형성하는 단계와, 제 2 폴리실리콘층/격리막/제 1 폴리실리콘층을 차례로 패터닝하여 잔류한 제 2 폴리실리콘층/격리막/제 1 폴리실리콘층으로 이루어진 게이트패턴을 형성하는 단계와, 게이트패턴과 게이트 측벽 스페이서, 불순물 확산영역을 포함하여 이루어진 트랜지스터를 형성하는 단계와, 게이트패턴의 상부 표면과 불순물 확산영역 표면에 금속층을 형성하는 단계와, 게이트패턴, 불순물 확산영역과 금속층을 반응시켜 실리사이드를 형성하는 단계를 포함하여 이루어진다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 실리사이드 형성공정 단면도
도 2a 내지 2c는 본 발명에 따른 반도체장치의 실리사이드 형성공정 단면도
본 발명은 미세한 그레인 구조(fine grain)를 갖는 폴리실리콘층과 커다란 그레인 구조(large grain)를 갖는 폴리실리콘층을 순차적으로 적층한 구조의 폴리실리콘층의 사이를 NH3또는 N2처리하여 형성된 게이트 구조를 형성하므로서, 하부 폴리실리콘층의 미세 그레인 구조를 이용하여 게이트 도핑 효율을 높일 수 있고, 두 폴리실리콘층의 계면에 형성된 암모늄처리층의 격리 효과로 후속 열처리 과정에서 하부 미세 그레인 폴리실리콘층의 그레인 바운더리 마이그레이션 효과가 상부 큰 그레인 폴리실리콘층에의 영향을 배제시키므로 상부 폴리실리콘층의 커다란 그레인 구조 덕분에 코발트 실리사이드의 응집현상(agglomeration)을 개선한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 2c는 본 발명에 따른 반도체장치의 실리사이드 형성공정 단면도이다.
도 2a를 참조하면, LOCOS 또는 STI(shallow trench isolation) 등의 방법으로 반도체기판인 p형 실리콘기판(20)의 소정부위에 필드산화막(도시안함)을 형성한 다음 산화막으로 형성된 게이트절연막(21)을 열산화법으로 성장시켜 형성한다.
그리고, 게이트절연막(21)상에 불순물이 도핑된 제 1 폴리실리콘층(22)을 화학기상증착법으로 500-2000Å 두께로 증착하여 형성한다. 이때, 형성되는 제 1 폴리실리콘층(22)은 그레인의 크기가 미세하도록 형성한다.
그다음, 제 1 폴리실리콘층(22) 표면을 NH3또는 N2등으로 열처리하여 질소처리층인 격리층(23)을 얇게 형성한다.
그리고 격리층(23) 상에 불순물이 도핑된 제 2 폴리실리콘층(24)을 화학기상증착법으로 증착하여 500-1500Å 두께로 형성한다. 이때, 제 2 폴리실리콘층(24)의 그레인 크기는 제 1 폴리실리콘층(22)의 그레인 싸이즈 보다 크도록 형성한다.
도 2b를 참조하면, 제 2 폴리실리콘층, 격리막, 제 1 폴리실리콘층과 게이트절연막을 포토리쏘그래피(photolithography)로 패터닝하여 게이트패턴(240,230,220)와 게이트산화막(210)을 형성한다.
그리고, 게이트(240,230,220) 패턴을 이용하는 저농도 불순물 이온주입으로 게이트 패턴 측면 하단에 위치한 기판에 저농도 불순물 매몰층(도시안함)을 형성한다.
그 다음, 게이트 패턴을 포함하는 기판의 전면에 질화막 또는 산화막을 화학기상증착법으로 증착하여 절연막을 형성한 다음, 에치백공정을 실시하여 게이트패턴 측면에 잔류한 절연막으로 이루어진 측벽 스페이서(25)를 형성한다.
측벽 스페이서(25)와 게이트 패턴을 마스크로 이용하는 고농도 불순물 이온주입을실시하여 저농도 불순물 매몰층 보다 기판 깊숙히 고농도 불순물 매몰층을 형성한다.
저농도 불순물 매몰층과 고농도 불순물 매몰층의 불순물 이온들을 충분히 확산시켜 LDD(lightly doped drain) 구조의 소스/드레인 영역인 불순물 확산영역(26)을 형성한다.
도 2c를 참조하면, 기판의 전면에 스퍼터링 등의 방법으로 코발트 등의 금속층을 얇게 증착하여 형성한 다음 열처리를 실시하여 노출된 기판의 불순물 확산영역(260)과 커다란 그레인 싸이즈를 갖는 폴리실리콘으로 이루어진 게이트 패턴(241) 상부 표면에 실리사이드층(271, 270)을 각각형성한다. 이때, 실리사이드는 게이트 혹은 기판의 실리콘과 반응하여 CoSix로 구성되며 콘택 저항을 감소시키는 역할을 한다.
따라서, 본 발명은 게이트를 하부층으로 미세 그레인 구조의 폴리실리콘층을 형성하고 상부층으로 큰 그레인 구조의 폴리실리콘으로 이루어진 적층 구조로 형성하고 그 경계면에 질소처리된 격리층을 형성하여 코발트 실리사이드의 응집현상(agglomeration)을 개선하여 공정의 안정성을 향상시키는 장점이 있다.
Claims (4)
- 반도체기판 위에 게이트절연막, 그레인 싸이즈가 미세한 제 1 폴리실리콘층, 격리막, 그레인 싸이즈가 큰 제 2 폴리실리콘층을 차례로 형성하는 단계와,상기 제 2 폴리실리콘층, 격리막, 제 1 폴리실리콘층을 차례로 패터닝하여 잔류한 상기 제 2 폴리실리콘층, 격리막, 제 1 폴리실리콘층으로 이루어진 게이트패턴을 형성하는 단계와,상기 게이트패턴과 게이트 측벽 스페이서, 불순물 확산영역을 포함하여 이루어진 트랜지스터를 형성하는 단계와,상기 게이트패턴의 상부 표면과 불순물 확산영역 표면에 금속층을 형성하는 단계와,상기 게이트패턴, 불순물 확산영역과 금속층을 반응시켜 실리사이드를 형성하는 단계로 이루어진 반도체장치의 실리사이드 형성방법.
- 청구항 1에 있어서, 상기 격리막은 상기 제 1 폴리실리콘층의 표면을 NH3 또는 N2 처리하여 형성하는 것이 특징인 반도체장치의 실리사이드 형성방법.
- 청구항 1에 있어서, 상기 제 1 및 제 2 폴리실리콘층은 도핑되어 도전성을 갖는 것이 특징인 반도체장치의 실리사이드 형성방법.
- 청구항 1에 있어서, 상기 실리사이드는 코발트를 이용하는 살리사이드로 형성하는 것이 특징인 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028426A KR100297325B1 (ko) | 1999-07-14 | 1999-07-14 | 반도체장치의 실리사이드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028426A KR100297325B1 (ko) | 1999-07-14 | 1999-07-14 | 반도체장치의 실리사이드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010009833A KR20010009833A (ko) | 2001-02-05 |
| KR100297325B1 true KR100297325B1 (ko) | 2001-11-01 |
Family
ID=19601654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990028426A KR100297325B1 (ko) | 1999-07-14 | 1999-07-14 | 반도체장치의 실리사이드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100297325B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100074638A (ko) * | 2008-12-24 | 2010-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 패턴 및 그 형성방법 |
-
1999
- 1999-07-14 KR KR1019990028426A patent/KR100297325B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010009833A (ko) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326664B1 (en) | Transistor with ultra shallow tip and method of fabrication | |
| KR100190757B1 (ko) | 모스 전계 효과 트랜지스터 형성방법 | |
| US5428240A (en) | Source/drain structural configuration for MOSFET integrated circuit devices | |
| US5175118A (en) | Multiple layer electrode structure for semiconductor device and method of manufacturing thereof | |
| JPH08148561A (ja) | 半導体装置とその製造方法 | |
| JPH07142726A (ja) | 電界効果型トランジスタの製造方法 | |
| US6165857A (en) | Method for forming a transistor with selective epitaxial growth film | |
| US7468303B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0697192A (ja) | 半導体装置及びその製造方法 | |
| US6169025B1 (en) | Method of fabricating self-align-contact | |
| US20010042891A1 (en) | Method of fabricating a semiconductor device | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| KR100234378B1 (ko) | 실리사이드를 이용한 스위칭 소자 및 그 제조방법 | |
| KR100297325B1 (ko) | 반도체장치의 실리사이드 형성방법 | |
| KR100627962B1 (ko) | 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 | |
| KR0144413B1 (ko) | 반도체소자 및 그 제조방법 | |
| US7572719B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000208638A (ja) | 半導体素子の二重ゲ―トの形成方法 | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| US6197672B1 (en) | Method for forming polycide dual gate | |
| KR100401500B1 (ko) | 반도체장치의 제조방법 | |
| JP3380069B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR100596925B1 (ko) | 반도체 소자의 샐리사이드 형성 방법 | |
| JPH08139175A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3408299B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |