JP3380069B2 - Ｍｏｓ半導体装置の製造方法 - Google Patents
Ｍｏｓ半導体装置の製造方法Info
- Publication number
- JP3380069B2 JP3380069B2 JP27062694A JP27062694A JP3380069B2 JP 3380069 B2 JP3380069 B2 JP 3380069B2 JP 27062694 A JP27062694 A JP 27062694A JP 27062694 A JP27062694 A JP 27062694A JP 3380069 B2 JP3380069 B2 JP 3380069B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- contact hole
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳ半導体装置の製造
方法に関し、特にメタル配線とのコンタクトの形成方法
に特徴を有するＭＯＳ半導体装置の製造方法に関するも
のである。
方法に関し、特にメタル配線とのコンタクトの形成方法
に特徴を有するＭＯＳ半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】半導体集積回路装置（ＬＳＩ）の高集積
化にともない、ＭＯＳトランジスタではゲート長やコン
タクトホール径が縮小されるとともに、コンタクトホー
ルからゲート電極までの距離や素子分離領域までの距離
などのアライメントマージンも縮小されてきている。ア
ライメントマージンについては、主に写真製版を行なう
露光機のアライメント精度に依存するところが大きく、
露光機の改良で高集積化に対応してきている。しかし、
近年さらに高集積化が進むにともなって、露光機の改良
だけでは不十分となり、プロセス的な対応にも迫られて
きている。例えば、コンタクトホールを形成した後、そ
のコンタクトホールを通してソース・ドレインと同じ導
電型の不純物を基板にイオン注入することにより、コン
タクトホールがアライメントずれやオーバーエッチング
によるサイズ拡大によってソース・ドレイン領域からず
れた場合に、コンタクトホールを介して接続される電極
配線が拡散領域以外の基板と直接接触することによる動
作不良が発生するのを防ぐことが提案されている（特公
昭６１−３８８５８号公報参照）。
化にともない、ＭＯＳトランジスタではゲート長やコン
タクトホール径が縮小されるとともに、コンタクトホー
ルからゲート電極までの距離や素子分離領域までの距離
などのアライメントマージンも縮小されてきている。ア
ライメントマージンについては、主に写真製版を行なう
露光機のアライメント精度に依存するところが大きく、
露光機の改良で高集積化に対応してきている。しかし、
近年さらに高集積化が進むにともなって、露光機の改良
だけでは不十分となり、プロセス的な対応にも迫られて
きている。例えば、コンタクトホールを形成した後、そ
のコンタクトホールを通してソース・ドレインと同じ導
電型の不純物を基板にイオン注入することにより、コン
タクトホールがアライメントずれやオーバーエッチング
によるサイズ拡大によってソース・ドレイン領域からず
れた場合に、コンタクトホールを介して接続される電極
配線が拡散領域以外の基板と直接接触することによる動
作不良が発生するのを防ぐことが提案されている（特公
昭６１−３８８５８号公報参照）。
【０００３】コンタクトホール径が縮小されると、コン
タクトホールの底面積も減少するため、コンタクト抵抗
の上昇を引き起こす。上記引例のようにコンタクトホー
ルを通して不純物を注入する方法は、拡散層の不純物濃
度をコンタクトホール底部において上昇させることがで
きるので、コンタクト抵抗の低減にも役に立つ方法であ
る。
タクトホールの底面積も減少するため、コンタクト抵抗
の上昇を引き起こす。上記引例のようにコンタクトホー
ルを通して不純物を注入する方法は、拡散層の不純物濃
度をコンタクトホール底部において上昇させることがで
きるので、コンタクト抵抗の低減にも役に立つ方法であ
る。
【０００４】
【発明が解決しようとする課題】コンタクトホール径が
０．４μｍ以下というような微細なものになってくる
と、コンタクト抵抗が急激に上昇するため、コンタクト
抵抗を低減するためにはメタル配線と接触する基板表面
の不純物濃度をより高めることが望まれる。しかし、上
記の引用例のようにコンタクトホールを通して注入した
不純物の濃度ピークは基板表面よりも中に入った位置と
なり、基板表面濃度を効果的に上げることはできない。
そこで、基板表面濃度を上げようとすれば、不純物の注
入量を上げなければならなくなる。しかし、コンタクト
ホールの径が０．４μｍ以下というような微細なデザイ
ンルールのＭＯＳトランジスタでは、チャネルのパンチ
スルーを制御するためにソース・ドレイン領域の拡散層
を浅くしなければならないという要請があり、基板表面
の不純物濃度を上げるために注入量を多くすると、接合
位置がソース・ドレイン領域の拡散層の深さを越えてし
まう問題が生じてくる。
０．４μｍ以下というような微細なものになってくる
と、コンタクト抵抗が急激に上昇するため、コンタクト
抵抗を低減するためにはメタル配線と接触する基板表面
の不純物濃度をより高めることが望まれる。しかし、上
記の引用例のようにコンタクトホールを通して注入した
不純物の濃度ピークは基板表面よりも中に入った位置と
なり、基板表面濃度を効果的に上げることはできない。
そこで、基板表面濃度を上げようとすれば、不純物の注
入量を上げなければならなくなる。しかし、コンタクト
ホールの径が０．４μｍ以下というような微細なデザイ
ンルールのＭＯＳトランジスタでは、チャネルのパンチ
スルーを制御するためにソース・ドレイン領域の拡散層
を浅くしなければならないという要請があり、基板表面
の不純物濃度を上げるために注入量を多くすると、接合
位置がソース・ドレイン領域の拡散層の深さを越えてし
まう問題が生じてくる。
【０００５】本発明はアライメントずれやオーバーエッ
チングに対しても対応することができ、浅いソース・ド
レインによるパンチスルー耐性を損なうことなく、コン
タクトが形成される基板表面濃度を高めてコンタクト抵
抗を低減することを目的とするものである。
チングに対しても対応することができ、浅いソース・ド
レインによるパンチスルー耐性を損なうことなく、コン
タクトが形成される基板表面濃度を高めてコンタクト抵
抗を低減することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、コンタクトホ
ールを通して基板にソース・ドレインと同じ導電型の不
純物をイオン注入する工程を含んだものであるが、その
イオン注入工程に先立って、そのコンタクトホールの底
部に層間絶縁膜のエッチングの制御又は絶縁膜の堆積に
より絶縁膜を形成する。そして、そのイオン注入工程
は、その絶縁膜を通してソース・ドレイン領域の基板表
面とその絶縁膜との界面に不純物のピークがくるように
条件を設定して行なう。
ールを通して基板にソース・ドレインと同じ導電型の不
純物をイオン注入する工程を含んだものであるが、その
イオン注入工程に先立って、そのコンタクトホールの底
部に層間絶縁膜のエッチングの制御又は絶縁膜の堆積に
より絶縁膜を形成する。そして、そのイオン注入工程
は、その絶縁膜を通してソース・ドレイン領域の基板表
面とその絶縁膜との界面に不純物のピークがくるように
条件を設定して行なう。
【０００７】層間絶縁膜のエッチングの制御によりコン
タクトホール底部に絶縁膜を形成する工程を含む態様の
本発明では、第１導電型の半導体基板の表面のチャネル
領域とする部分の上にはゲート絶縁膜を介してゲート電
極を形成し、基板表面にはチャネル領域を挾んで第２導
電型不純物拡散層によるソース領域及びドレイン領域を
形成した後、（Ａ）ゲート電極上から層間絶縁膜を堆積
する工程、（Ｂ）ソース領域上及びドレイン領域上で層
間絶縁膜に基板まで到達しない深さのホールを形成する
工程、（Ｃ）ホールからその底部に残存した絶縁膜を通
して基板と絶縁膜との界面に不純物のピークがくる条件
で第２導電型の不純物をイオン注入する工程、及び
（Ｄ）ホール底部の絶縁膜を除去してそのホールをコン
タクトホールとした後、コンタクトホールを介して基板
と接続されるメタル配線を形成する工程、を含んでメタ
ル配線とのコンタクトを形成する。
タクトホール底部に絶縁膜を形成する工程を含む態様の
本発明では、第１導電型の半導体基板の表面のチャネル
領域とする部分の上にはゲート絶縁膜を介してゲート電
極を形成し、基板表面にはチャネル領域を挾んで第２導
電型不純物拡散層によるソース領域及びドレイン領域を
形成した後、（Ａ）ゲート電極上から層間絶縁膜を堆積
する工程、（Ｂ）ソース領域上及びドレイン領域上で層
間絶縁膜に基板まで到達しない深さのホールを形成する
工程、（Ｃ）ホールからその底部に残存した絶縁膜を通
して基板と絶縁膜との界面に不純物のピークがくる条件
で第２導電型の不純物をイオン注入する工程、及び
（Ｄ）ホール底部の絶縁膜を除去してそのホールをコン
タクトホールとした後、コンタクトホールを介して基板
と接続されるメタル配線を形成する工程、を含んでメタ
ル配線とのコンタクトを形成する。
【０００８】コンタクトホールの底部に堆積により絶縁
膜を形成する工程を含む態様の本発明では、上記と同様
にソース領域及びドレイン領域を形成した後、（Ａ）ゲ
ート電極上から層間絶縁膜を堆積する工程、（Ｂ）ソー
ス領域上及びドレイン領域上で層間絶縁膜に基板まで到
達するコンタクトホールを形成する工程、（Ｃ）コンタ
クトホールの底部にＣＶＤ法による堆積膜として第２の
絶縁膜を形成する工程、（Ｄ）コンタクトホールからそ
の底部の第２の絶縁膜を通して基板と第２の絶縁膜との
界面に不純物のピークがくる条件で第２導電型の不純物
をイオン注入する工程、及び（Ｅ）コンタクトホール底
部の第２の絶縁膜を除去した後、コンタクトホールを介
して基板と接続されるメタル配線を形成する工程、を含
んでメタル配線とのコンタクトを形成する。
膜を形成する工程を含む態様の本発明では、上記と同様
にソース領域及びドレイン領域を形成した後、（Ａ）ゲ
ート電極上から層間絶縁膜を堆積する工程、（Ｂ）ソー
ス領域上及びドレイン領域上で層間絶縁膜に基板まで到
達するコンタクトホールを形成する工程、（Ｃ）コンタ
クトホールの底部にＣＶＤ法による堆積膜として第２の
絶縁膜を形成する工程、（Ｄ）コンタクトホールからそ
の底部の第２の絶縁膜を通して基板と第２の絶縁膜との
界面に不純物のピークがくる条件で第２導電型の不純物
をイオン注入する工程、及び（Ｅ）コンタクトホール底
部の第２の絶縁膜を除去した後、コンタクトホールを介
して基板と接続されるメタル配線を形成する工程、を含
んでメタル配線とのコンタクトを形成する。
【０００９】
【実施例】図１は請求項１に対応した実施例を示したも
のである。 （Ａ）Ｐ型シリコン基板１の表面に素子分離のための酸
化膜２を選択酸化法（ＬＯＣＯＳ法）により約４５００
Åの厚さに形成する。その後、ゲート絶縁膜となる熱酸
化膜３を約１５０Åの厚さに形成する。
のである。 （Ａ）Ｐ型シリコン基板１の表面に素子分離のための酸
化膜２を選択酸化法（ＬＯＣＯＳ法）により約４５００
Åの厚さに形成する。その後、ゲート絶縁膜となる熱酸
化膜３を約１５０Åの厚さに形成する。
【００１０】（Ｂ）酸化膜３上からポリシリコン膜４を
全面に約３５００Åの厚さにＣＶＤ法により堆積した
後、その上にリンガラスを堆積し、熱処理を施してその
リンガラスのリンをポリシリコン膜４に拡散させてポリ
シリコン膜４をＮ型にし、低抵抗化する。その後リンガ
ラスを除去する。次に、ポリシリコン膜４をゲート電極
形状にパターン化した後、そのゲート電極をマスクとし
てＡｓ＋５を５０ＫｅＶのエネルギーで６×１０１５／
ｃｍ２イオン注入する。この工程でソース・ドレイン領
域６が形成される。
全面に約３５００Åの厚さにＣＶＤ法により堆積した
後、その上にリンガラスを堆積し、熱処理を施してその
リンガラスのリンをポリシリコン膜４に拡散させてポリ
シリコン膜４をＮ型にし、低抵抗化する。その後リンガ
ラスを除去する。次に、ポリシリコン膜４をゲート電極
形状にパターン化した後、そのゲート電極をマスクとし
てＡｓ＋５を５０ＫｅＶのエネルギーで６×１０１５／
ｃｍ２イオン注入する。この工程でソース・ドレイン領
域６が形成される。
【００１１】（Ｃ）ゲート電極上から全面に層間絶縁膜
のＳｉＯ２膜７をＣＶＤ法で約７０００Åの厚さに堆積
した後、ソース・ドレイン用に注入した不純物を活性化
するための熱処理を行なう。
のＳｉＯ２膜７をＣＶＤ法で約７０００Åの厚さに堆積
した後、ソース・ドレイン用に注入した不純物を活性化
するための熱処理を行なう。
【００１２】（Ｄ）ソース・ドレイン領域でメタル電極
とのコンタクトを形成する位置にフォトリソグラフィー
によりレジストでホール形成用のパターンを形成し、そ
のレジストパターンをマスクとして層間絶縁膜７にドラ
イエッチングを施してホール８を形成する。このとき、
ホール８の底部にＳｉＯ２膜９が約５００Åの厚さに残
る時点でエッチングを終了する。このエッチング工程は
エッチング時間により制御する。底部にＳｉＯ２膜９を
もつホール８を通して基板にＡｓ＋１０を１００ＫｅＶ
のエネルギーで６×１０１５／ｃｍ２イオン注入する。
このイオン注入は約５００Åの絶縁膜９を通して行なう
ので、注入された不純物１１の濃度のピークがちょうど
ソース・ドレイン領域の基板１と絶縁膜９との界面に位
置する。
とのコンタクトを形成する位置にフォトリソグラフィー
によりレジストでホール形成用のパターンを形成し、そ
のレジストパターンをマスクとして層間絶縁膜７にドラ
イエッチングを施してホール８を形成する。このとき、
ホール８の底部にＳｉＯ２膜９が約５００Åの厚さに残
る時点でエッチングを終了する。このエッチング工程は
エッチング時間により制御する。底部にＳｉＯ２膜９を
もつホール８を通して基板にＡｓ＋１０を１００ＫｅＶ
のエネルギーで６×１０１５／ｃｍ２イオン注入する。
このイオン注入は約５００Åの絶縁膜９を通して行なう
ので、注入された不純物１１の濃度のピークがちょうど
ソース・ドレイン領域の基板１と絶縁膜９との界面に位
置する。
【００１３】（Ｅ）注入した不純物を活性化するために
熱処理を施した後、ホール底部に残した絶縁膜９を全て
エッチングにより除去し、基板に到達したコンタクトホ
ール１５を形成する。
熱処理を施した後、ホール底部に残した絶縁膜９を全て
エッチングにより除去し、基板に到達したコンタクトホ
ール１５を形成する。
【００１４】（Ｆ）メタル配線用のメタル膜としてシリ
コンと銅を僅かに含んだアルミニウム合金膜ＡｌＳｉＣ
ｕ膜を層間絶縁膜７上から全面に堆積した後、パターン
化を施してメタル配線１６を形成する。以上の工程で、
ソース・ドレイン領域の接合深さを大きくすることな
く、メタル配線と接するソース・ドレイン領域の基板表
面を十分高濃度にすることができ、コンタクト抵抗を低
くすることができる。
コンと銅を僅かに含んだアルミニウム合金膜ＡｌＳｉＣ
ｕ膜を層間絶縁膜７上から全面に堆積した後、パターン
化を施してメタル配線１６を形成する。以上の工程で、
ソース・ドレイン領域の接合深さを大きくすることな
く、メタル配線と接するソース・ドレイン領域の基板表
面を十分高濃度にすることができ、コンタクト抵抗を低
くすることができる。
【００１５】また、コンタクトホールを形成する際のア
ライメントずれやオーバーエッチングによりコンタクト
ホール１５が素子分離用の酸化膜２上に重なった場合な
ど、コンタクトホール内にソース・ドレイン用の不純物
が拡散していない基板が露出することになるが、その場
合でもコンタクトホールを通して基板にソース・ドレイ
ンと同じ導電型の不純物を導入するので、得られるＭＯ
Ｓトランジスタの動作不良を防ぐことができる。
ライメントずれやオーバーエッチングによりコンタクト
ホール１５が素子分離用の酸化膜２上に重なった場合な
ど、コンタクトホール内にソース・ドレイン用の不純物
が拡散していない基板が露出することになるが、その場
合でもコンタクトホールを通して基板にソース・ドレイ
ンと同じ導電型の不純物を導入するので、得られるＭＯ
Ｓトランジスタの動作不良を防ぐことができる。
【００１６】図２は請求項２に対応した実施例の工程の
うち、図１の（Ｄ）の工程に対応したものを示したもの
である。その工程の前の工程（Ａ）〜（Ｃ）は図１のも
のと同じである。図１（Ａ）〜（Ｃ）により、層間絶縁
膜７まで形成し、ソース・ドレイン用に注入された不純
物を活性化するための熱処理を施す。
うち、図１の（Ｄ）の工程に対応したものを示したもの
である。その工程の前の工程（Ａ）〜（Ｃ）は図１のも
のと同じである。図１（Ａ）〜（Ｃ）により、層間絶縁
膜７まで形成し、ソース・ドレイン用に注入された不純
物を活性化するための熱処理を施す。
【００１７】（Ｄ２−１）ソース・ドレイン領域にメタ
ル電極とのコンタクトを形成する位置に、フォトリソグ
ラフィーによりレジストでホール形成用のパターンを形
成し、そのレジストパターンをマスクとして層間絶縁膜
７にドライエッチングを施し、ソース・ドレイン領域６
の基板１まで到達するコンタクトホール１２を形成す
る。
ル電極とのコンタクトを形成する位置に、フォトリソグ
ラフィーによりレジストでホール形成用のパターンを形
成し、そのレジストパターンをマスクとして層間絶縁膜
７にドライエッチングを施し、ソース・ドレイン領域６
の基板１まで到達するコンタクトホール１２を形成す
る。
【００１８】（Ｄ２−２）層間絶縁膜７上からＣＶＤ法
により酸化膜１３を約５００Åの厚さに堆積する。この
工程でコンタクトホール１２の底部に絶縁膜としての酸
化膜１３が約５００Åの厚さに形成される。底部に酸化
膜１３をもつコンタクトホール１２を通して基板にＡｓ
＋１０を１００ＫｅＶのエネルギーで６×１０１５／ｃ
ｍ２イオン注入する。このイオン注入は約５００Åの厚
さの酸化膜１３を通して行なうので、注入された不純物
１１の濃度のピークがちょうどソース・ドレイン領域の
基板１と酸化膜１３との界面に位置する。
により酸化膜１３を約５００Åの厚さに堆積する。この
工程でコンタクトホール１２の底部に絶縁膜としての酸
化膜１３が約５００Åの厚さに形成される。底部に酸化
膜１３をもつコンタクトホール１２を通して基板にＡｓ
＋１０を１００ＫｅＶのエネルギーで６×１０１５／ｃ
ｍ２イオン注入する。このイオン注入は約５００Åの厚
さの酸化膜１３を通して行なうので、注入された不純物
１１の濃度のピークがちょうどソース・ドレイン領域の
基板１と酸化膜１３との界面に位置する。
【００１９】その後、注入した不純物を活性化するため
に熱処理を施した後、高温酸化膜１３をエッチングによ
り除去する。その後、メタル配線用のメタル膜を層間絶
縁膜７上から全面に堆積し、パターン化を施してメタル
配線を形成する。
に熱処理を施した後、高温酸化膜１３をエッチングによ
り除去する。その後、メタル配線用のメタル膜を層間絶
縁膜７上から全面に堆積し、パターン化を施してメタル
配線を形成する。
【００２０】上記の実施例は本発明をシングルドレイン
構造のＮチャネル型ＭＯＳトランジスタに適用した例を
示しているが、本発明はＰチャネル型ＭＯＳトランジス
タに適用することは勿論、ＬＤＤ構造や二重拡散ドレイ
ン構造、あるいはゲートオーバーラップ構造を有するＭ
ＯＳトランジスタ、さらにその他の絶縁ゲート型トラン
ジスタにも同様に適用することができる。本発明はさら
に、バイポーラ型トランジスタでメタル配線とのコンタ
クトを形成する工程に適用することができる。
構造のＮチャネル型ＭＯＳトランジスタに適用した例を
示しているが、本発明はＰチャネル型ＭＯＳトランジス
タに適用することは勿論、ＬＤＤ構造や二重拡散ドレイ
ン構造、あるいはゲートオーバーラップ構造を有するＭ
ＯＳトランジスタ、さらにその他の絶縁ゲート型トラン
ジスタにも同様に適用することができる。本発明はさら
に、バイポーラ型トランジスタでメタル配線とのコンタ
クトを形成する工程に適用することができる。
【００２１】
【発明の効果】本発明ではコンタクトホールを介してメ
タル配線と接続されるソース・ドレイン領域の半導体基
板界面付近を高濃度不純物層にすることができるので、
コンタクト抵抗を十分に低抵抗化することができる。ま
た、アライメントずれなどによりコンタクトホールがソ
ース・ドレイン領域からはみ出した場合でも動作不良が
起こるのを防ぐことができる。また、本発明ではコンタ
クトホールを通して基板に不純物をイオン注入する際、
コンタクトホール底部に設けた絶縁膜を通して行なうの
で、ソース・ドレイン領域の接合深さを深くすることな
く、基板と絶縁膜界面の不純物濃度を高めることができ
る。特に、請求項１の本発明においては、コンタクトホ
ールを通して基板に不純物を注入する際にコンタクトホ
ール底部に設ける絶縁膜として層間絶縁膜の一部を残存
させるようにしたので、コンタクトホールを形成するた
めのエッチングをコンタクトホールが基板に到達する前
に停止するだけでよく、特に工程の追加を必要としな
い。請求項２の本発明では、層間絶縁膜の厚さが場所に
より異なるような場合にも、層間絶縁膜に基板まで到達
するコンタクトホールを開口した後に基板全体に一定膜
厚の絶縁膜を形成することができるので、基板面内での
ばらつきを抑えて、コンタクト抵抗を均一なものにする
ことができる。
タル配線と接続されるソース・ドレイン領域の半導体基
板界面付近を高濃度不純物層にすることができるので、
コンタクト抵抗を十分に低抵抗化することができる。ま
た、アライメントずれなどによりコンタクトホールがソ
ース・ドレイン領域からはみ出した場合でも動作不良が
起こるのを防ぐことができる。また、本発明ではコンタ
クトホールを通して基板に不純物をイオン注入する際、
コンタクトホール底部に設けた絶縁膜を通して行なうの
で、ソース・ドレイン領域の接合深さを深くすることな
く、基板と絶縁膜界面の不純物濃度を高めることができ
る。特に、請求項１の本発明においては、コンタクトホ
ールを通して基板に不純物を注入する際にコンタクトホ
ール底部に設ける絶縁膜として層間絶縁膜の一部を残存
させるようにしたので、コンタクトホールを形成するた
めのエッチングをコンタクトホールが基板に到達する前
に停止するだけでよく、特に工程の追加を必要としな
い。請求項２の本発明では、層間絶縁膜の厚さが場所に
より異なるような場合にも、層間絶縁膜に基板まで到達
するコンタクトホールを開口した後に基板全体に一定膜
厚の絶縁膜を形成することができるので、基板面内での
ばらつきを抑えて、コンタクト抵抗を均一なものにする
ことができる。
【図面の簡単な説明】
【図１】請求項１に対応した実施例を示す工程断面図で
ある。
ある。
【図２】請求項３に対応した実施例のうちの要部の工程
断面図である。
断面図である。
１ Ｐ型シリコン基板
３ ゲート絶縁膜
４ ポリシリコンゲート電極
６ ソース・ドレイン領域
７ 層間絶縁膜
８ 底に絶縁膜を残したホール
９ コンタクトホール底部に残した絶縁膜
１１ コンタクトホール底部の絶縁膜を通して注入
された不純物 １２，１５ コンタクトホール１３ 酸化膜 １６ メタル配線
された不純物 １２，１５ コンタクトホール１３ 酸化膜 １６ メタル配線
フロントページの続き
(72)発明者 進藤 泰之
東京都大田区中馬込１丁目３番６号 株
式会社リコー内
(56)参考文献 特開 昭63−36555（ＪＰ，Ａ)
特開 平４−61373（ＪＰ，Ａ)
特開 平３−76157（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/28
H01L 29/40
H01L 21/768
H01L 29/78
H01L 21/336
H01L 27/088
H01L 21/8234
Claims (2)
- 【請求項１】 第１導電型の半導体基板の表面のチャネ
ル領域とする部分の上にはゲート絶縁膜を介してゲート
電極を形成し、基板表面にはチャネル領域を挾んで第２
導電型不純物拡散層によるソース領域及びドレイン領域
を形成した後、以下の工程を含んでメタル配線とのコン
タクトを形成することを特徴とするＭＯＳ半導体装置の
製造方法。 （Ａ）ゲート電極上から絶縁膜を堆積する工程、 （Ｂ）ソース領域上及びドレイン領域上で前記絶縁膜に
基板まで到達しない深さのホールを形成する工程、 （Ｃ）前記ホールからその底部に残存した絶縁膜を通し
て基板と絶縁膜との界面に不純物のピークがくる条件で
第２導電型の不純物をイオン注入する工程、 （Ｄ）ホール底部の絶縁膜を除去してそのホールをコン
タクトホールとした後、コンタクトホールを介して基板
と接続されるメタル配線を形成する工程。 - 【請求項２】 第１導電型の半導体基板の表面のチャネ
ル領域とする部分の上にはゲート絶縁膜を介してゲート
電極を形成し、基板表面にはチャネル領域を挾んで第２
導電型不純物拡散層によるソース領域及びドレイン領域
を形成した後、以下の工程を含んでメタル配線とのコン
タクトを形成することを特徴とするＭＯＳ半導体装置の
製造方法。 （Ａ）ゲート電極上から絶縁膜を堆積する工程、 （Ｂ）ソース領域上及びドレイン領域上で前記絶縁膜に
基板まで到達するコンタクトホールを形成する工程、 （Ｃ）コンタクトホールの底部にＣＶＤ法によって第２
の絶縁膜を堆積する工程、 （Ｄ）コンタクトホールからその底部の第２の絶縁膜を
通して基板と第２の絶縁膜との界面に不純物のピークが
くる条件で第２導電型の不純物をイオン注入する工程、 （Ｅ）コンタクトホール底部の第２の絶縁膜を除去した
後、コンタクトホールを介して基板と接続されるメタル
配線を形成する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27062694A JP3380069B2 (ja) | 1994-10-07 | 1994-10-07 | Ｍｏｓ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27062694A JP3380069B2 (ja) | 1994-10-07 | 1994-10-07 | Ｍｏｓ半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111390A JPH08111390A (ja) | 1996-04-30 |
| JP3380069B2 true JP3380069B2 (ja) | 2003-02-24 |
Family
ID=17488715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27062694A Expired - Fee Related JP3380069B2 (ja) | 1994-10-07 | 1994-10-07 | Ｍｏｓ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3380069B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100579188B1 (ko) * | 2004-02-12 | 2006-05-11 | 삼성에스디아이 주식회사 | 엘디디 구조를 갖는 박막트랜지스터 |
-
1994
- 1994-10-07 JP JP27062694A patent/JP3380069B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08111390A (ja) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605008B2 (ja) | 半導体装置の製造方法 | |
| US5055420A (en) | Process for fabricating semiconductor integrated circuit devices | |
| JPH113992A (ja) | 半導体装置及びその製造方法 | |
| JPH09129752A (ja) | Ｃｍｏｓ集積回路の製造方法 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| KR19980018188A (ko) | 비정질화된 폴리실리콘을 사용하는 서브미크론 마이크로일렉트로닉스 응용을 위한 자기 정렬 ＰＯＣｌ₃제조 방법 | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09260656A (ja) | 半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JP3380069B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP2002231819A (ja) | 半導体装置とその製造方法 | |
| US6277699B1 (en) | Method for forming a metal-oxide-semiconductor transistor | |
| JP3038740B2 (ja) | 半導体装置の製造方法 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JP3886316B2 (ja) | 半導体装置の製造方法 | |
| KR20020096393A (ko) | 모스 트랜지스터의 제조방법 | |
| JP3066124B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| KR100439191B1 (ko) | 살리사이드 콘택 형성 방법 | |
| JPH1167691A (ja) | 半導体装置の製造方法 | |
| JPH10189952A (ja) | 半導体装置およびその製造方法 | |
| JP2004039681A (ja) | 半導体装置およびその製造方法 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| JPH02156542A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |