JPH08111390A - Mos半導体装置の製造方法 - Google Patents
Mos半導体装置の製造方法Info
- Publication number
- JPH08111390A JPH08111390A JP27062694A JP27062694A JPH08111390A JP H08111390 A JPH08111390 A JP H08111390A JP 27062694 A JP27062694 A JP 27062694A JP 27062694 A JP27062694 A JP 27062694A JP H08111390 A JPH08111390 A JP H08111390A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- contact hole
- forming
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 浅いソース・ドレインによるパンチスルー耐
性を損なうことなく、コンタクトが形成される基板表面
濃度を高めてコンタクト抵抗を低減する。 【構成】 ソース・ドレイン領域6の層間絶縁膜7に基
板1まで到達するコンタクトホール12を形成した後、
CVD法により高温酸化膜13を約500Åの厚さに堆
積する。底部に高温酸化膜13をもつコンタクトホール
12を通して基板にAs+10を100KeVのエネル
ギーで6×1015/cm2イオン注入する。このイオン
注入は約500Åの厚さの高温酸化膜13を通して行な
うので、注入された不純物11の濃度のピークがちょう
どソース・ドレイン領域の基板1と高温酸化膜13との
界面に位置する。注入した不純物を活性化するために熱
処理を施した後、高温酸化膜13をエッチングにより除
去し、その後、メタル配線用のメタル膜を層間絶縁膜7
上から全面に堆積し、パターン化を施してメタル配線を
形成する。
性を損なうことなく、コンタクトが形成される基板表面
濃度を高めてコンタクト抵抗を低減する。 【構成】 ソース・ドレイン領域6の層間絶縁膜7に基
板1まで到達するコンタクトホール12を形成した後、
CVD法により高温酸化膜13を約500Åの厚さに堆
積する。底部に高温酸化膜13をもつコンタクトホール
12を通して基板にAs+10を100KeVのエネル
ギーで6×1015/cm2イオン注入する。このイオン
注入は約500Åの厚さの高温酸化膜13を通して行な
うので、注入された不純物11の濃度のピークがちょう
どソース・ドレイン領域の基板1と高温酸化膜13との
界面に位置する。注入した不純物を活性化するために熱
処理を施した後、高温酸化膜13をエッチングにより除
去し、その後、メタル配線用のメタル膜を層間絶縁膜7
上から全面に堆積し、パターン化を施してメタル配線を
形成する。
Description
【0001】
【産業上の利用分野】本発明はMOS半導体装置の製造
方法に関し、特にメタル配線とのコンタクトの形成方法
に特徴を有するMOS半導体装置の製造方法に関するも
のである。
方法に関し、特にメタル配線とのコンタクトの形成方法
に特徴を有するMOS半導体装置の製造方法に関するも
のである。
【0002】
【従来の技術】半導体集積回路装置(LSI)の高集積
化にともない、MOSトランジスタではゲート長やコン
タクトホール径が縮小されるとともに、コンタクトホー
ルからゲート電極までの距離や素子分離領域までの距離
などのアライメントマージンも縮小されてきている。ア
ライメントマージンについては、主に写真製版を行なう
露光機のアライメント精度に依存するところが大きく、
露光機の改良で高集積化に対応してきている。しかし、
近年さらに高集積化が進むにともなって、露光機の改良
だけでは不十分となり、プロセス的な対応にも迫られて
きている。例えば、コンタクトホールを形成した後、そ
のコンタクトホールを通してソース・ドレインと同じ導
電型の不純物を基板にイオン注入することにより、コン
タクトホールがアライメントずれやオーバーエッチング
によるサイズ拡大によってソース・ドレイン領域からず
れた場合に、コンタクトホールを介して接続される電極
配線が拡散領域以外の基板と直接接触することによる動
作不良が発生するのを防ぐことが提案されている(特公
昭61−38858号公報参照)。
化にともない、MOSトランジスタではゲート長やコン
タクトホール径が縮小されるとともに、コンタクトホー
ルからゲート電極までの距離や素子分離領域までの距離
などのアライメントマージンも縮小されてきている。ア
ライメントマージンについては、主に写真製版を行なう
露光機のアライメント精度に依存するところが大きく、
露光機の改良で高集積化に対応してきている。しかし、
近年さらに高集積化が進むにともなって、露光機の改良
だけでは不十分となり、プロセス的な対応にも迫られて
きている。例えば、コンタクトホールを形成した後、そ
のコンタクトホールを通してソース・ドレインと同じ導
電型の不純物を基板にイオン注入することにより、コン
タクトホールがアライメントずれやオーバーエッチング
によるサイズ拡大によってソース・ドレイン領域からず
れた場合に、コンタクトホールを介して接続される電極
配線が拡散領域以外の基板と直接接触することによる動
作不良が発生するのを防ぐことが提案されている(特公
昭61−38858号公報参照)。
【0003】コンタクトホール径が縮小されると、コン
タクトホールの底面積も減少するため、コンタクト抵抗
の上昇を引き起こす。上記引例のようにコンタクトホー
ルを通して不純物を注入する方法は、拡散層の不純物濃
度をコンタクトホール底部において上昇させることがで
きるので、コンタクト抵抗の低減にも役に立つ方法であ
る。
タクトホールの底面積も減少するため、コンタクト抵抗
の上昇を引き起こす。上記引例のようにコンタクトホー
ルを通して不純物を注入する方法は、拡散層の不純物濃
度をコンタクトホール底部において上昇させることがで
きるので、コンタクト抵抗の低減にも役に立つ方法であ
る。
【0004】
【発明が解決しようとする課題】コンタクトホール径が
0.4μm以下というような微細なものになってくる
と、コンタクト抵抗が急激に上昇するため、コンタクト
抵抗を低減するためにはメタル配線と接触する基板表面
の不純物濃度をより高めることが望まれる。しかし、上
記の引用例のようにコンタクトホールを通して注入した
不純物の濃度ピークは基板表面よりも中に入った位置と
なり、基板表面濃度を効果的に上げることはできない。
そこで、基板表面濃度を上げようとすれば、不純物の注
入量を上げなければならなくなる。しかし、コンタクト
ホールの径が0.4μm以下というような微細なデザイ
ンルールのMOSトランジスタでは、チャネルのパンチ
スルーを制御するためにソース・ドレイン領域の拡散層
を浅くしなければならないという要請があり、基板表面
の不純物濃度を上げるために注入量を多くすると、接合
位置がソース・ドレイン領域の拡散層の深さを越えてし
まう問題が生じてくる。
0.4μm以下というような微細なものになってくる
と、コンタクト抵抗が急激に上昇するため、コンタクト
抵抗を低減するためにはメタル配線と接触する基板表面
の不純物濃度をより高めることが望まれる。しかし、上
記の引用例のようにコンタクトホールを通して注入した
不純物の濃度ピークは基板表面よりも中に入った位置と
なり、基板表面濃度を効果的に上げることはできない。
そこで、基板表面濃度を上げようとすれば、不純物の注
入量を上げなければならなくなる。しかし、コンタクト
ホールの径が0.4μm以下というような微細なデザイ
ンルールのMOSトランジスタでは、チャネルのパンチ
スルーを制御するためにソース・ドレイン領域の拡散層
を浅くしなければならないという要請があり、基板表面
の不純物濃度を上げるために注入量を多くすると、接合
位置がソース・ドレイン領域の拡散層の深さを越えてし
まう問題が生じてくる。
【0005】本発明はアライメントずれやオーバーエッ
チングに対しても対応することができ、浅いソース・ド
レインによるパンチスルー耐性を損なうことなく、コン
タクトが形成される基板表面濃度を高めてコンタクト抵
抗を低減することを目的とするものである。
チングに対しても対応することができ、浅いソース・ド
レインによるパンチスルー耐性を損なうことなく、コン
タクトが形成される基板表面濃度を高めてコンタクト抵
抗を低減することを目的とするものである。
【0006】
【課題を解決するための手段】本発明は、コンタクトホ
ールを通して基板にソース・ドレインと同じ導電型の不
純物をイオン注入する工程を含んだものであるが、その
イオン注入工程に先立って、そのコンタクトホールの底
部に層間絶縁膜のエッチングの制御又は絶縁膜の堆積や
酸化などにより絶縁膜を形成する。そして、そのイオン
注入工程は、その絶縁膜を通してソース・ドレイン領域
の基板表面とその絶縁膜との界面に不純物のピークがく
るように条件を設定して行なう。
ールを通して基板にソース・ドレインと同じ導電型の不
純物をイオン注入する工程を含んだものであるが、その
イオン注入工程に先立って、そのコンタクトホールの底
部に層間絶縁膜のエッチングの制御又は絶縁膜の堆積や
酸化などにより絶縁膜を形成する。そして、そのイオン
注入工程は、その絶縁膜を通してソース・ドレイン領域
の基板表面とその絶縁膜との界面に不純物のピークがく
るように条件を設定して行なう。
【0007】層間絶縁膜のエッチングの制御によりコン
タクトホール底部に絶縁膜を形成する工程を含む態様の
本発明では、第1導電型の半導体基板の表面のチャネル
領域とする部分の上にはゲート絶縁膜を介してゲート電
極を形成し、基板表面にはチャネル領域を挾んで第2導
電型不純物拡散層によるソース領域及びドレイン領域を
形成した後、(A)ゲート電極上から層間絶縁膜を堆積
する工程、(B)ソース領域上及びドレイン領域上で層
間絶縁膜に基板まで到達しない深さのホールを形成する
工程、(C)ホールからその底部に残存した絶縁膜を通
して基板と絶縁膜との界面に不純物のピークがくる条件
で第2導電型の不純物をイオン注入する工程、及び
(D)ホール底部の絶縁膜を除去してそのホールをコン
タクトホールとした後、コンタクトホールを介して基板
と接続されるメタル配線を形成する工程、を含んでメタ
ル配線とのコンタクトを形成する。
タクトホール底部に絶縁膜を形成する工程を含む態様の
本発明では、第1導電型の半導体基板の表面のチャネル
領域とする部分の上にはゲート絶縁膜を介してゲート電
極を形成し、基板表面にはチャネル領域を挾んで第2導
電型不純物拡散層によるソース領域及びドレイン領域を
形成した後、(A)ゲート電極上から層間絶縁膜を堆積
する工程、(B)ソース領域上及びドレイン領域上で層
間絶縁膜に基板まで到達しない深さのホールを形成する
工程、(C)ホールからその底部に残存した絶縁膜を通
して基板と絶縁膜との界面に不純物のピークがくる条件
で第2導電型の不純物をイオン注入する工程、及び
(D)ホール底部の絶縁膜を除去してそのホールをコン
タクトホールとした後、コンタクトホールを介して基板
と接続されるメタル配線を形成する工程、を含んでメタ
ル配線とのコンタクトを形成する。
【0008】コンタクトホールの底部に堆積や酸化など
により絶縁膜を形成する工程を含む態様の本発明では、
上記と同様にソース領域及びドレイン領域を形成した
後、(A)ゲート電極上から層間絶縁膜を堆積する工
程、(B)ソース領域上及びドレイン領域上で層間絶縁
膜に基板まで到達するコンタクトホールを形成する工
程、(C)コンタクトホールの底部にCVD法による堆
積膜として又は基板を酸化して得た酸化膜として第2の
絶縁膜を形成する工程、(D)コンタクトホールからそ
の底部の第2の絶縁膜を通して基板と第2の絶縁膜との
界面に不純物のピークがくる条件で第2導電型の不純物
をイオン注入する工程、及び(E)コンタクトホール底
部の第2の絶縁膜を除去した後、コンタクトホールを介
して基板と接続されるメタル配線を形成する工程、を含
んでメタル配線とのコンタクトを形成する。
により絶縁膜を形成する工程を含む態様の本発明では、
上記と同様にソース領域及びドレイン領域を形成した
後、(A)ゲート電極上から層間絶縁膜を堆積する工
程、(B)ソース領域上及びドレイン領域上で層間絶縁
膜に基板まで到達するコンタクトホールを形成する工
程、(C)コンタクトホールの底部にCVD法による堆
積膜として又は基板を酸化して得た酸化膜として第2の
絶縁膜を形成する工程、(D)コンタクトホールからそ
の底部の第2の絶縁膜を通して基板と第2の絶縁膜との
界面に不純物のピークがくる条件で第2導電型の不純物
をイオン注入する工程、及び(E)コンタクトホール底
部の第2の絶縁膜を除去した後、コンタクトホールを介
して基板と接続されるメタル配線を形成する工程、を含
んでメタル配線とのコンタクトを形成する。
【0009】
【実施例】図1は請求項1に対応した実施例を示したも
のである。 (A)P型シリコン基板1の表面に素子分離のための酸
化膜2を選択酸化法(LOCOS法)により約4500
Åの厚さに形成する。その後、ゲート絶縁膜となる熱酸
化膜3を約150Åの厚さに形成する。
のである。 (A)P型シリコン基板1の表面に素子分離のための酸
化膜2を選択酸化法(LOCOS法)により約4500
Åの厚さに形成する。その後、ゲート絶縁膜となる熱酸
化膜3を約150Åの厚さに形成する。
【0010】(B)酸化膜3上からポリシリコン膜4を
全面に約3500Åの厚さにCVD法により堆積した
後、その上にリンガラスを堆積し、熱処理を施してその
リンガラスのリンをポリシリコン膜4に拡散させてポリ
シリコン膜4をN型にし、低抵抗化する。その後リンガ
ラスを除去する。次に、ポリシリコン膜4をゲート電極
形状にパターン化した後、そのゲート電極をマスクとし
てAs+5を50KeVのエネルギーで6×1015/c
m2イオン注入する。この工程でソース・ドレイン領域
6が形成される。
全面に約3500Åの厚さにCVD法により堆積した
後、その上にリンガラスを堆積し、熱処理を施してその
リンガラスのリンをポリシリコン膜4に拡散させてポリ
シリコン膜4をN型にし、低抵抗化する。その後リンガ
ラスを除去する。次に、ポリシリコン膜4をゲート電極
形状にパターン化した後、そのゲート電極をマスクとし
てAs+5を50KeVのエネルギーで6×1015/c
m2イオン注入する。この工程でソース・ドレイン領域
6が形成される。
【0011】(C)ゲート電極上から全面に層間絶縁膜
のSiO2膜7をCVD法で約7000Åの厚さに堆積
した後、ソース・ドレイン用に注入した不純物を活性化
するための熱処理を行なう。
のSiO2膜7をCVD法で約7000Åの厚さに堆積
した後、ソース・ドレイン用に注入した不純物を活性化
するための熱処理を行なう。
【0012】(D)ソース・ドレイン領域でメタル電極
とのコンタクトを形成する位置にフォトリソグラフィー
によりレジストでホール形成用のパターンを形成し、そ
のレジストパターンをマスクとして層間絶縁膜7にドラ
イエッチングを施してホール8を形成する。このとき、
ホール8の底部にSiO2膜9が約500Åの厚さに残
る時点でエッチングを終了する。このエッチング工程は
エッチング時間により制御する。底部にSiO2膜9を
もつホール8を通して基板にAs+10を100KeV
のエネルギーで6×1015/cm2イオン注入する。こ
のイオン注入は約500Åの絶縁膜9を通して行なうの
で、注入された不純物11の濃度のピークがちょうどソ
ース・ドレイン領域の基板1と絶縁膜9との界面に位置
する。
とのコンタクトを形成する位置にフォトリソグラフィー
によりレジストでホール形成用のパターンを形成し、そ
のレジストパターンをマスクとして層間絶縁膜7にドラ
イエッチングを施してホール8を形成する。このとき、
ホール8の底部にSiO2膜9が約500Åの厚さに残
る時点でエッチングを終了する。このエッチング工程は
エッチング時間により制御する。底部にSiO2膜9を
もつホール8を通して基板にAs+10を100KeV
のエネルギーで6×1015/cm2イオン注入する。こ
のイオン注入は約500Åの絶縁膜9を通して行なうの
で、注入された不純物11の濃度のピークがちょうどソ
ース・ドレイン領域の基板1と絶縁膜9との界面に位置
する。
【0013】(E)注入した不純物を活性化するために
熱処理を施した後、ホール底部に残した絶縁膜9を全て
エッチングにより除去し、基板に到達したコンタクトホ
ール15を形成する。
熱処理を施した後、ホール底部に残した絶縁膜9を全て
エッチングにより除去し、基板に到達したコンタクトホ
ール15を形成する。
【0014】(F)メタル配線用のメタル膜としてシリ
コンと銅を僅かに含んだアルミニウム合金膜AlSiC
u膜を層間絶縁膜7上から全面に堆積した後、パターン
化を施してメタル配線16を形成する。以上の工程で、
ソース・ドレイン領域の接合深さを大きくすることな
く、メタル配線と接するソース・ドレイン領域の基板表
面を十分高濃度にすることができ、コンタクト抵抗を低
くすることができる。
コンと銅を僅かに含んだアルミニウム合金膜AlSiC
u膜を層間絶縁膜7上から全面に堆積した後、パターン
化を施してメタル配線16を形成する。以上の工程で、
ソース・ドレイン領域の接合深さを大きくすることな
く、メタル配線と接するソース・ドレイン領域の基板表
面を十分高濃度にすることができ、コンタクト抵抗を低
くすることができる。
【0015】また、コンタクトホールを形成する際のア
ライメントずれやオーバーエッチングによりコンタクト
ホール15が素子分離用の酸化膜2上に重なった場合な
ど、コンタクトホール内にソース・ドレイン用の不純物
が拡散していない基板が露出することになるが、その場
合でもコンタクトホールを通して基板にソース・ドレイ
ンと同じ導電型の不純物を導入するので、得られるMO
Sトランジスタの動作不良を防ぐことができる。
ライメントずれやオーバーエッチングによりコンタクト
ホール15が素子分離用の酸化膜2上に重なった場合な
ど、コンタクトホール内にソース・ドレイン用の不純物
が拡散していない基板が露出することになるが、その場
合でもコンタクトホールを通して基板にソース・ドレイ
ンと同じ導電型の不純物を導入するので、得られるMO
Sトランジスタの動作不良を防ぐことができる。
【0016】図2は請求項3に対応した実施例の工程の
うち、図1の(D)の工程に対応したものを示したもの
である。その工程の前の工程(A)〜(C)は図1のも
のと同じである。図1(A)〜(C)により、層間絶縁
膜7まで形成し、ソース・ドレイン用に注入された不純
物を活性化するための熱処理を施す。
うち、図1の(D)の工程に対応したものを示したもの
である。その工程の前の工程(A)〜(C)は図1のも
のと同じである。図1(A)〜(C)により、層間絶縁
膜7まで形成し、ソース・ドレイン用に注入された不純
物を活性化するための熱処理を施す。
【0017】(D2−1)ソース・ドレイン領域にメタ
ル電極とのコンタクトを形成する位置に、フォトリソグ
ラフィーによりレジストでホール形成用のパターンを形
成し、そのレジストパターンをマスクとして層間絶縁膜
7にドライエッチングを施し、ソース・ドレイン領域6
の基板1まで到達するコンタクトホール12を形成す
る。
ル電極とのコンタクトを形成する位置に、フォトリソグ
ラフィーによりレジストでホール形成用のパターンを形
成し、そのレジストパターンをマスクとして層間絶縁膜
7にドライエッチングを施し、ソース・ドレイン領域6
の基板1まで到達するコンタクトホール12を形成す
る。
【0018】(D2−2)層間絶縁膜7上からCVD法
により高温酸化膜13を約500Åの厚さに堆積する。
この工程でコンタクトホール12の底部に絶縁膜として
の高温酸化膜13が約500Åの厚さに形成される。底
部に高温酸化膜13をもつコンタクトホール12を通し
て基板にAs+10を100KeVのエネルギーで6×
1015/cm2イオン注入する。このイオン注入は約5
00Åの厚さの高温酸化膜13を通して行なうので、注
入された不純物11の濃度のピークがちょうどソース・
ドレイン領域の基板1と高温酸化膜13との界面に位置
する。
により高温酸化膜13を約500Åの厚さに堆積する。
この工程でコンタクトホール12の底部に絶縁膜として
の高温酸化膜13が約500Åの厚さに形成される。底
部に高温酸化膜13をもつコンタクトホール12を通し
て基板にAs+10を100KeVのエネルギーで6×
1015/cm2イオン注入する。このイオン注入は約5
00Åの厚さの高温酸化膜13を通して行なうので、注
入された不純物11の濃度のピークがちょうどソース・
ドレイン領域の基板1と高温酸化膜13との界面に位置
する。
【0019】その後、注入した不純物を活性化するため
に熱処理を施した後、高温酸化膜13をエッチングによ
り除去する。その後、メタル配線用のメタル膜を層間絶
縁膜7上から全面に堆積し、パターン化を施してメタル
配線を形成する。
に熱処理を施した後、高温酸化膜13をエッチングによ
り除去する。その後、メタル配線用のメタル膜を層間絶
縁膜7上から全面に堆積し、パターン化を施してメタル
配線を形成する。
【0020】図3は請求項4に対応した実施例の工程の
うち、図1の(D)の工程に対応したものを示したもの
である。その工程の前の工程(A)〜(C)は図1のも
のと同じである。図1(A)〜(C)により、層間絶縁
膜7まで形成し、ソース・ドレイン用に注入された不純
物を活性化するための熱処理を施す。
うち、図1の(D)の工程に対応したものを示したもの
である。その工程の前の工程(A)〜(C)は図1のも
のと同じである。図1(A)〜(C)により、層間絶縁
膜7まで形成し、ソース・ドレイン用に注入された不純
物を活性化するための熱処理を施す。
【0021】(D3−1)ソース・ドレイン領域にメタ
ル電極とのコンタクトを形成する位置に、フォトリソグ
ラフィーによりレジストでホール形成用のパターンを形
成し、そのレジストパターンをマスクとして層間絶縁膜
7にドライエッチングを施し、ソース・ドレイン領域6
の基板1まで到達するコンタクトホール12を形成す
る。
ル電極とのコンタクトを形成する位置に、フォトリソグ
ラフィーによりレジストでホール形成用のパターンを形
成し、そのレジストパターンをマスクとして層間絶縁膜
7にドライエッチングを施し、ソース・ドレイン領域6
の基板1まで到達するコンタクトホール12を形成す
る。
【0022】(D3−2)ウエット熱酸化法によりコン
タクトホール12の底部に露出しているソース・ドレイ
ン領域の基板1を酸化して約500Åの厚さの熱酸化膜
14を形成する。底部に熱酸化膜14をもつコンタクト
ホール12を通して基板にAs+10を100KeVの
エネルギーで6×1015/cm2イオン注入する。この
イオン注入は約500Åの厚さの熱酸化膜14を通して
行なうので、注入された不純物11の濃度のピークがち
ょうどソース・ドレイン領域の基板1と熱酸化膜14と
の界面に位置する。
タクトホール12の底部に露出しているソース・ドレイ
ン領域の基板1を酸化して約500Åの厚さの熱酸化膜
14を形成する。底部に熱酸化膜14をもつコンタクト
ホール12を通して基板にAs+10を100KeVの
エネルギーで6×1015/cm2イオン注入する。この
イオン注入は約500Åの厚さの熱酸化膜14を通して
行なうので、注入された不純物11の濃度のピークがち
ょうどソース・ドレイン領域の基板1と熱酸化膜14と
の界面に位置する。
【0023】その後、注入した不純物を活性化するため
に熱処理を施した後、コンタクトホール底部の熱酸化膜
14をエッチングにより除去する。その後、メタル配線
用のメタル膜を層間絶縁膜7上から全面に堆積し、パタ
ーン化を施してメタル配線を形成する。
に熱処理を施した後、コンタクトホール底部の熱酸化膜
14をエッチングにより除去する。その後、メタル配線
用のメタル膜を層間絶縁膜7上から全面に堆積し、パタ
ーン化を施してメタル配線を形成する。
【0024】上記の実施例は本発明をシングルドレイン
構造のNチャネル型MOSトランジスタに適用した例を
示しているが、本発明はPチャネル型MOSトランジス
タに適用することは勿論、LDD構造や二重拡散ドレイ
ン構造、あるいはゲートオーバーラップ構造を有するM
OSトランジスタ、さらにその他の絶縁ゲート型トラン
ジスタにも同様に適用することができる。本発明はさら
に、バイポーラ型トランジスタでメタル配線とのコンタ
クトを形成する工程に適用することができる。
構造のNチャネル型MOSトランジスタに適用した例を
示しているが、本発明はPチャネル型MOSトランジス
タに適用することは勿論、LDD構造や二重拡散ドレイ
ン構造、あるいはゲートオーバーラップ構造を有するM
OSトランジスタ、さらにその他の絶縁ゲート型トラン
ジスタにも同様に適用することができる。本発明はさら
に、バイポーラ型トランジスタでメタル配線とのコンタ
クトを形成する工程に適用することができる。
【0025】
【発明の効果】本発明ではコンタクトホールを介してメ
タル配線と接続されるソース・ドレイン領域の半導体基
板界面付近を高濃度不純物層にすることができるので、
コンタクト抵抗を十分に低抵抗化することができる。ま
た、アライメントずれなどによりコンタクトホールがソ
ース・ドレイン領域からはみ出した場合でも動作不良が
起こるのを防ぐことができる。また、本発明ではコンタ
クトホールを通して基板に不純物をイオン注入する際、
コンタクトホール底部に設けた絶縁膜を通して行なうの
で、ソース・ドレイン領域の接合深さを深くすることな
く、基板と絶縁膜界面の不純物濃度を高めることができ
る。特に、請求項1の本発明においては、コンタクトホ
ールを通して基板に不純物を注入する際にコンタクトホ
ール底部に設ける絶縁膜として層間絶縁膜の一部を残存
させるようにしたので、コンタクトホールを形成するた
めのエッチングをコンタクトホールが基板に到達する前
に停止するだけでよく、特に工程の追加を必要としな
い。請求項2〜4の本発明では、層間絶縁膜の厚さが場
所により異なるような場合にも、層間絶縁膜に基板まで
到達するコンタクトホールを開口した後に基板全体に一
定膜厚の絶縁膜を形成することができるので、基板面内
でのばらつきを抑えて、コンタクト抵抗を均一なものに
することができる。
タル配線と接続されるソース・ドレイン領域の半導体基
板界面付近を高濃度不純物層にすることができるので、
コンタクト抵抗を十分に低抵抗化することができる。ま
た、アライメントずれなどによりコンタクトホールがソ
ース・ドレイン領域からはみ出した場合でも動作不良が
起こるのを防ぐことができる。また、本発明ではコンタ
クトホールを通して基板に不純物をイオン注入する際、
コンタクトホール底部に設けた絶縁膜を通して行なうの
で、ソース・ドレイン領域の接合深さを深くすることな
く、基板と絶縁膜界面の不純物濃度を高めることができ
る。特に、請求項1の本発明においては、コンタクトホ
ールを通して基板に不純物を注入する際にコンタクトホ
ール底部に設ける絶縁膜として層間絶縁膜の一部を残存
させるようにしたので、コンタクトホールを形成するた
めのエッチングをコンタクトホールが基板に到達する前
に停止するだけでよく、特に工程の追加を必要としな
い。請求項2〜4の本発明では、層間絶縁膜の厚さが場
所により異なるような場合にも、層間絶縁膜に基板まで
到達するコンタクトホールを開口した後に基板全体に一
定膜厚の絶縁膜を形成することができるので、基板面内
でのばらつきを抑えて、コンタクト抵抗を均一なものに
することができる。
【図1】請求項1に対応した実施例を示す工程断面図で
ある。
ある。
【図2】請求項3に対応した実施例のうちの要部の工程
断面図である。
断面図である。
【図3】請求項4に対応した実施例のうちの要部の工程
断面図である。
断面図である。
1 P型シリコン基板 3 ゲート絶縁膜 4 ポリシリコンゲート電極 6 ソース・ドレイン領域 7 層間絶縁膜 8 底に絶縁膜を残したホール 9 コンタクトホール底部に残した絶縁膜 11 コンタクトホール底部の絶縁膜を通して注入
された不純物 12,15 コンタクトホール 16 メタル配線
された不純物 12,15 コンタクトホール 16 メタル配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 進藤 泰之 東京都大田区中馬込1丁目3番6号 株式 会社リコー内
Claims (4)
- 【請求項1】 第1導電型の半導体基板の表面のチャネ
ル領域とする部分の上にはゲート絶縁膜を介してゲート
電極を形成し、基板表面にはチャネル領域を挾んで第2
導電型不純物拡散層によるソース領域及びドレイン領域
を形成した後、以下の工程を含んでメタル配線とのコン
タクトを形成することを特徴とするMOS半導体装置の
製造方法。 (A)ゲート電極上から絶縁膜を堆積する工程、(B)
ソース領域上及びドレイン領域上で前記絶縁膜に基板ま
で到達しない深さのホールを形成する工程、(C)前記
ホールからその底部に残存した絶縁膜を通して基板と絶
縁膜との界面に不純物のピークがくる条件で第2導電型
の不純物をイオン注入する工程、(D)ホール底部の絶
縁膜を除去してそのホールをコンタクトホールとした
後、コンタクトホールを介して基板と接続されるメタル
配線を形成する工程。 - 【請求項2】 第1導電型の半導体基板の表面のチャネ
ル領域とする部分の上にはゲート絶縁膜を介してゲート
電極を形成し、基板表面にはチャネル領域を挾んで第2
導電型不純物拡散層によるソース領域及びドレイン領域
を形成した後、以下の工程を含んでメタル配線とのコン
タクトを形成することを特徴とするMOS半導体装置の
製造方法。 (A)ゲート電極上から絶縁膜を堆積する工程、(B)
ソース領域上及びドレイン領域上で前記絶縁膜に基板ま
で到達するコンタクトホールを形成する工程、(C)コ
ンタクトホールの底部に第2の絶縁膜を形成する工程、
(D)コンタクトホールからその底部の第2の絶縁膜を
通して基板と第2の絶縁膜との界面に不純物のピークが
くる条件で第2導電型の不純物をイオン注入する工程、
(E)コンタクトホール底部の第2の絶縁膜を除去した
後、コンタクトホールを介して基板と接続されるメタル
配線を形成する工程。 - 【請求項3】 第2の絶縁膜はCVD法による堆積膜で
ある請求項2に記載のMOS半導体装置の製造方法。 - 【請求項4】 第2の絶縁膜はコンタクトホール底部に
露出した基板を酸化して形成された酸化膜である請求項
2に記載のMOS半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27062694A JP3380069B2 (ja) | 1994-10-07 | 1994-10-07 | Mos半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27062694A JP3380069B2 (ja) | 1994-10-07 | 1994-10-07 | Mos半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08111390A true JPH08111390A (ja) | 1996-04-30 |
JP3380069B2 JP3380069B2 (ja) | 2003-02-24 |
Family
ID=17488715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27062694A Expired - Fee Related JP3380069B2 (ja) | 1994-10-07 | 1994-10-07 | Mos半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3380069B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005229096A (ja) * | 2004-02-12 | 2005-08-25 | Samsung Sdi Co Ltd | Ldd構造を有する薄膜トランジスタ及びその製造方法 |
-
1994
- 1994-10-07 JP JP27062694A patent/JP3380069B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005229096A (ja) * | 2004-02-12 | 2005-08-25 | Samsung Sdi Co Ltd | Ldd構造を有する薄膜トランジスタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3380069B2 (ja) | 2003-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6967409B2 (en) | Semiconductor device and method of manufacturing the same | |
KR19980041851A (ko) | 게이트/소오스/드레인 영역을 도핑하기 위해 자기 정렬된옥시염화인을 사용하여 융기된 소오스/드레인 mosfet를 제조하는 방법 | |
JP3466874B2 (ja) | 半導体装置及びその製造方法 | |
JPH09129752A (ja) | Cmos集積回路の製造方法 | |
US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
JPH09260656A (ja) | 半導体装置の製造方法 | |
JPH098135A (ja) | 半導体装置の製造方法 | |
JP3380069B2 (ja) | Mos半導体装置の製造方法 | |
KR0171732B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
JPH1064898A (ja) | 半導体装置の製造方法 | |
JP3038740B2 (ja) | 半導体装置の製造方法 | |
US6277699B1 (en) | Method for forming a metal-oxide-semiconductor transistor | |
JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JPH09266255A (ja) | 半導体装置の製造方法 | |
KR100247811B1 (ko) | 반도체장치의 제조방법 | |
JP3886316B2 (ja) | 半導体装置の製造方法 | |
KR20020096393A (ko) | 모스 트랜지스터의 제조방법 | |
JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
JPH07273197A (ja) | 半導体装置及びその製造方法 | |
JP3349413B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |