KR20020043021A - 반도체 소자의 콘택에서 오믹층을 형성하는 방법 - Google Patents
반도체 소자의 콘택에서 오믹층을 형성하는 방법 Download PDFInfo
- Publication number
- KR20020043021A KR20020043021A KR1020000072422A KR20000072422A KR20020043021A KR 20020043021 A KR20020043021 A KR 20020043021A KR 1020000072422 A KR1020000072422 A KR 1020000072422A KR 20000072422 A KR20000072422 A KR 20000072422A KR 20020043021 A KR20020043021 A KR 20020043021A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- titanium
- contact
- temperature
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000010936 titanium Substances 0.000 claims abstract description 52
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 43
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 12
- 239000000460 chlorine Substances 0.000 claims abstract description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 1
- 238000004220 aggregation Methods 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 229910008486 TiSix Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체 소자의 실리콘 기판 상에 형성된 콘택에서 TiCl4소스 가스를 이용한 화학 기상 증착법(CVD)으로 오믹층을 형성할 때, 상기 CVD를 이용하여 타이타늄(Ti)을 저온에서 일부 두께만큼 먼저 증착하고, 상기 CVD 증착 온도를 상기 저온으로부터 고온까지 상승시키면서 상기 타이타늄의 나머지 두께만큼 CVD법으로 증착한다. 이때 상기 실리콘 기판과 접하는 영역에서 상기 기증착된 일부 두께의 타이타늄(Ti)은 결정질인 타이타늄 실리사이드(Ti-silicide)로 변한다. 이러한 오믹층은 누설 전류의 감소 및 콘택 저항의 감소 같은 소자의 특성을 개선 시키는 효과를 가져다준다.
Description
본 발명은 반도체 소자의 콘택에서 소자 특성을 향상시키기 위한 오믹층을 형성하는 방법에 관한 것이다.
통상 반도체 소자의 매탈 콘택에서 금속 배선을 형성하는 방법 중에서 물리적 기상 증착법(또는 PVD : Physical Vapour Deposition 방법)에 의한 금속 배선의 형성은 낮은 질의 덮임으로 인해 기가급(Giga 급) 이상의 디램(DRAM)과 같은 초고집적 소자에서는 그 사용이 제한을 받는다. 따라서 이에 대한 대안으로서 금속 배선으로서 화학 기상 증착 방법(CVD : Chemical Vapour Deposition 방법)에 의하여 금속인 타이타늄(Titanium)을 증착하는 방법이 연구되고 있다. 현재 오믹층을 형성하기 위한 CVD를 이용한 타이타늄 증착용 소스 물질로서 타이타늄 테트라 클로라이드(이하에서 TiCl4라 한다)를 주로 사용하고 있다.
그러나, 이 물질은 증착 온도가 600℃ 이상의 고온일 때는 상기 타이타늄의 증착시 서브 실리콘 기판의 침식 및 타이타늄 실리사이드의 응집등으로 큰 누설 전류가 유발된다.
반면에 상기 증착 온도가 600℃ 이하의 저온 일 때는 불완전한 비정질 타이타늄 실리사이드(TiSix)의 생성 등으로 인해 높은 콘택 저항이 발생하는 등 반도체 소자의 특성이 저하되는 문제점이 있었다.
본 발명의 목적은 반도체 소자의 콘택 저항을 개선하고 누설 전류를 최소화 할 수 있는 반도체 소자의 콘택에서 오믹층을 형성하는 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따르면, 반도체 소자의 메탈 콘택 및 비트 라인 콘택에서 TiCl4소스 가스를 이용한 화학 기상 증착법으로 오믹층을 형성할 때, CVD를 이용하여 타이타늄(Ti)을 저온에서 일부 두께 만큼 먼저 증착한다. 이어서 상기 CVD 증착 온도를 고온으로 상승시키면서 상기 타이타늄의 나머지 두께를 형성함과 동시에 상기 기 증착된 일부 두께의 타이타늄(Ti)을 결정질인 타이타늄 실리사이드(Ti-silicide)화 시킨다. 따라서, 상기 오믹층을 형성 할 때 서브 실리콘의 침식 및 상기 타이타늄 실리사이드의 응집이 최소화 된다. 그 결과 소자의 콘택 저항이 개선되고 누설 전류가 최소화되며, 나아가 소자의 특성 및 신뢰성이 향상된다.
보다 상세히 언급하면, 상기 CVD 방법으로 타이타늄을 증착할 시 먼저 550℃ 이하의 저온에서 일정 두께의 타이타늄을 증착한 후 상기 CVD 증착 온도를 상승시키면서 남은 두께의 타이타늄을 증착한다. 다시말해서, 실리콘 기판의 침식을 방지하기 위하여 일차적으로 550℃ 이하의 저온에서 일정 두께의 타이타늄(Ti) 금속층을 형성하고 나서 연속적으로 600℃ 이상으로 CVD 증착 온도를 상승시키면서 나머지 두께의 타이타늄 금속층을 증착한다. 한편 상기 나머지 두께의 타이타늄 금속층을 상기 600℃ 이상의 고온으로 증착 시키는 동안 상기 550℃ 이하의 저온에서 기 증착된 상기 일정 두께의 타이타늄이 상기 고온으로 인해 결정질을 갖는 타이타늄-실리사이드(Ti-silicide)가 된다. 이 때 상기 실리콘 기판과 상기 Ti-silicide의 계면은 상기 Ti-silicide의 응집 없는 매우 고른 형상을 보인다. 따라서, 소자의 콘택 저항이 낮추어지고 또한 누설 전류가 감소되며 나아가 소자의 특성이 전반적으로 향상된다.
도 1 및 도2 는 본 발명에 따른 오믹층을 형성하는 공정을 보여주는 단면도
도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 절연층
3 : 저온 증착된 CVD 타이타늄층 4 : 고온 증착된 CVD 타이타늄층
5 : 타이타늄 나이트라이드층 6 : 금속 배선층
7 : 타이타늄 실리사이드층
도 1 및 도 2는 본 발명에 따른 오믹층을 형성하는 공정을 보여주는 단면도들이다. 참고로 도 1에서 비트 라인 콘택 및 메탈 콘택의 형성까지는 기존의 콘택 형성 방법과 동일하다. 상기 콘택 형성 이후 상기 오믹층을 형성하는 공정이 본 발명에 속한다.
먼저 도 1에 따르면, 실리콘 기판(1) 상에 절연층(2)이 형성되고, 이 절연층(2) 상에 포토 리토그래피 공정 및 에치 공정을 수행하는 것에 의해 콘택을 형성한다. 이 때, 상기 콘택 내부 바닦에 해당하는 상기 실리콘 기판(1)의 표면은 공기 중에 노출되므로 그 노출된 표면 상에는 자연 산화막이 형성된다.
따라서, 먼저 상기 콘택 바닦에 형성된 상기 자연 산화막을 건식 또는 습식 에치 방법에 의해 제거한 후 상기 콘택의 표면 상에 일차적으로 저온 CVD 타이타늄층(3)을 일부 즉, 제 1 두께만큼 증착한다.
상기 저온 CVD 조건을 살펴보면, 공정 온도는 550℃ 이하이고, 공정 압력은 0.5 - 20Torr, 소스 가스로서는 TiCl4, 상기 TiCl4의 소스 유량은 1 -100sccm, 수소 유량은 100 - 5000sccm, 아르곤(Ar) 유량은 100 - 5000sccm, 그리고 RF(radio frequency) 파워는 100 - 1000와트(WATT)이다. 이와 같은 조건들하에서 상기 Ti는 플라즈마 여기 방식으로 증착된다.
이어서, 상기 제1 두께의 Ti 박막내에 잔류하는 금속의 부식을 유발할 수 있는 클로린 (염소 : Cl) 기 성분을 제거하기 위하여 수소(H) 분위기 하에서 열처리 또는 플라즈마 처리를 상기 저온 CVD 타이타늄 증착과 동일 조건으로 실시한다.
연속하여 상기 증착 온도를 점진적으로 상승 시키면서 원하는 타이타늄의 두께중 남은 두께에 해당하는 제 2 두께 만큼의 타이타늄층(4)을 증착한다. 상기 고온 CVD 조건을 살펴보면, 상기 저온 증착 온도인 550℃ 이하의 제 1 온도로부터 점진적으로 700℃ 이하의 제 2 온도까지 상승시키면서 상기 제 2 두께의타이타늄층(4)을 형성한다.
이 때, 상기 550℃ 이상의 고온으로 인해 상기 기증착된 제1 두께의 상기 저온 CVD 타이타늄은 상기 실리콘 기판(1)과의 접촉 부분에서 상기 실리콘 기판(1)과 반응하여 결정질의 타이타늄 실리사이드(7)로 변한다. 이와 같이 형성된 타이타늄 실리사이드(7)는 상기 콘택 바닦에서 상기 실리콘 기판(1)이 침식되거나 또는 상기 타이타늄 실리사이드가 침식되는 것과 같은 응집 현상이 최대한 억제될 수 있다.
상기 고온 CVD 조건을 살펴보면, 상기 공정 온도의 상승 속도는 5 - 20C/sec, 공정 압력은 0.5 - 20Torr, 소스 가스로서는 TiCl4, 상기 TiCl4의 소스 유량은 1 -100sccm, 수소 유량은 100 - 5000sccm, 아르곤(Ar) 유량은 100 - 5000sccm, 그리고 RF(radio frequency) 파워는 100 - 1000와트(WATT)이다. 이와 같은 조건들하에서 상기 Ti는 플라즈마 여기 방식으로 증착된다.
이어서, 금속 절연층인 금속 TiN층(5)이 상기 완성된 상기 타이타늄층(3,4) 상에 형성되고 상기 금속 TiN층(5) 상에는 금속 배선으로서 알루미늄층(6)(또는 텅스텐층)이 형성된다.
전술한 바와 같이 본 발명에 따르면 다음과 같은 효과가 있다.
종래 TiCl4소스 가스를 이용하여 오믹층을 형성하면, 고온 CVD 타이타늄 형성시 실리콘 기판의 침식 및 TiSix의 응집 현상에 의한 누설 전류가 증가할 수 있었고, 또한 불완전한 타이타늄 실리사이드(Ti-silicide)의 생성으로 인해 저온 CVD타이타늄 형성시 콘택 저항이 증가된다는 문제점이 있었다.
본 발명에서는 완전한 타이타늄의 형성으로 인해 저저항 및 저누설 전류를 갖는 소자를 제조할 수 있다. 따라서, 본 발명은 다른 온도 조건들하에서 순차적으로 CVD 공정들을 진행하여 원하는 두께의 타이타늄층을 형성하기 때문에 상기 Ti-silicide가 상기 타이타늄층이 고온에서 형성되는 동안 만들어진다.
따라서, 초고집적 반도체 소자의 메탈 콘택 및 비트라인 콘택상에 금속 배선을 형성할 시 누설 전류의 방지 및 콘택 저항의 감소 효과를 얻을 수 있고 나아가 반도체 소자의 특성 및 신뢰성을 얻을 수 있게 된다.
Claims (9)
- 반도체 소자의 실리콘 기판 상에 형성된 콘택에서 TiCl4소스 가스를 이용한 화학 기상 증착법(CVD)으로 오믹층을 형성할 때, 상기 CVD를 이용하여 타이타늄(Ti)을 저온의 제 1 온도에서 일부 두께인 제 1 두께만큼 먼저 증착하는 스텝; 그리고상기 CVD 증착 온도를 상기 제 1 온도로부터 고온의 제 2 온도로 상승 시키면서 상기 타이타늄의 나머지 두께인 제 2 두께만큼 상기 타이타늄을 CVD법으로 형성함과 동시에 상기 실리콘 기판과 접하는 영역에서 상기 기증착된 제 1 두께의 타이타늄(Ti)을 결정질인 타이타늄 실리사이드(Ti-silicide)화 시키는 스텝을 구비함을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
- 제 1 항에 있어서, 상기 콘택은 메탈 콘택 및 비트 라인 콘택을 포함하는 것을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
- 제 1 항에 있어서, 상기 제 1 두께의 저온 CVD 타이타늄층을 형성하기 전에 상기 콘택 바닦에 해당하는 실리콘 기판의 표면상에 형성된 자연 산화막을 건식 및 습식 에치 방법들 중 어느 한 방법에 의해 제거하는 스텝을 더 구비함을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
- 제 1 항에 있어서, 상기 제 1 두께의 타이타늄을 증착하는 저온 CVD 공정 조건들로서, 상기 제 1 온도는 550℃ 이하이고, 공정 압력은 0.5 - 20Torr, 소스 가스로서는 TiCl4, 상기 TiCl4의 소스 유량은 1 -100sccm, 수소 유량은 100 - 5000sccm, 아르곤(Ar) 유량은 100 - 5000sccm, 그리고 RF(radio frequency) 파워는 100 - 1000와트(WATT)임을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
- 제 4 항에 있어서, 상기 타이타늄층은 상기 조건들하에서 플라즈마 여기 방식으로 증착됨을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
- 제 1 항에 있어서, 상기 제 2 두께의 타이타늄(Ti)을 형성하기 전에, 상기 제1 두께의 Ti 층내에 잔류하는 금속의 부식을 유발할 수 있는 클로린(염소:Cl) 기 성분을 제거하기 위하여 수소(H) 분위기 하에서 열처리와 플라즈마 처리 중 어느 하나를 상기 저온 CVD 타이타늄 증착과 동일 조건으로 수행하는 스텝을 더 구비함을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
- 제 1 항에 있어서, 상기 고온인 제 2 온도 CVD 공정 조건들로서, 상기 제1 온도는 550℃ 이하, 상기 제 2 온도는 상기 제 1 온도 이상 그리고 700℃ 이하이고, 상기 공정 온도의 상승 속도는 5 -20C/sec, 공정 압력은 0.5 - 20Torr, 소스 가스로서는 TiCl4, 상기 TiCl4의 소스 유량은 1 -100sccm, 수소 유량은 100 - 5000sccm, 아르곤(Ar) 유량은 100 - 5000sccm, 그리고 RF(radio frequency) 파워는 100 - 1000와트(WATT)임을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
- 제 1 항에 있어서, 금속 절연층을 상기 완성된 상기 타이타늄층 상에 형성하고 상기 TiN층상에는 금속 배선층을 형성하는 스텝을 더 구비함을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
- 제 8 항에 있어서, 상기 금속 절연층은 TiN층이고 상기 금속 배선층은 알루미늄층과 텅스텐층 중 어느 하나임을 특징으로 하는 반도체 소자의 콘택에서 오믹층을 형성하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000072422A KR20020043021A (ko) | 2000-12-01 | 2000-12-01 | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000072422A KR20020043021A (ko) | 2000-12-01 | 2000-12-01 | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020043021A true KR20020043021A (ko) | 2002-06-08 |
Family
ID=27678984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000072422A KR20020043021A (ko) | 2000-12-01 | 2000-12-01 | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020043021A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040011874A (ko) * | 2002-07-31 | 2004-02-11 | 삼성전자주식회사 | 반도체 소자의 도전막 형성방법 및 이를 이용한 반도체소자의 콘택 형성방법 |
| CN102881580A (zh) * | 2008-08-14 | 2013-01-16 | 旺宏电子股份有限公司 | 一种半导体装置及其制造方法 |
| CN113223951A (zh) * | 2020-01-21 | 2021-08-06 | 夏泰鑫半导体(青岛)有限公司 | 半导体处理工艺及半导体元器件 |
-
2000
- 2000-12-01 KR KR1020000072422A patent/KR20020043021A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040011874A (ko) * | 2002-07-31 | 2004-02-11 | 삼성전자주식회사 | 반도체 소자의 도전막 형성방법 및 이를 이용한 반도체소자의 콘택 형성방법 |
| CN102881580A (zh) * | 2008-08-14 | 2013-01-16 | 旺宏电子股份有限公司 | 一种半导体装置及其制造方法 |
| CN113223951A (zh) * | 2020-01-21 | 2021-08-06 | 夏泰鑫半导体(青岛)有限公司 | 半导体处理工艺及半导体元器件 |
| CN113223951B (zh) * | 2020-01-21 | 2022-12-02 | 夏泰鑫半导体(青岛)有限公司 | 半导体处理工艺及半导体元器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050037797A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US7709376B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| JPH08250497A (ja) | 半導体装置の金属配線層の形成方法 | |
| JP2022535444A (ja) | 充填による選択的金属用のプロセス統合アプローチ | |
| US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| KR100376266B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| KR20020043021A (ko) | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 | |
| KR100400248B1 (ko) | 반도체소자의 배선 형성방법 | |
| US6174795B1 (en) | Method for preventing tungsten contact plug loss after a backside pressure fault | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| US7312150B2 (en) | Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same | |
| KR100445411B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100753416B1 (ko) | 반도체 소자의 제조방법 | |
| KR20060107763A (ko) | 콘택 형성 동안에 콘택홀 폭 증가를 방지하는 방법 | |
| JP3129251B2 (ja) | コンタクトプラグ形成方法 | |
| KR100459945B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100395906B1 (ko) | 반도체소자의 금속층 형성 방법 | |
| JPH05206081A (ja) | ドライエッチング方法 | |
| KR100395912B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH05291179A (ja) | 半導体装置の製造方法 | |
| KR100443243B1 (ko) | 반도체 소자의 금속 배선층 형성방법 | |
| JP3018602B2 (ja) | ドライエッチング方法 | |
| JPH0794448A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |