CN113223951B - 半导体处理工艺及半导体元器件 - Google Patents
半导体处理工艺及半导体元器件 Download PDFInfo
- Publication number
- CN113223951B CN113223951B CN202010072119.5A CN202010072119A CN113223951B CN 113223951 B CN113223951 B CN 113223951B CN 202010072119 A CN202010072119 A CN 202010072119A CN 113223951 B CN113223951 B CN 113223951B
- Authority
- CN
- China
- Prior art keywords
- layer
- titanium
- temperature
- titanium layer
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 104
- 239000010936 titanium Substances 0.000 claims abstract description 104
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 32
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000002131 composite material Substances 0.000 claims abstract description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000008021 deposition Effects 0.000 claims description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 description 4
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 4
- 208000012868 Overgrowth Diseases 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000011066 ex-situ storage Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体处理工艺，其包括以下步骤：提供复合结构，包括层叠设置的硅基体及绝缘层，且所述绝缘层上开设有露出部分所述硅基体的开口；在第一温度下沉积第一钛层，所述第一钛层形成于所述绝缘层背离所述硅基体的表面、所述开口的侧壁及从所述开口露出的部分所述硅基体，且从所述开口露出的所述硅基体的表面与部分沉积的所述第一钛层反应形成硅化钛层；通入氨气对所述第一钛层进行氮化处理，使得所述第一钛层远离所述硅基体的部分反应形成氮化钛层；以及在第二温度下沉积第二钛层，所述第二钛层覆盖所述氮化钛层，其中，所述第一温度小于所述第二温度。本发明还提供由上述半导体处理工艺制得的半导体器件。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体处理工艺及半导体元器件。
背景技术
现如今，半导体元器件已广泛地得到使用。半导体元器件的制备是在基础的硅晶圆基底上进行，经过一系列选择性蚀刻与薄膜沉积，从而在晶圆上形成极小的结构，实现电路设计的功能。
而随着半导体元器件结构的小型化，在纵横比增加的开口中形成阶梯覆盖和稳定的金属沉积膜层的难度也随之增加。在高纵横比开口的半导体元器件上沉积金属时，现有的半导体处理工艺沉积钛层时，相应形成的硅化钛层厚度不均，还容易出现孔隙(void)导致产品不良。
发明内容
有鉴于此，本发明提供一种能够形成厚度均匀的硅化钛层的半导体处理工艺。
另，还有必要提供一种由上述半导体处理工艺获得的半导体器件。
本发明提供一种半导体处理工艺，其包括以下步骤：
提供复合结构，包括层叠设置的硅基体及绝缘层，且所述绝缘层上开设有露出部分所述硅基体的开口；
在第一温度下沉积第一钛层，所述第一钛层形成于所述绝缘层背离所述硅基体的表面、所述开口的侧壁及从所述开口露出的部分所述硅基体，且从所述开口露出的所述硅基体的表面与部分沉积的所述第一钛层反应形成硅化钛层，其中，在所述第一温度下沉积的所述第一钛层的厚度为10埃至50埃，在所述第一温度下形成的所述硅化钛层的厚度为5埃至45埃；
通入氨气对所述第一钛层进行氮化处理，使得所述第一钛层远离所述硅基体的部分反应形成氮化钛层，其中，氮化处理后，所述硅化钛层的厚度为15埃至55埃，所述氮化钛层的厚度为5埃至15埃，所述第一钛层的厚度为5埃至45埃；以及
在第二温度下沉积第二钛层，所述第二钛层覆盖所述氮化钛层，其中，所述第一温度小于所述第二温度，在所述第二钛层沉积完成后，所述第二钛层的厚度为50埃至200埃，所述硅化钛层的厚度为20埃至60埃，所述氮化钛层的厚度为15埃至55埃，所述第一钛层的厚度小于或等于40埃。
相较于现有技术，本发明通过在低于第二温度的第一温度下形成第一钛层，在避免影响第一钛层沉积的前提下，使得沉积的钛渗入所述硅基体时扩散均匀，使得初步形成的硅化钛层的厚度均匀；而后在第二钛层沉积之前对第一钛层进行氮化处理，使第一钛层部分形成氮化钛层，隔绝了后续第二钛层向硅基体方向渗入，避免了硅化钛层的过度生长。
附图说明
图1为本发明实施方式提供的复合结构的剖视图。
图2为在图1所示的复合结构上形成第一钛层后的剖视图。
图3为在图2所示的第一钛层上形成氮化钛层后的剖视图。
图4为对图3所示的氮化钛层上形成第二钛层后的剖视图。
主要元件符号说明
复合结构 10
硅基体 11
绝缘层 15
开口 150
第一钛层 20
硅化钛层 25
氮化钛层 30
第二钛层 40
半导体器件 100
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图4，本发明实施方式提供一种半导体处理工艺，其包括以下步骤：
步骤S1，请参阅图1，提供复合结构10，所述复合结构10包括层叠设置的硅基体11及绝缘层15。所述绝缘层15上开设有露出部分所述硅基体11的开口150。
在本实施方式中，所述硅基体11为块体硅或硅晶绝缘体(Silicon-on-Insulator)。所述绝缘层15设置于所述硅基体11一表面。
步骤S2，请参阅图2，在第一温度下沉积第一钛层20，所述第一钛层20形成于所述绝缘层15背离所述硅基体11的表面、所述开口150的侧壁及从所述开口150露出的部分所述硅基体11的表面，且从所述开口150露出的部分所述硅基体11的表面与部分沉积的第一钛层20反应形成硅化钛层25。
本实施方式中，所述第一温度下沉积的第一钛层20的厚度为10埃至50埃，在第一温度下形成的硅化钛层25的厚度5埃至45埃。
本实施方式中，所述第一温度为100℃至500℃。优选的，所述第一温度为250℃至450℃。所述第一钛层20可通过等离子体增强化学气相沉积形成。其中，所述第一钛层20的沉积功率为300W至700W。
本实施方式中，以四氯化钛作钛源为例。当第一温度低于100℃时，四氯化钛分解困难，不利于第一钛层20的沉积；当第一温度高于500℃四氯化钛分解速度太快，使得第一钛层20的沉积速度过快，进而使得钛扩散至硅基体11中的速度过快，即硅化钛层25的生长速度过快，从而不易均匀扩散即硅化钛层25厚度不均匀。而当第一温度为100℃至500℃时，四氯化钛分解速度便于沉积形成第一钛层20的同时，钛均匀扩散至硅基体11形成厚度均匀的硅化钛层25。
步骤S3，请参阅图3，通入氨气对所述第一钛层20进行氮化处理，使得所述第一钛层20远离所述硅基体11的部分反应形成氮化钛层30。
本是实施方式中，氮化处理后，所述硅化钛层25的厚度为15埃至55埃，所述氮化钛层30的厚度为5埃至15埃，余下的第一钛层20的厚度为5埃至45埃。
所述氮化处理时的温度与所述第一温度相同。本实施方式中，所述氮化处理时的温度为100℃至500℃，所述氮化处理时的功率为300W至700W。
本实施方式中，在进行氮化处理前，还可先进行冲气净化。
步骤S4，请参阅图4，在第二温度下沉积第二钛层40，所述第二钛层40覆盖所述氮化钛层30。其中，所述第一温度小于所述第二温度，且在所述第二钛层40沉积完成后，所述第二钛层40的厚度为50埃至200埃，所述硅化钛层25的厚度为20埃至60埃，所述氮化钛层30的厚度为15埃至55埃，所述第一钛层20的厚度小于或等于40埃。
本实施方式中，所述第二温度与所述第一温度的温差为200℃至300℃。所述第二温度为350℃至750℃。优选的，所述第二温度为550℃至750℃。
所述第二钛层40可通过等离子体增强化学气相沉积形成。本实施方式中，所述第二钛层40的沉积功率与所述第一钛层20的沉积功率的差值为0W至700W。优选的，所述第二钛层40的沉积功率为600W至1000W。
在所述第二钛层40沉积完成后，所述第一钛层20的表面电阻率为60μΩ·cm至490μΩ·cm；优选的，所述第一钛层20的表面电阻率为60μΩ·cm至90μΩ·cm。所述氮化钛层30的表面电阻率为90μΩ·cm至500μΩ·cm；优选的，所述氮化钛层30的表面电阻率为90μΩ·cm至120μΩ·cm。所述第二钛层40的表面电阻率为，20μΩ·cm至480μΩ·cm；优选的，所述第二钛层40的表面电阻率为20μΩ·cm至60μΩ·cm。
本实施方式中，所述第一钛层20、所述氮化钛层30及所述第二钛层40可通过原位方式(In-situ)在同一腔室中形成。在其他实施方式中，所述所述第一钛层20、所述氮化钛层30及所述第二钛层40可通过异位方式(Ex-situ)在不同的腔室中形成。
在沉积形成第二钛层40时，当第二温度低于350℃时，不利于第二钛层40的沉积，且易使得第二钛层40的电阻率上升。当第二温度高于750℃时，硅化钛层25的生长速度过快，不易控制硅化钛层25的厚度。而当第二温度为350℃至750℃时，由于在第一温度下已经形成了一定厚度的均匀的硅化钛层25，使得在350℃至750℃时硅化钛层25各处的生长速度较为均匀且容易控制。
所述第二钛层40与所述第一钛层20之间设有氮化钛层30，避免所述第二钛层40中的钛渗入所述硅基体20中造成硅化钛层25过度生长。
请参阅图4，本发明另一实施方式还提供一种由上述半导体处理工艺制得的半导体器件100。所述半导体器件100包括硅基体11、绝缘层15、第一钛层20、硅化钛层25、氮化钛层30及第二钛层40。所述绝缘层15设置于所述硅基体11一表面，且所述绝缘层15上开设有开口150，所述硅化钛层25对应所述开口150设置于所述硅基体11上，所述第一钛层20、所述氮化钛层30及所述第二钛层40依次层叠设置，且所述第一钛层20背离所述氮化钛层30的一侧覆盖在所述绝缘层15及所述硅化钛层25上。
相较于现有技术，本发明通过在低于第二温度的第一温度下形成第一钛层，在避免影响第一钛层沉积的前提下，使得沉积的钛渗入所述硅基体时扩散均匀，使得初步形成的硅化钛层的厚度均匀；而后在第二钛层沉积之前对第一钛层进行氮化处理，使第一钛层部分形成氮化钛层，隔绝了后续第二钛层向硅基体方向渗入，避免了硅化钛层的过度生长。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。
Claims (8)
1.一种半导体处理工艺，其包括以下步骤：
提供复合结构，包括层叠设置的硅基体及绝缘层，且所述绝缘层上开设有露出部分所述硅基体的开口；
在第一温度下沉积第一钛层，所述第一钛层形成于所述绝缘层背离所述硅基体的表面、所述开口的侧壁及从所述开口露出的部分所述硅基体，且从所述开口露出的所述硅基体的表面与部分沉积的所述第一钛层反应形成硅化钛层，其中，在所述第一温度下沉积的所述第一钛层的厚度为10埃至50埃，在所述第一温度下形成的所述硅化钛层的厚度为5埃至45埃；
通入氨气对所述第一钛层进行氮化处理，使得所述第一钛层远离所述硅基体的部分反应形成氮化钛层，其中，氮化处理后，所述硅化钛层的厚度为15埃至55埃，所述氮化钛层的厚度为5埃至15埃，所述第一钛层的厚度为5埃至45埃；以及
在第二温度下沉积第二钛层，所述第二钛层覆盖所述氮化钛层，其中，所述第一温度小于所述第二温度，在所述第二钛层沉积完成后，所述第二钛层的厚度为50埃至200埃，所述硅化钛层的厚度为20埃至60埃，所述氮化钛层的厚度为15埃至55埃，所述第一钛层的厚度为小于或等于40埃，所述第一温度与所述第二温度的温差为200℃至300℃，所述第一温度为100℃至500℃，所述第二温度为350℃至750℃。
2.如权利要求1所述的半导体处理工艺，其特征在于，所述第一钛层及所述第二钛层通过等离子体增强化学气相沉积形成。
3.如权利要求2所述的半导体处理工艺，其特征在于，所述第一钛层的沉积功率与所述第二钛层的沉积功率的差值为0W至700W。
4.如权利要求2所述的半导体处理工艺，其特征在于，所述第一钛层的沉积功率为300W至700W,所述第二钛层的沉积功率为600W至1000W。
5.如权利要求1所述的半导体处理工艺，其特征在于，所述氮化处理时的温度与所述第一温度相同。
6.如权利要求1所述的半导体处理工艺，其特征在于，所述氮化处理时的温度为100℃至500℃，所述氮化处理时的功率为300W至700W。
7.如权利要求1所述的半导体处理工艺，其特征在于，所述第一钛层的表面电阻率为60μΩ·cm至490μΩ·cm，所述氮化钛层的表面电阻率为90μΩ·cm至500μΩ·cm，所述第二钛层的表面电阻率为20μΩ·cm至480μΩ·cm。
8.一种由权利要求1-7中任一项所述的半导体处理工艺制得的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010072119.5A CN113223951B (zh) | 2020-01-21 | 2020-01-21 | 半导体处理工艺及半导体元器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010072119.5A CN113223951B (zh) | 2020-01-21 | 2020-01-21 | 半导体处理工艺及半导体元器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113223951A CN113223951A (zh) | 2021-08-06 |
| CN113223951B true CN113223951B (zh) | 2022-12-02 |
Family
ID=77085660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010072119.5A Active CN113223951B (zh) | 2020-01-21 | 2020-01-21 | 半导体处理工艺及半导体元器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113223951B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784973A (en) * | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
| JPH0574956A (ja) * | 1991-09-13 | 1993-03-26 | Toshiba Corp | 半導体素子の電極構造 |
| US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US5985756A (en) * | 1996-06-27 | 1999-11-16 | Nec Corporation | Method of forming an interconnection in a contact hole in an insulation layer over a silicon substrate |
| US6177338B1 (en) * | 1999-02-08 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | Two step barrier process |
| KR20020043021A (ko) * | 2000-12-01 | 2002-06-08 | 박종섭 | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 |
| CN102044484A (zh) * | 2009-10-23 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件上的钨塞制造方法 |
-
2020
- 2020-01-21 CN CN202010072119.5A patent/CN113223951B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784973A (en) * | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| JPH0574956A (ja) * | 1991-09-13 | 1993-03-26 | Toshiba Corp | 半導体素子の電極構造 |
| US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US5985756A (en) * | 1996-06-27 | 1999-11-16 | Nec Corporation | Method of forming an interconnection in a contact hole in an insulation layer over a silicon substrate |
| US6177338B1 (en) * | 1999-02-08 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | Two step barrier process |
| KR20020043021A (ko) * | 2000-12-01 | 2002-06-08 | 박종섭 | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 |
| CN102044484A (zh) * | 2009-10-23 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件上的钨塞制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113223951A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741435B2 (en) | Oxidative volumetric expansion of metals and metal containing compounds | |
| US20200365456A1 (en) | Low resistivity films containing molybdenum | |
| US10699952B2 (en) | Deposition and treatment of films for patterning | |
| KR100274603B1 (ko) | 반도체장치의제조방법및그의제조장치 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| US5478780A (en) | Method and apparatus for producing conductive layers or structures for VLSI circuits | |
| US10096514B2 (en) | Seamless trench fill using deposition/etch techniques | |
| US9881787B2 (en) | Deposition methods for uniform and conformal hybrid titanium oxide films | |
| JPH08250497A (ja) | 半導体装置の金属配線層の形成方法 | |
| JP2760490B2 (ja) | 半導体素子の金属配線製造方法 | |
| JP3208124B2 (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
| CN113223951B (zh) | 半导体处理工艺及半导体元器件 | |
| US11462438B2 (en) | Volumetric expansion of metal-containing films by silicidation | |
| WO2022159883A1 (en) | Gapfill process using pulsed high-frequency radio-frequency (hfrf) plasma | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| US20230340661A1 (en) | Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma | |
| KR100207521B1 (ko) | 반도체장치의 배선형성방법 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| US11978625B2 (en) | Methods of forming metal nitride films | |
| KR100187658B1 (ko) | 반도체 소자의 티타늄나이트라이드막 형성방법 | |
| KR100219509B1 (ko) | 반도체장치의 금속층 형성방법 | |
| JP2023029868A (ja) | タングステン柱を形成する方法 | |
| WO2022055936A1 (en) | Deposition of silicon boron nitride films | |
| KR20030042908A (ko) | 오믹 콘택층을 구비한 콘택플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |