KR20030042908A - 오믹 콘택층을 구비한 콘택플러그 형성 방법 - Google Patents

오믹 콘택층을 구비한 콘택플러그 형성 방법 Download PDF

Info

Publication number
KR20030042908A
KR20030042908A KR1020010073739A KR20010073739A KR20030042908A KR 20030042908 A KR20030042908 A KR 20030042908A KR 1020010073739 A KR1020010073739 A KR 1020010073739A KR 20010073739 A KR20010073739 A KR 20010073739A KR 20030042908 A KR20030042908 A KR 20030042908A
Authority
KR
South Korea
Prior art keywords
titanium
film
layer
resultant
forming
Prior art date
Application number
KR1020010073739A
Other languages
English (en)
Inventor
문광진
이명범
박희숙
박성건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010073739A priority Critical patent/KR20030042908A/ko
Publication of KR20030042908A publication Critical patent/KR20030042908A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

오믹 콘택층을 구비한 콘택플러그 형성 방법에 관하여 개시한다. 본 발명에서는 반도체 기판의 활성영역을 노출시키는 콘택홀이 한정되도록 절연막 패턴을 형성한 다음, 상기 활성영역 상에 오믹 콘택층으로서 티타늄 실리사이드층이 형성되도록 티타늄막을 형성한다. 이어서, 상기 티타늄막이 형성된 결과물을 수소(H2) 플라즈마 처리하고, 상기 수소 플라즈마 처리된 결과물을 질화 처리하여 티타늄 질화막을 형성한다. 상기 콘택홀을 완전히 매립하는 도전 물질을 증착한 다음, 그 결과물의 상면을 평탄화시켜 상기 절연막 패턴의 표면을 노출시킴으로써 콘택플러그를 완성한다. 본 발명은 수소 플라즈마 처리를 이용하므로, 티타늄의 소오스 가스로서 TiCl4를 사용하더라도 증착 챔버 내의 TiClx부산물 및 티타늄 실리사이드층에 포함되는 Cl 성분을 감소시킬 수 있다. 따라서, 잔류하는 Cl 성분으로 인한 콘택 저항의 증가 문제를 해결할 수 있다.

Description

오믹 콘택층을 구비한 콘택플러그 형성 방법{Method for fabricating contact plug having ohmic contact layer}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 오믹 콘택층을 구비한 콘택플러그 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 트랜지스터의 크기가 점점 축소(scale down)되고 있다. 이와 같이 트랜지스터가 축소되면 소오스/드레인 영역과 같은 활성영역의 접합 깊이 또한 얕게 형성하여야 트랜지스터의 전기적인 특성을 개선시킬 수 있다. 이렇게 얕은 활성영역 상에 콘택플러그를 형성하고 후속 열공정을 거치면, 콘택플러그 내의 금속 원자들이 활성영역 및 그 아래의 반도체 기판 내부로 침투(penetrating)하는 접합 스파이킹(junction spiking) 현상이 발생하여 반도체 소자의 오동작을 유발한다. 따라서, 콘택플러그와 활성영역 사이에 장벽금속막을 형성함으로써, 콘택플러그 내의 금속 원자들이 활성영역 및 반도체 기판으로 확산하는 현상을 억제시키는 방법이 널리 사용되고 있다. 이러한 장벽금속막으로서 티타늄막과 티타늄 질화막의 복합막을 많이 사용하고 있는데, 특히 티타늄막은 반도체 기판의 실리콘 원자와 반응하여 저항이 낮은 티타늄 실리사이드층을 형성하며, 활성영역과 콘택플러그가 오믹 콘택을 이루게 한다.
종래에는 스퍼터링 방식으로 티타늄을 증착한 후에 RTP(Rapid Thermal Process)를 진행하거나 어닐링을 하여 티타늄막과 반도체 기판의 계면에 티타늄 실리사이드층을 형성하였다. 그러나, 반도체 소자의 집적도 증가에 따라 콘택홀의 어스펙트 비(aspect ratio)가 커지면서 단차도포성(step-coverage)이 취약한 스퍼터링 방식으로는 콘택홀의 바닥에 균일하게 티타늄을 증착하는 것이 어려워지게 되었다. 이 때문에, 현재에는 단차도포성이 좋은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)에 의하여 티타늄을 증착하고 있다.
도 1 및 도 2는 이러한 방법에 따라 콘택플러그를 형성하는 과정을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 상에 반도체 기판(100)의 활성영역(110)을 노출시키는 콘택홀(130)이 한정되도록 절연막 패턴(120)을 형성한다. 이어서, 절연막 패턴(120)이 형성된 결과물 상에 티타늄막(140)을 형성한다. 티타늄막(140)은 CVD 또는 PECVD에 의하여 형성되며, 이 때의 소오스 가스로는 보통 TiCl4가 사용된다. CVD 또는 PECVD 공정은 티타늄 실리사이드가 형성되기에 충분한 고온에서 진행되므로, 티타늄의 증착과 동시에 증착된 티타늄과 반도체 기판(100)의 실리콘 원자와 반응하여 티타늄 실리사이드가 형성된다. 이에 따라, 티타늄막(140)과 반도체 기판(100)의 계면, 즉 활성영역(110) 상에 오믹 콘택층으로서 저항이 낮은 티타늄 실리사이드층(140a)이 형성된다.
도 2를 참조하면, 도 1의 결과물을 질소 가스 분위기에서 어닐링(T, annealing)한다. 이에 따라 절연막 패턴(120)의 상면과 콘택홀(130)의 내벽에 남아있는 티타늄막(140)으로부터 티타늄 질화막(140b)이 형성된다. 티타늄막(140)이 완전히 질화되지 않은 경우에는 도 2에서와 같이 티타늄막(140)이 잔류하여티타늄막(140)/티타늄 질화막(140b)이 장벽금속막으로서 기능한다. 만약, 티타늄막(140)이 전부 질화되는 경우에는 티타늄 질화막(140b)만이 장벽금속막으로서 기능할 것이다. 후속적으로 콘택홀(130) 내에 도전 물질을 매립하여 콘택플러그를 완성한다(미도시).
그런데, 종래에는 티타늄의 소오스 가스인 TiCl4로 인해 증착 챔버 내벽에 TiClx부산물이 부착되어 있다가 탈착되는 등 오염을 일으키는가 하면, 티타늄 실리사이드층(140a) 내에 잔류하는 Cl 성분 때문에 콘택 저항이 증가되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 콘택플러그의 오믹 콘택층으로서 티타늄 실리사이드층을 형성할 때, 티타늄의 소오스 가스로서 TiCl4를 사용하더라도 증착 챔버 내의 TiClx부산물 및 티타늄 실리사이드층에 포함되는 Cl 성분을 감소시킬 수 있는 콘택플러그 형성 방법을 제공하는 것이다.
도 1 및 도 2는 종래기술에 따라 콘택플러그를 형성하는 방법을 설명하기 위한 단면도들이다.
도 3 내지 도 6은 본 발명의 실시예에 따른 콘택플러그 형성 방법을 설명하기 위한 단면도들이다.
도 7은 종래기술과 본 발명에 따라 각각 형성한 콘택플러그를 이차이온질량분석(Secondary Ion Mass Spectrometry : SIMS)한 결과이다.
도 8은 종래기술과 본 발명에 따라 각각 형성한 콘택플러그를 TDS(Thermal Desorption Spectroscopy)한 결과이다.
도 9는 종래기술과 본 발명에 따라 각각 형성한 콘택플러그와 활성영역 사이의 콘택 저항을 측정한 결과이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 반도체 기판,210 : 활성영역,
220 : 절연막 패턴,230 : 콘택홀,
240 : 티타늄막,P : 수소 플라즈마 처리,
240a : 티타늄 실리사이드층,240b : 티타늄 질화막,
260 : 도전 물질,270 : 콘택플러그
상기 기술적 과제를 달성하기 위하여, 본 발명에서는 반도체 기판의 활성영역을 노출시키는 콘택홀이 한정되도록 절연막 패턴을 형성한 다음, 상기 활성영역 상에 오믹 콘택층으로서 티타늄 실리사이드층이 형성되도록 티타늄막을 형성한다. 이어서, 상기 티타늄막이 형성된 결과물을 수소(H2) 플라즈마 처리하고, 상기 수소 플라즈마 처리된 결과물을 질화 처리하여 티타늄 질화막을 형성한다. 여기서, 상기 티타늄막을 형성하는 단계와 상기 수소 플라즈마 처리하는 단계는 인-시튜(in-situ)로 수행될 수도 있다. 나아가, 상기 수소 플라즈마 처리하는 단계와 상기 질화 처리하는 단계도 인-시튜로 수행될 수 있다. 상기 티타늄 질화막이 형성된 결과물 상면에 상기 콘택홀을 완전히 매립하는 도전 물질을 증착한 다음, 그 결과물의 상면을 평탄화시켜 상기 절연막 패턴의 표면을 노출시킴으로써 오믹 콘택층을 구비한 콘택플러그를 완성한다.
본 발명에 있어서, 상기 티타늄막을 형성하는 단계는 CVD, PECVD 또는 ALD(Atomic Layer Deposition)에 의하여 수행되는 것이 바람직하며, 이 때 티타늄의 소오스 가스로서 TiCl4를 사용한다.
본 발명에 따라 티타늄막을 형성한 다음 수소 플라즈마 처리를 수행하면, 증착 챔버 내의 TiClx부산물과 티타늄 실리사이드층 내에 남아 있는 Cl 성분이 최소화된다. 따라서, 콘택 저항이 낮은 콘택플러그를 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.
도 3 내지 도 6은 본 발명의 실시예에 따른 콘택플러그 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 활성영역(210)이 형성된 반도체 기판(200)상에 절연막을 형성한다. 상기 절연막은 BPSG(Boron Phosphorus Silicate Glass)막, SOG(Spin On Glass)막, USG(Undoped Silicate Glass)막, FOX(Flowable Oxide; Si-O-H계)막, TEOS(Tetra Ethyl Ortho Silicate)막, PE-oxide(Plasma Enhanced SiH4base oxide)막 또는 HDP-CVD(High Density Plasma-CVD)를 이용하여 형성한 실리콘 산화막일 수 있다. 활성영역(210)을 노출시키는 콘택홀(230)이 한정되도록, 사진 및 건식 식각공정을 이용하여 절연막 패턴(220)을 형성한다. 이어서, 절연막 패턴(220)이 형성된 결과물상에 티타늄막(240)을 형성한다. 티타늄막(240)은 티타늄의 소오스 가스로서 TiCl4를 사용하여 CVD, PECVD 또는 ALD에 의하여 형성하는 것이 바람직하다.
CVD와 PECVD는 통상 티타늄 실리사이드가 형성되기에 충분한 고온에서 수행되므로, 이들 방법에 의할 경우에는 티타늄막(240)이 형성됨과 동시에 티타늄과 반도체 기판(200)의 실리콘 원자가 반응함으로써, 티타늄막(240)과 반도체 기판(200)의 계면, 즉 활성영역(210) 상에 오믹 콘택층으로서 티타늄 실리사이드층(240a)이 형성된다.
ALD의 경우에는 티타늄의 소오스 가스로서 TiCl4를 챔버 내에 유입하는 단계및 Ar과 같은 가스로 퍼지하는 단계를 반복적으로 수행하게 된다. ALD의 공정 수행 온도에 따라, 티타늄막(240)과 티타늄 실리사이드층(240a)이 동시에 형성될 수도 있고, 티타늄막(240)만 형성된 다음 후속 공정에서 가해주는 열로부터 티타늄 실리사이드층(240a)이 나중에 형성될 수도 있다.
티타늄막(240)과 반도체 기판(200)의 실리콘 원자의 반응 정도에 따라서는 콘택홀(230)의 바닥에 형성된 티타늄막(240)이 전부 소모되어 그 자리에 티타늄 실리사이드층(240a)만 남아있을 수도 있고, 도 3에서와 같이 티타늄막(240)이 남아 있을 수도 있다.
티타늄의 소오스 가스로서 TiCl4를 사용하므로, 증착 챔버 내벽에는 TiClx부산물이 부착되고 티타늄 실리사이드층(240a)에는 Cl 성분이 포함되게 된다. 이로 인한 문제를 제거하기 위하여, 도 4에서와 같이 상기 티타늄막(240)이 형성된 결과물을 수소(H2) 플라즈마 처리(P)한다. 수소 플라즈마 처리(P)하는 단계의 RF 파워는 0 ~ 10000W, Ar 유량은 500 ~ 80000sccm이고, H2유량은 100 ~ 10000sccm일 수 있다.
수소 플라즈마는 증착 챔버 내의 TiClx부산물에서 Cl 성분을 분해시킨다. 이렇게 TiClx부산물에서 분해된 Cl 성분과 티타늄 실리사이드층(240a)에 포함되어 있는 Cl 성분은 플라즈마 중의 수소 이온과 반응하여 기체 상태가 된 후 챔버에서 배기된다. 이에 따라 증착 챔버 내벽에 부착된 TiClx부산물이 계속적으로 탈착되면서 챔버를 오염시키는 문제와, Cl 성분이 티타늄 실리사이드층(240a)에 포함됨으로써 콘택 저항이 증가되는 문제를 해결할 수 있다.
이러한 수소 플라즈마 처리(P) 단계는 도 3을 참조하여 설명한 바와 같은 티타늄막 형성 단계와 동일한 챔버 내에서 수행됨으로써 인-시튜로 수행될 수 있다. 이 경우에는 수소 플라즈마를 이용하여 증착 챔버 내벽의 TiClx부산물 및 티타늄 실리사이드층(240a)에 포함되어 있는 Cl 성분을 동시에 제거할 수 있다. 물론, 티타늄막을 형성하는 데에 이용한 증착 챔버와 다른 챔버에서 수소 플라즈마 처리(P)를 진행하여도 무방한데, 이 경우에는 티타늄 실리사이드층(240a)에 포함되어 있는 Cl 성분을 제거할 수 있게 된다.
도 5를 참조하면, 상기 수소 플라즈마 처리(P)된 결과물을 질화 처리(N)한다. 상기 질화 처리(N)하는 단계는 상기 수소 플라즈마 처리(P)된 결과물을 질소(N2) 또는 암모니아(NH3) 가스 분위기에서 어닐링 또는 플라즈마 처리하는 방식으로 수행될 수 있다. 이 때, 상기 수소 플라즈마 처리(P) 단계와 질화 처리(N)하는 단계도 인-시튜로 수행될 수 있다. 이에 따라, 절연막 패턴(220)의 상면과 콘택홀(230)의 내벽에 남아있는 티타늄막(240)으로부터 티타늄 질화막(240b)이 형성된다. 티타늄막(240)이 완전히 질화되지 않은 경우에는 도 5에서와 같이 티타늄막(240)이 잔류하여 티타늄막(240)/티타늄 질화막(240b)이 장벽금속막으로서 기능한다. 만약, 티타늄막(240)이 전부 질화되는 경우에는 티타늄 질화막(240b)만이 장벽금속막으로서 기능할 것이다.
도 6을 참조하면, 티타늄 질화막(240b)이 형성된 결과물 상면에 콘택홀(230)을 완전히 매립하는 도전 물질(260)을 증착한다. 도전 물질(260)은 알루미늄, 텅스텐, 구리 및 이들의 합금으로 이루어지는 군에서 선택되는 어느 하나인 것이 바람직하다. 이어서, 도전 물질(260)이 증착된 결과물의 상면을 평탄화시켜 절연막 패턴(220)의 표면을 노출시킴으로써 오믹 콘택층 즉, 티타늄 실리사이드층(240a)을 구비하는 콘택플러그(270)를 완성한다. 상기 평탄화시키는 단계는 화학기계적 연마(Chemical Mechanical Polishing)에 의하여 수행될 수 있다.
이하, 본 발명의 실험예와 그에 따른 분석 결과를 도 7 내지 도 9를 참조하여 설명한다. 먼저, 도 3 내지 도 6을 참조하여 설명한 바와 같이 본 발명의 실시예에 따라 반도체 기판에 콘택플러그를 형성함으로써 측정 샘플을 준비하였다. 그리고, 도 1 및 도 2를 참조하여 설명한 바와 같은 종래의 방법에 따라 반도체 기판에 콘택플러그를 형성함으로써 비교용 샘플을 준비하였다. 비교용 샘플은 수소 플라즈마 처리 단계를 제외하고는 측정 샘플과 동일한 공정 조건에 따라 준비하였다.
구체적으로, 측정 샘플은 다음의 표 1과 같은 공정 조건을 사용하여 준비하였다. 공정 내내 500sccm의 아르곤(Ar)을 퍼지가스로써 사용하였다.
RF 파워(W) TiCl4(mg/m) He(sccm) Ar(sccm) H2(sccm) N2(sccm)
티타늄막 형성 단계 300 50 2000 5000 3000 -
수소 플라즈마 처리 단계 300 - - 3000 2000 -
티타늄질화막 형성 단계 0->600 - - 800 1000 800
상기 표 1을 참조하여 설명하면, 활성영역이 형성된 반도체 기판 상에 TEOS막을 형성한 다음, 이 막을 식각하여 상기 활성영역을 노출시키는 콘택홀을 형성하였다. 이어서, 상기 콘택홀이 형성된 결과물 상에 PECVD에 의하여 티타늄막을 형성하였다. 이 때 RF 파워는 300W로 유지하여 플라즈마를 형성하고, 공정 가스로서2000sccm의 He, 5000sccm의 Ar, 3000sccm의 H2를 사용하였다. 그리고, 티타늄의 소오스 가스로서 50mg/m의 TiCl4를 사용하였다.
다음에, 상기 티타늄막을 형성한 챔버 내에서 티타늄막 형성 단계와 인-시튜로 상기 티타늄막에 대해 수소 플라즈마 처리를 수행하였다. 즉, RF 파워는 그대로 300W로 유지한 상태에서, 티타늄의 소오스 가스인 TiCl4의 유입을 차단시키고 공정 가스의 유량을 조절하여 He는 0sccm, Ar은 3000sccm, H2는 2000sccm를 사용하였다. 수소 플라즈마 처리가 어느 정도 완료된 다음, 퍼지가스를 유입시키면서 챔버 내의 가스를 모두 배기시켰다.
이어서, 역시 같은 챔버 내에서 수소 플라즈마 처리 단계와 인-시튜로 상기 티타늄막을 질화 처리하였다. 이 때, 공정 가스로서 800sccm의 Ar, 1000sccm의 H2, 800sccm의 N2를 사용하였다. 처음에는 RF 파워를 0으로 하여 플라즈마를 발생시키지 않다가 600W로 유지하여 플라즈마를 발생시켜 질화 처리하였다. 이에 따라 티타늄막으로부터 티타늄질화막이 형성되었다.
계속해서, 상기 티타늄 질화막이 형성된 결과물 상에 상기 콘택홀을 매립하는 텅스텐을 증착한 후 그 상면을 CMP하여 콘택플러그를 완성하였다.
도 7은 이와 같은 비교용 샘플과 측정 샘플을 이차이온질량분석(Secondary Ion Mass Spectrometry : SIMS)한 결과이다. 각 샘플에서 특히 오믹 콘택층인 티타늄 실리사이드층 부분에 대해 SIMS하였다. 도 7의 (a)는 비교용 샘플에 대한 SIMS 결과를 나타내는 그래프이고, 도 7의 (b)는 측정 샘플에 대한 SIMS 결과를 나타내는 그래프이다. 각 그래프에서 x축은 시간이고, y축은 각 성분의 검출 강도를 나타낸다. 그리고 (1)은 티타늄 실리사이드 성분을, (2)는 Cl 성분을 나타낸다. 시간에 따라 티타늄 실리사이드층이 조사되어지는 깊이를 증가시켜 가면서 각 성분의 검출 강도를 측정하였으므로, x축은 곧 티타늄 실리사이드층의 깊이 변화를 나타낸다고 볼 수 있다.
도 7에서 보는 바와 같이, 본 발명에 따라 티타늄막 형성 후 수소 플라즈마 처리를 적용할 경우에 종래에 비하여 티타늄 실리사이드층 내의 Cl 성분의 강도가 현저하게 감소한 것을 알 수 있다. 즉, 수소 플라즈마 처리 단계에서 증착 챔버 내벽의 TiClx부산물 및 티타늄 실리사이드층에 포함되는 Cl 성분의 대부분이 분해되어 배기된 것을 알 수 있다.
도 8은 비교용 샘플과 측정 샘플을 TDS(Thermal Desorption Spectroscopy) 분석한 결과를 나타내는 그래프이다. 각 샘플의 온도를 증가시켜 가면서 각 샘플로부터 탈착되어 나오는 가스 중 Cl 성분의 압력을 측정하였다. 그래프에서 x축은 온도이고 y축은 Cl의 압력을 나타낸다. 그리고, (1)은 비교용 샘플을, (2)는 측정 샘플을 나타낸다.
티타늄 실리사이드층에 포함되어 있다가 탈착되어 나오는 Cl 가스는 특히약 500 내지 700 ℃의 온도 범위에서 공정 챔버를 오염시키는 등의 문제를 일으킨다. 도 8에서 보는 바와 같이, 본 발명에 따라 티타늄막 형성 후 수소 플라즈마 처리를 적용할 경우 종래에 비하여 약 500 내지 700 ℃의 온도 범위에서 탈착되어 나오는 가스 중 Cl 성분의 양이 감소된 것을 알 수 있다. 즉, 본 발명에 따른 수소 플라즈마 처리 단계에서 증착 챔버 내의 TiClx부산물 및 티타늄 실리사이드층에 포함되는 Cl 성분의 대부분이 분해되어 제거된 것을 알 수 있다.
도 9는 각각 50개씩의 비교용 샘플과 측정 샘플로부터 각 콘택플러그와 활성영역 사이의 콘택 저항을 측정한 결과를 나타내는 그래프이다. 실제 반도체 소자 제조 공정에서는 콘택플러그를 형성한 다음, 비트라인 및 커패시터 등을 제조하게 된다. 커패시터 등의 제조 단계는 고온에서 수행되므로 콘택 저항에 영향을 주게 된다. 따라서, 실제 반도체 소자 제조 공정을 완료하지 않더라도 실제의 콘택 저항에 근접한 결과를 얻기 위하여, 비교용 샘플과 측정 샘플을 준비하여 750??의 질소 분위기에서 열처리한 다음 각 콘택플러그와 활성영역 사이의 콘택 저항을 측정하였다. 그래프에서 x축은 저항이고 y축은 샘플의 분포를 나타낸다. 그리고, (1)은 비교용 샘플을, (2)는 측정 샘플을 나타낸다.
도 9에서 보는 바와 같이, 본 발명에 따라 티타늄막 형성 후 수소 플라즈마 처리를 적용할 경우 종래에 비하여 콘택플러그와 활성영역 사이의 콘택 저항이 1000Ω가까이 감소된 것을 알 수 있다. 이것은 본 발명에 따른 수소 플라즈마 처리 단계에서 증착 챔버 내벽의 TiClx부산물 및 티타늄 실리사이드층에 포함되는 Cl 성분의 대부분이 수소에 의해 분해되어 배기됨으로 인해, 티타늄 실리사이드층에 남아있는 Cl 성분의 양이 종래보다 감소되었기 때문이다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 본 발명에 의하면, 티타늄막을 형성한 다음 수소 플라즈마 처리 단계를 수행하는 것에 의하여, 소오스 가스인 TiCl4로 인해 증착 챔버 내벽에 부착되는 TiClx부산물 및 티타늄 실리사이드층 내에 잔류하는 Cl 성분을 감소시킬 수 있다. 따라서, 증착 챔버 내벽에서 TiClx부산물이 탈착되어 오염을 일으키는 문제와 티타늄 실리사이드층 내에 잔류하는 Cl 성분 때문에 콘택 저항이 증가되는 문제를 제거할 수 있다. 결과적으로 활성영역과의 콘택 저항이 낮은 콘택플러그를 형성할 수 있게 된다.

Claims (10)

  1. 반도체 기판 상에 상기 반도체 기판의 활성영역을 노출시키는 콘택홀이 한정되도록 절연막 패턴을 형성하는 단계;
    상기 활성영역 상에 오믹 콘택층으로서 티타늄 실리사이드층이 형성되도록 상기 절연막 패턴이 형성된 결과물 상에 티타늄막을 형성하는 단계;
    상기 티타늄막이 형성된 결과물을 수소(H2) 플라즈마 처리하는 단계;
    티타늄 질화막이 형성되도록 상기 수소 플라즈마 처리된 결과물을 질화 처리하는 단계;
    상기 티타늄 질화막이 형성된 결과물 상면에 상기 콘택홀을 완전히 매립하는 도전 물질을 증착하는 단계; 및
    상기 도전 물질이 증착된 결과물의 상면을 평탄화시켜 상기 절연막 패턴의 표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 콘택플러그 형성 방법.
  2. 제 1 항에 있어서, 상기 티타늄막을 형성하는 단계는 CVD(Chemical Vapor Deposition), PECVD(Plasma Enhanced CVD) 또는 ALD(Atomic Layer Deposition)에 의하여 수행하는 것을 특징으로 하는 콘택플러그 형성 방법.
  3. 제 2 항에 있어서, 상기 티타늄막을 형성하는 단계는 티타늄의 소오스 가스로서 TiCl4를 사용하는 것을 특징으로 하는 콘택플러그 형성 방법.
  4. 제 1 항에 있어서, 상기 티타늄막이 형성되는 동안 상기 티타늄 실리사이드층이 형성되는 것을 특징으로 하는 콘택플러그 형성 방법.
  5. 제 1 항에 있어서, 상기 티타늄막을 형성하는 단계와 상기 수소 플라즈마 처리하는 단계는 인-시튜(in-situ)로 수행하는 것을 특징으로 하는 콘택플러그 형성 방법.
  6. 제 1 항 또는 제 5 항에 있어서, 상기 수소 플라즈마 처리하는 단계와 상기 질화 처리하는 단계는 인-시튜(in-situ)로 수행하는 것을 특징으로 하는 콘택플러그 형성 방법.
  7. 제 1 항에 있어서, 상기 질화 처리하는 단계는 상기 수소 플라즈마 처리된 결과물을 질소(N2) 또는 암모니아(NH3) 가스 분위기에서 어닐링 또는 플라즈마 처리하는 방식으로 수행하는 것을 특징으로 하는 콘택플러그 형성 방법.
  8. 제 1 항에 있어서,
    상기 도전 물질은 알루미늄, 텅스텐, 구리 및 이들의 합금으로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 콘택플러그 형성 방법.
  9. 제 1 항에 있어서,
    상기 도전 물질이 증착된 결과물의 상면을 평탄화시키는 단계는 화학기계적 연마(Chemical Mechanical Polishing)에 의하여 수행하는 것을 특징으로 하는 콘택플러그 형성 방법.
  10. 제 1 항에 있어서, 상기 수소 플라즈마 처리하는 단계의 RF 파워는 0 ~ 10000W, Ar 유량은 500 ~ 80000sccm이고, H2유량은 100 ~ 10000sccm인 것을 특징으로 하는 콘택플러그 형성 방법.
KR1020010073739A 2001-11-26 2001-11-26 오믹 콘택층을 구비한 콘택플러그 형성 방법 KR20030042908A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010073739A KR20030042908A (ko) 2001-11-26 2001-11-26 오믹 콘택층을 구비한 콘택플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010073739A KR20030042908A (ko) 2001-11-26 2001-11-26 오믹 콘택층을 구비한 콘택플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20030042908A true KR20030042908A (ko) 2003-06-02

Family

ID=29571337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010073739A KR20030042908A (ko) 2001-11-26 2001-11-26 오믹 콘택층을 구비한 콘택플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20030042908A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057660A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR100690890B1 (ko) * 2001-05-09 2007-03-08 엘지전자 주식회사 리모콘 분실 방지 시스템
WO2022260473A1 (ko) * 2021-06-11 2022-12-15 주성엔지니어링(주) 배리어층의 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011915A (ko) * 1996-07-29 1998-04-30 김광호 금속 배선 형성 방법
KR19990085332A (ko) * 1998-05-15 1999-12-06 윤종용 반도체 장치의 콘택홀 형성방법 및 그 구조
KR20000072422A (ko) * 2000-09-02 2000-12-05 윤영환 자동차의 배터리 방전 대책 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011915A (ko) * 1996-07-29 1998-04-30 김광호 금속 배선 형성 방법
KR19990085332A (ko) * 1998-05-15 1999-12-06 윤종용 반도체 장치의 콘택홀 형성방법 및 그 구조
KR20000072422A (ko) * 2000-09-02 2000-12-05 윤영환 자동차의 배터리 방전 대책 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690890B1 (ko) * 2001-05-09 2007-03-08 엘지전자 주식회사 리모콘 분실 방지 시스템
KR20030057660A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
WO2022260473A1 (ko) * 2021-06-11 2022-12-15 주성엔지니어링(주) 배리어층의 형성 방법

Similar Documents

Publication Publication Date Title
US5389570A (en) Method of forming boron doped silicon layer and semiconductor
KR100368504B1 (ko) 반도체장치제조방법
KR20010064414A (ko) 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
KR100407684B1 (ko) 반도체 소자의 제조 방법
US20100038786A1 (en) Method for manufacturing a semiconductor device
US9076845B2 (en) Method of forming a high density dielectric etch-stop layer
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
KR20030042908A (ko) 오믹 콘택층을 구비한 콘택플러그 형성 방법
KR19990045603A (ko) 티탄막 형성방법
JP2002110673A (ja) 共形ＨリッチＳｉ３Ｎ４層の形成方法
KR100322886B1 (ko) 반도체장치의 금속 콘택 형성 방법
US6855630B1 (en) Method for making contact with a doping region of a semiconductor component
KR0161889B1 (ko) 반도체장치의 배선 형성방법
JPH02177427A (ja) 半導体装置の製造方法
JP2008235397A (ja) 半導体装置の製造方法
US6767812B2 (en) Method of forming CVD titanium film
KR100528446B1 (ko) 반도체 소자의 콘택 형성방법
JPH11204456A (ja) 半導体装置の製造方法
KR102470043B1 (ko) 알루미늄 및 질소 함유 재료의 선택적 증착
KR100729905B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100187658B1 (ko) 반도체 소자의 티타늄나이트라이드막 형성방법
KR20080011923A (ko) 반도체 소자의 티타늄 나이트라이드 실리사이드막 제조방법
KR100316061B1 (ko) 다층배선을가지는반도체장치의형성방법
KR20020028329A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee