KR20010064414A - 반도체장치의 ＴａＯＮ 게이트절연막 형성방법 - Google Patents

반도체장치의 ＴａＯＮ 게이트절연막 형성방법 Download PDF

Info

Publication number
KR20010064414A
KR20010064414A KR1019990064610A KR19990064610A KR20010064414A KR 20010064414 A KR20010064414 A KR 20010064414A KR 1019990064610 A KR1019990064610 A KR 1019990064610A KR 19990064610 A KR19990064610 A KR 19990064610A KR 20010064414 A KR20010064414 A KR 20010064414A
Authority
KR
South Korea
Prior art keywords
taon
gate insulating
insulating film
film
forming
Prior art date
Application number
KR1019990064610A
Other languages
English (en)
Other versions
KR100313091B1 (ko
Inventor
박동수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990064610A priority Critical patent/KR100313091B1/ko
Priority to JP2000391982A priority patent/JP4340830B2/ja
Priority to TW089127924A priority patent/TW525262B/zh
Priority to US09/750,226 priority patent/US6303481B2/en
Publication of KR20010064414A publication Critical patent/KR20010064414A/ko
Application granted granted Critical
Publication of KR100313091B1 publication Critical patent/KR100313091B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

본 발명은 고집적 반도체장치에서 안정된 결합구조를 갖고 있으며 실리콘 기판과의 산화 반응성이 작아 외부로 인가되는 전기적 충격에도 강하고 절연파괴전압이 높고 누설전류 수준이 낮은 전기적 특성을 얻을 수 있는 TaON 게이트절연막 형성방법에 대해 개시한다. 본 발명의 게이트절연막 제조 방법은 필드산화막이 형성된 기판에 실리콘 기판과의 계면 특성 향상과 비정질 TaON 증착시 불균일한 SiO2가 형성되는 것을 방지하기 위해 플라즈마 분위기에서 반응 가스로서 NH3또는 NH3과 O2(또는 N2O)를 사용하여 기판 상부에 질화박막(SiN) 또는 질산화박막(SiON)을 형성하고, 기판 상부에 비정질 TaON을 증착하여 게이트절연막을 형성한 다음, 어닐링 공정을 통해서 비정질 TaON을 결정화한다.

Description

반도체장치의 ＴａＯＮ 게이트절연막 형성방법{Method of forming gate dielectric layer with TaON}
본 발명은 반도체장치의 게이트절연막 형성방법에 관한 것으로서, 특히 SiO2보다 유전율이 높은 TaON를 사용하여 게이트절연막의 전기적 특성을 개선한 반도체장치의 TaON 게이트절연막 형성방법에 관한 것이다.
일반적으로, 모스 트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)는 게이트전극이 게이트절연막인 얇은 산화실리콘막에 의해 기판으로부터 격리되어 있기 때문에 접합형 트랜지스터와 같이 임피던스가 저하되는 경우가 적고, 1회 확산 공정으로 그 제조 공정이 간단하므로 고집적화에 적합한 소자이다.
더욱이, 반도체 메모리장치의 집적도를 높이기 위해서는 단위 소자의 크기가 미세화될수록 셀 트랜지스터의 게이트절연막의 두께 및 폭 또한 축소되고 있는 실정이다. 예컨대, 차세대 256M DRAM 이상의 메모리장치는 통상의 게이트절연막 제조 공정과 동일하게 800℃∼900℃의 고온에서 습식 산화 공정을 실시하여 실리콘산화막(SiO2)을 성장함으로써 게이트절연막을 형성하였다. 이때, 게이트절연막의 두께는 50Å이하로 형성하여 원하는 소자의 항복(breakdown) 강도 특성과 게이트전극에 인가되는 전압에 대한 내성 시간을 확보하였다.
그리고, 최근에는 고집적 메모리장치의 게이트 절연막으로서 SiO2대신에 고유전율(ε=25)의 Ta2O5를 사용하고 있지만, 이 경우 Ta2O5자체가 불안정한 화학양론비(stoichiometry)를 갖고 있어 Ta와 O의 조성비 차이에 기인한 치환형 Ta원자가 박막내에 존재하기 때문에 게이트절연막 증착시 Ta2O5의 전구체인 Ta(OC2H5)5의 유기물과 O2(또는 N2O)가스의 반응으로 인해 불순물인 탄소원자와 탄소화합물(C, CH4,C2H4등) 및 물(H2O)이 생성되는 단점이 있었다. 이에 따라, Ta2O5의 게이트절연막내에 불순물로 존재하는 탄소원자, 이온과 라디칼로 인해서 게이트전극과 기판 사이에 누설전류가 증가하게 되고 그 절연특성이 열화된다. 이를 보상하기 위해서, Ta2O5를 증착한 후에 한번 이상의 저온 열처리(예를 들면, plasma N2O 또는 UV-O3) 공정과 고온의 열처리 공정을 실시해야만 하였다.
그러나, 이러한 열처리 공정은 제조 공정이 번거러우며 Ta2O5게이트절연막의 산화 저항성이 낮기 때문에 고온의 열처리 공정시 기판 표면에 산화 반응이 일어나 불균일한 기생 산화막이 형성되어 기판과 Ta2O5게이트절연막 사이의 계면 특성이 저하되면서 전체 게이트절연막 두께가 증가하게 되는 문제점이 있었다.
본 발명의 목적은 SiO2보다 유전율이 크고 Ta2O5보다 우수한 전기적 특성을 갖고 안정된 Ta-O-N 구조를 갖는 반도체장치의 TaON 게이트절연막 형성방법을 제공하는데 있다.
본 발명의 다른 목적은 실리콘 기판과의 계면 특성 향상과 비정질 TaON 증착시 형성되는 불균일한 SiO2가 형성되는 것을 방지하기 위해 플라즈마 분위기에서 반응 가스로서 NH3또는 NH3과 O2(또는 N2O)를 사용하여 기판 상부에 SiN 또는 SiON을 형성한 후에 비정질 TaON을 증착하는 반도체장치의 TaON 게이트절연막 형성방법을제공하는데 있다.
도 1 내지 도 5는 본 발명에 따른 고유전체 TaON을 갖는 반도체장치의 게이트절연막 형성방법을 설명하기 위한 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
10: 실리콘기판 12: 필드 산화막
14: SiN 또는 SiON막 16: TaON 게이트절연막
18: 도프트 폴리실리콘막 18': 게이트전극
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 게이트전극과 반도체 기판 사이에 내재된 게이트절연막을 형성함에 있어서, 소자의 활성 영역 및 분리 영역을 정의하는 필드산화막이 형성된 기판 표면에 질화박막 및 질산화박막 중에서 어느 하나를 형성하는 단계와, 기판 상부에 비정질 TaON을 증착하여 게이트절연막을 형성하는 단계와, 어닐링 공정을 통해서 비정질 TaON을 결정화하는 단계를 포함한다.
본 발명에 따르면, TaON의 게이트절연막은 유전상수가 25이상이므로 고유전율을 가지며 화학적 결합구조도 Ta2O5의 게이트절연막보다 안정하다. 그리고, TaON의 게이트절연막은 실리콘 기판과의 산화반응성도 작아서 외부로부터 인가되는 전기적 충격에도 강할 뿐만 아니라 절연파괴전압인 항복전압이 높고 누설전류도 낮은 특성을 갖는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 5는 본 발명에 따른 고유전체 TaON을 갖는 반도체장치의 게이트절연막 형성방법을 설명하기 위한 공정 순서도이다.
본 발명의 게이트절연막 제조 공정은 우선, 도 1에 도시된 바와 같이, 반도체 기판으로서 실리콘기판(10)에 통상의 소자 분리 공정(예컨대, 로커스 또는 트렌치 공정)을 실시하여 소자의 활성 영역과 분리 영역을 정의하기 위한 필드산화막(12)을 형성한다.
그 다음, 도 2에 도시된 바와 같이, 필드산화막(12)이 형성된 기판면에 HF, SC-1, H2SO4등의 케미컬을 이용한 세정 공정을 실시하여 기판 표면의 자연 산화막 및 파티클을 제거한다.
그리고, 상기 기판(10)에 이후 비정질 TaON 증착시 기판 계면에 형성될 수 있는 불균일한 저유전 산화막(SiO2)이 형성되는 것을 방지하기 위해 질화박막(SiN) 및 질산화박막(SiON)(14) 중에서 어느 하나를 형성하도록 한다. 이때, 상기 질화박막(SiN)은 저압 화학기상증착 챔버에서 200℃∼600℃의 온도 범위에서 플라즈마를 이용하여 NH3내지 N2/H2가스를 공급해서 형성되고, 상기 질산화박막(SiON)은 저압 화학기상증착 챔버에서 200℃∼600℃의 온도 범위에서 플라즈마를 이용하여 NH3및 O2,또는 N2O를 10∼1000sccm으로 유량 조절기(mass flow controller)를 통해 정량 공급해서 형성된다.
바람직하게는, 상기 질화박막 또는 질산화박막 형성시, 기판 표면에 기생 산화막이 형성되지 않도록 플라즈마 분위기에서 NH3을 먼저 주입하고 O2또는 N2O 가스를 이후에 주입하도록 한다.
그러므로, 비정질 TaON을 증착하기 전에, 실시되는 기판의 질화(또는 질산화)처리는 종전보다 저온(200℃∼600℃)에서 실시되므로 이미 기판에 형성되어 있는 필드 산화막 또는 웰(well) 등의 다른 소자의 전기적 특성 열화를 방지한다.
그 다음, 도 3에 도시된 바와 같이, 상기 기판(10)의 질화박막 또는 질산화박막(14) 상부에 비정질 TaON을 증착하여 게이트절연막(16)을 형성한다. 이때, 상기 비정질 TaON의 증착시, Ta 화학증기는 Ta계 화합물을 유량 조절기를 통해 정량 공급하고 150℃∼200℃의 온도 범위에서 증발시켜서 얻고, 300℃∼600℃의 저압 화학기상증착 챔버내에서 Ta의 화학증기와 반응 가스인 O2와 NH3를 유량조절기를 통해 공급한 다음, 표면 화학반응(surface chemical reaction)을 유도하여 비정질 TaON막을 증착한다.
그리고나서, 게이트절연막(16)의 고밀도화를 위해서 비정질의 TaON막이 형성된 기판에 어닐링 공정을 실시하여 비정질 TaON 증착과정에서 생성된 탄소화합물의 불순물과 막내에 존재하는 산소 공공을 제거하면서 결정화를 유도한다.
이때, 어닐링 공정은 급속 열처리(rapid thermal processing) 공정을 이용하되, 650℃∼950℃의 온도조건에서 30초∼30분정도 진행하여 비정질 TaON 증착과정에서 생성된 탄소화합물의 불순물을 제거하면서 결정화를 유도한다. 또는, 전기로를 이용하여 650℃∼950℃ 온도 범위와 N2O, O2또는 N2분위기에서 1분∼30분간 진행하여 비정질 TaON의 결정화를 유도하는 것이 바람직하다. 이러한 어닐링 공정으로 인해, 비정질 TaON 게이트절연막(16)이 결정화되면서 증착과정에서 발생된 막내의 휘발성 탄소화합물(CO, CO2, CH4, C2H4)을 제거시켜 계면의 마이크로 크랙(micro crack) 및 핀 홀(pin hole)과 같은 구조 결함을 보강하고 균질도(homogeniety)를 향상시킨다.
한편, 인시튜(in-situ) 또는 엑스시튜(ex-situ)에서 플라즈마를 이용하여 200∼600℃, NH3(또는 N2/H2) 분위기에서 TaON 게이트절연막(16) 표면을 질화시키거나 N2O(또는 O2) 분위기에서 질산화시키는 공정을 진행할 경우 700℃이상에서 진행되는 어닐링 공정을 스킵(skip)할 수 있다. 그 이유는 TaON 증착 후에 표면 처리가 되어 있기 때문에 게이트전극을 형성한 후에 진행되는 후속 열 공정에 의해 TaON 게이트절연막(16)이 결정화될 수 있기 때문이다.
그 다음, 도 4에 도시된 바와 같이, 본 발명에 따른 TaON의 게이트절연막(16)이 형성된 결과물에 도전성을 갖는 게이트전극 제조 공정을 진행한다. 이에, 상기 게이트절연막(16) 상부에 도프트 폴리실리콘막(18)을 형성한다. 이때, 도프트 폴리실리콘막(18) 상부에는 고저항의 전기 특성을 위해서 금속 실리사이드 물질로서 텅스텐실리사이드막을 추가 적층할 수도 있다.
그 다음, 도 5에 도시된 바와 같이, 게이트 마스크를 이용한 사진 및 식각 공정을 진행하여 상기 도프트 폴리실리콘막(18)을 패터닝하여 게이트전극(18')을 형성한다.
그리고, 식각 공정으로 게이트전극(18') 하부의 TaON 게이트절연막(16)과 질화막(SiN) 또는 질산화막(SiON)(14)을 패터닝하여 본 발명에 따른 TaON 게이트절연막과 게이트전극의 제조 공정을 완료한다.
상술한 바와 같이, 본 발명에 따른 반도체장치의 TaON 게이트절연막 형성방법에 의하면, 본 발명의 게이트절연막 물질로 이용되는 TaON의 유전율(ε=20∼25)이 종래 게이트산화막인 SiO2(ε=4)보다 높기 때문에 이 게이트산화막보다 물리적 두께를 두껍게 하면서도 전기적 두께를 낮출 수 있어 고집적 반도체장치의 게이트 절연막 특성을 달성할 수 있고, 절연 항복 강도가 높아져 제품의 수명이 증대되는 이점이 있다.
그리고, 본 발명의 TaON 게이트절연막은 최근에 게이트절연막으로 사용되는 Ta2O5보다 구조적으로 안정된 Ta-O-N 결합구조를 갖고 있어 실리콘 기판과의 산화 반응성도 작기 때문에 외부로 인가되는 전기적 충격에도 강하고 절연파괴전압이 높고 누설전류 수준이 낮은 전기적 특성을 얻을 수 있다.
또한, 본 발명은 TaON 게이트절연막을 증착하기에 앞서, 실리콘 기판 표면을 질화(또는 질산화)처리하여 후속 공정에서의 산화 저항성을 높임으로써 불균일한 산화막 생성이 억제되어 계면 특성이 향상된다. 또한, 기존의 급속열처리에 대한 질화 또는 질산화처리보다 저온(200∼600℃)에서 진행되기 때문에 다른 소자의 전기적 특성 열화를 방지한다. 그리고, 이러한 질화처리는 TaON 증착 장비에서 인시튜로도 진행가능하기 때문에 별도의 장비를 사용하지 않아 제조 공정을 단순화할수 있다.

Claims (11)

  1. 반도체장치의 게이트전극과 반도체 기판 사이에 내재된 게이트절연막을 형성함에 있어서,
    소자의 활성 영역 및 분리 영역을 정의하는 필드산화막이 형성된 기판 표면에 질화박막 및 질산화박막 중에서 어느 하나를 형성하는 단계;
    상기 기판 상부에 비정질 TaON을 증착하여 게이트절연막을 형성하는 단계; 및
    어닐링 공정을 통해서 상기 비정질 TaON을 결정화하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  2. 제 1항에 있어서, 상기 질화박막은 저압 화학기상증착 챔버에서 200℃∼600℃의 온도 범위에서 플라즈마를 이용하여 NH3내지 N2/H2가스를 공급하여 형성하는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  3. 제 1항에 있어서, 상기 질산화박막은 저압 화학기상증착 챔버에서 200℃∼600℃의 온도 범위에서 플라즈마를 이용하여 NH3및 O2,또는 N2O를 10∼1000sccm으로 유량 조절기를 통해 정량 공급하여 형성하는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  4. 제 2항 및 제 3항에 있어서, 상기 질화박막 및 질산화박막 형성시, 기판 표면에 기생 산화막이 형성되지 않도록 플라즈마 분위기에서 NH3을 먼저 주입하고 O2또는 N2O 가스를 이후에 주입하는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  5. 제 1항에 있어서, 상기 비정질 TaON의 증착시, Ta 화학증기는 Ta계 화합물을 유량 조절기를 통해 정량 공급하고 150℃∼200℃의 온도 범위에서 증발시켜서 얻는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  6. 제 1항에 있어서, 상기 비정질 TaON의 증착은, 300℃∼600℃의 저압 화학기상증착 챔버내에서 Ta의 화학증기와 반응 가스인 O2와 NH3을 유량조절기를 통해 공급한 다음, 표면 화학반응을 유도하여 비정질 TaON막을 증착하는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  7. 제 1항에 있어서, 상기 어닐링 공정은 급속 열처리 공정을 이용하여 650℃∼950℃의 온도조건에서 30초∼30분정도 진행하여 비정질 TaON 증착과정에서 생성된 탄소화합물의 불순물을 제거하면서 결정화를 유도하는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  8. 제 1항에 있어서, 상기 어닐링 공정은 전기로를 이용하여 650℃∼950℃ 온도 범위와 N2O, O2또는 N2분위기에서 1분∼30분간 진행하여 비정질 TaON의 결정화를 유도하는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  9. 제 1항에 있어서, 상기 비정질 TaON을 증착한 후에, 인시튜 또는 엑스시튜에서 플라즈마를 이용하여 200℃∼600℃의 온도 범위와 NH3또는 N2/H2분위기에서 비정질 TaON막 표면을 질화시키는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  10. 제 1항에 있어서, 상기 비정질 TaON을 증착한 후에, 인시튜 또는 엑스시튜에서 플라즈마를 이용하여 200℃∼600℃의 온도 범위와 N2O또는 O2분위기에서 비정질 TaON막 표면을 질산화시키는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
  11. 제 9항 및 제 10항에 있어서, 상기 비정질 TaON막 표면의 질산화 및 질화처리 공정을 실시한 후에 이후 어닐링 공정을 스킵하는 것을 특징으로 하는 반도체장치의 TaON 게이트절연막 형성방법.
KR1019990064610A 1999-12-29 1999-12-29 반도체장치의 ＴａＯＮ 게이트절연막 형성방법 KR100313091B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990064610A KR100313091B1 (ko) 1999-12-29 1999-12-29 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
JP2000391982A JP4340830B2 (ja) 1999-12-29 2000-12-25 半導体装置のゲート絶縁膜形成方法
TW089127924A TW525262B (en) 1999-12-29 2000-12-27 Method for forming a gate insulating film for semiconductor devices
US09/750,226 US6303481B2 (en) 1999-12-29 2000-12-29 Method for forming a gate insulating film for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064610A KR100313091B1 (ko) 1999-12-29 1999-12-29 반도체장치의 ＴａＯＮ 게이트절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20010064414A true KR20010064414A (ko) 2001-07-09
KR100313091B1 KR100313091B1 (ko) 2001-11-07

Family

ID=19631881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064610A KR100313091B1 (ko) 1999-12-29 1999-12-29 반도체장치의 ＴａＯＮ 게이트절연막 형성방법

Country Status (4)

Country Link
US (1) US6303481B2 (ko)
JP (1) JP4340830B2 (ko)
KR (1) KR100313091B1 (ko)
TW (1) TW525262B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471405B1 (ko) * 2000-06-30 2005-03-08 주식회사 하이닉스반도체 반도체소자의 게이트절연막 형성 방법
US7911004B2 (en) 2006-06-19 2011-03-22 Nec Corporation Semiconductor device and manufacturing method of the same

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
KR100333375B1 (ko) * 2000-06-30 2002-04-18 박종섭 반도체 소자의 게이트 제조방법
KR100333376B1 (ko) * 2000-06-30 2002-04-18 박종섭 반도체 소자의 게이트 제조방법
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
JP4184686B2 (ja) * 2001-03-28 2008-11-19 株式会社東芝 半導体装置の製造方法
JP2002313966A (ja) * 2001-04-16 2002-10-25 Yasuo Tarui トランジスタ型強誘電体不揮発性記憶素子とその製造方法
US6498383B2 (en) * 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
US20020187651A1 (en) * 2001-06-11 2002-12-12 Reid Kimberly G. Method for making a semiconductor device
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6844203B2 (en) 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6767795B2 (en) 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
TW533534B (en) * 2002-02-01 2003-05-21 Macronix Int Co Ltd Manufacturing method of interpoly dielectric layer
CN100433271C (zh) * 2002-02-21 2008-11-12 旺宏电子股份有限公司 多晶硅间介电层的制造方法
US6812100B2 (en) * 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US7045430B2 (en) 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US6970370B2 (en) * 2002-06-21 2005-11-29 Micron Technology, Inc. Ferroelectric write once read only memory for archival storage
US6804136B2 (en) 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7221017B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7847344B2 (en) 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6884739B2 (en) 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US6790791B2 (en) 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US6967154B2 (en) * 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7199023B2 (en) 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6713358B1 (en) * 2002-11-05 2004-03-30 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
KR20040096377A (ko) * 2003-05-09 2004-11-16 삼성전자주식회사 산화막 및 산질화막 형성 방법
US20050124121A1 (en) * 2003-12-09 2005-06-09 Rotondaro Antonio L. Anneal of high-k dielectric using NH3 and an oxidizer
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
DE102006009822B4 (de) * 2006-03-01 2013-04-18 Schott Ag Verfahren zur Plasmabehandlung von Glasoberflächen, dessen Verwendung sowie Glassubstrat und dessen Verwendung
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
JP5590886B2 (ja) 2006-09-26 2014-09-17 アプライド マテリアルズ インコーポレイテッド 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
JP4852400B2 (ja) * 2006-11-27 2012-01-11 シャープ株式会社 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機
US20080242012A1 (en) * 2007-03-28 2008-10-02 Sangwoo Pae High quality silicon oxynitride transition layer for high-k/metal gate transistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2072418B (en) * 1980-03-19 1984-03-14 Olympus Optical Co Ion sensor and method of manufacturing the same
JPH05342635A (ja) * 1992-06-15 1993-12-24 Matsushita Electric Ind Co Ltd 光学式情報媒体
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JP3334323B2 (ja) * 1994-03-17 2002-10-15 ソニー株式会社 高誘電体膜の形成方法
KR100207467B1 (ko) * 1996-02-29 1999-07-15 윤종용 반도체 장치의 커패시터 제조 방법
TW345742B (en) * 1997-11-27 1998-11-21 United Microelectronics Corp Method for producing integrated circuit capacitor
US20020009861A1 (en) * 1998-06-12 2002-01-24 Pravin K. Narwankar Method and apparatus for the formation of dielectric layers
WO1999066558A1 (fr) * 1998-06-19 1999-12-23 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
KR100297628B1 (ko) * 1998-10-09 2001-08-07 황 철 주 반도체소자제조방법
JP3326718B2 (ja) * 1999-03-19 2002-09-24 富士通株式会社 半導体装置の製造方法
US6171900B1 (en) * 1999-04-15 2001-01-09 Taiwan Semiconductor Manufacturing Company CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
KR100519514B1 (ko) * 1999-07-02 2005-10-07 주식회사 하이닉스반도체 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471405B1 (ko) * 2000-06-30 2005-03-08 주식회사 하이닉스반도체 반도체소자의 게이트절연막 형성 방법
US7911004B2 (en) 2006-06-19 2011-03-22 Nec Corporation Semiconductor device and manufacturing method of the same
KR101155364B1 (ko) * 2006-06-19 2012-06-19 닛본 덴끼 가부시끼가이샤 반도체 장치, 및 그 제조 방법

Also Published As

Publication number Publication date
JP2001257208A (ja) 2001-09-21
TW525262B (en) 2003-03-21
US6303481B2 (en) 2001-10-16
US20010006843A1 (en) 2001-07-05
KR100313091B1 (ko) 2001-11-07
JP4340830B2 (ja) 2009-10-07

Similar Documents

Publication Publication Date Title
KR100313091B1 (ko) 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
US7521354B2 (en) Low k interlevel dielectric layer fabrication methods
US7737511B2 (en) Semiconductor device and method of manufacturing the same
US7226848B2 (en) Substrate treating method and production method for semiconductor device
KR20010066386A (ko) 플래시 메모리의 게이트전극 제조방법
KR20060081660A (ko) 게이트 스택 측벽 스페이서 제조 방법
US20040011279A1 (en) Method of manufacturing semiconductor device
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
KR100331270B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100331271B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
JP2008235397A (ja) 半導体装置の製造方法
KR100327587B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
KR100351253B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법
JP2006190801A (ja) 成膜方法及び半導体装置の製造方法
KR100434709B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR100650757B1 (ko) 반도체 소자의 게이트 형성방법
KR100338819B1 (ko) 반도체장치의 Ｔａ２Ｏ５ 게이트절연막 형성방법
KR100521416B1 (ko) 하프늄나이트라이드를 하부전극으로 이용하는 캐패시터 및그 제조 방법
KR100721203B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee