JP2006190801A - 成膜方法及び半導体装置の製造方法 - Google Patents
成膜方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006190801A JP2006190801A JP2005001135A JP2005001135A JP2006190801A JP 2006190801 A JP2006190801 A JP 2006190801A JP 2005001135 A JP2005001135 A JP 2005001135A JP 2005001135 A JP2005001135 A JP 2005001135A JP 2006190801 A JP2006190801 A JP 2006190801A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- nitrogen
- gas
- compound gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】窒素を含んだ絶縁膜をMOCVD法により基板の上に成膜することが可能な成膜方法及び半導体装置の製造方法を提供すること。
【解決手段】有機化合物ガスと窒素化合物ガスとを個別にチャンバ(反応室)10内に導入して混合し、該チャンバ10内のシリコン(半導体)基板1上に、MOCVD法により窒素を含んだ絶縁膜を成膜する成膜方法による。
【選択図】図2
【解決手段】有機化合物ガスと窒素化合物ガスとを個別にチャンバ(反応室)10内に導入して混合し、該チャンバ10内のシリコン(半導体)基板1上に、MOCVD法により窒素を含んだ絶縁膜を成膜する成膜方法による。
【選択図】図2
Description
本発明は、成膜方法及び半導体装置の製造方法に関する。
近年、LSI等の半導体装置の微細化に伴い、MOS(Metal Oxide Semiconductor)トランジスタのゲート絶縁膜は一層の薄膜化が進んでいる。ゲート絶縁膜としては、二酸化シリコン(SiO2)膜や酸窒化シリコン(SiON)膜を使用するのが一般的である。しかし、これらの膜の厚さが薄くなると、絶縁性能の低下によりゲート−基板間のリーク電流が増大して消費電力が増えたり、ゲート電極にドープしたホウ素等の不純物がゲート絶縁膜を介してチャネルに達したりして、MOSトランジスタの性能や信頼性が低下するという不都合が生じる。
そこで、二酸化シリコン膜や酸窒化シリコン膜よりも誘電率の高い高誘電率(High-k)絶縁膜をゲート絶縁膜として使用することにより、物理的な厚さを維持しながら酸化膜換算膜厚(EOT: Effective Oxide Thickness)を薄くし、それによりMOS構造の容量値の増大を図り、MOSトランジスタの高集積化を目指すことに注目が集まっている。
そのような高誘電率絶縁膜にはいくつかあるが、なかでもHfSiO膜のような絶縁性金属酸化膜は、その比誘電率の高さ(約20程度)や、シリコン結晶に対するバリアハイト、及びチャネルへの影響から、次世代のゲート絶縁膜として最も有力視されている。
但し、そのHfSiO膜は、MOSトランジスタのソース/ドレインの不純物に対する活性化アニールを行う際、熱によって結晶化してしまい、リーク電流が大きくなる恐れがある。
このような不都合を回避するため、HfSiO膜の膜中に窒素を取り込んでHfSiON膜を形成し、このHfSiON膜をゲート絶縁膜として採用する方法がある。
HfSiON膜中の窒素は、上記した結晶化を防止する他に、膜の誘電率を高める作用や、ゲート電極にドープされたボロンがゲート絶縁膜を突き抜けて半導体基板のチャネルに至るのを防止する作用もある。
なお、特許文献1には、HfN膜やHfO膜を形成した後に、これらの膜に熱処理を施して膜のステップカバレッジを改善する方法が開示されている。
また、特許文献2には、ALD(Atomic Layer Deposition)法において、基板上に原料ガスと酸素ラジカルとを交互に供給することにより、HfO2膜を形成する方法が開示されている。
更に、特許文献3には、CVD(Chemical Vapor Deposition)法等で使用されるシャワーヘッドの構造が開示されている。
特開2002−167672号公報
特開2002−343790号公報
特開2000−313961号公報
ところで、上記したHfSiON膜を形成するには、通常はMOCVD(Metal Organic CVD)法で基板上にHfSiO膜を形成し、窒素プラズマによりそのHfSiO膜を窒化してHfSiON膜とする方法が採用される。
しかしながら、この方法では、窒素プラズマのエネルギによってHfSiO膜がダメージを受けるという問題や、HfSiO膜の成膜と窒素プラズマ処理という二つの工程が必要なため、半導体の製造工程が長くなり、製造コストを上昇させるという不都合がある。
本発明の目的は、窒素を含んだ絶縁膜をMOCVD法により基板の上に成膜することが可能な成膜方法及び半導体装置の製造方法を提供することにある。
本発明の一観点によれば、有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入して混合し、該反応室内の半導体基板上に、MOCVD法により窒素を含んだ絶縁膜を成膜する成膜方法が提供される。
本発明によれば、有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入するので、反応室に入る前にこれらのガス同士が反応せず、半導体基板に至る前にその反応が終了してしまうのを防止でき、窒素を含んだ絶縁膜を半導体基板の上に所望の厚さに成長させることが可能となる。
しかも、窒素化合物ガスにより、絶縁膜の成長と同時に膜中に窒素が取り込まれるため、窒素プラズマ処理により絶縁膜を窒化する必要が無く、窒素プラズマ処理を省くことができ、絶縁膜を成膜するのに必要な工程数を減らすことができる。
更に、その窒素プラズマ処理を行わないので、プラズマ処理によって絶縁膜がダメージを受けることも防ぐことができる。
また、上記のようにして絶縁膜を形成した後に、NH3含有雰囲気内において絶縁膜を熱処理してもよい。
本願発明者が行った実験結果によると、そのNH3熱処理によって、絶縁膜を構成する原子同士の結合が強化され、アニールを行っても膜厚が減り難い安定した絶縁膜が得られることが明らかとなった。
また、本発明の別の観点によれば、有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入し、該反応室内の半導体基板上にMOCVD法によりゲート絶縁膜として窒素を含んだ絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の側方の前記半導体基板に不純物を注入してソース/ドレイン領域を形成し、該ソース/ドレイン領域、前記ゲート電極、及び前記ゲート絶縁膜でMOSトランジスタを構成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
これによれば、ゲート絶縁膜を形成するために、有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入し、これらのガスが反応室に至る前に反応するのを防ぐようにしたので、既述のように、半導体基板の上に所望の厚さのゲート絶縁膜を形成することができる。
また、ゲート絶縁膜を形成する際、窒素化合物ガスを使用するので、ゲート絶縁膜に窒素を取り込むための窒素プラズマ処理が不要となり、その窒素プラズマ処理の分だけ製造工程を短縮できると共に、窒素プラズマによってゲート絶縁膜やチャネルにダメージが入るのを防ぐことが可能となる。
また、そのゲート絶縁膜をNH3含有雰囲気内において熱処理すると、ゲート絶縁膜の膜質が改善されるので、ゲート絶縁膜を焼結させるためのPDA(Post Deposition Anneal)を行っても、ゲート絶縁膜の厚さが薄くなるのを抑制できる。
更に、このゲート絶縁膜中の窒素は、ゲート電極に導入されたボロンがゲート絶縁膜を突き抜けてMOSトランジスタのチャネルに至るのを防止し、窒素によりチャネルの特性が変化するのを防ぐ作用を有する。
また、ソース/ドレイン領域に対して活性化アニールを行っても、窒素の作用により、アニールの熱によってゲート絶縁膜が結晶化してゲート絶縁膜のリーク電流が大きくなるのを抑制できる。
しかも、窒素によってゲート絶縁膜の誘電率が高められるため、ゲート絶縁膜の物理的な膜厚を厚く保ったままそのEOTを薄くできるので、半導体装置の微細化を更に推し進めることが可能となる。
本発明によれば、有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入するので、これらのガス同士の反応が基板に至る前に終了するのを防止でき、窒素を含んだ絶縁膜を半導体基板の上に所望の厚さに形成することが可能となる。
次に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
(1)予備的事項の説明
本発明の実施の形態を説明する前に、まず、予備的事項について説明する。
本発明の実施の形態を説明する前に、まず、予備的事項について説明する。
既述のように、従来例では、HfSiO膜の成膜と窒素プラズマ処理という二つの工程でHfSiON膜を得ていたが、半導体装置の製造工程を短縮させるためには、一つの工程でHfSiON膜を形成するのが望ましい。
これを実現する方法として、本願発明者は、窒素化合物ガスと、HfSiO膜用の有機化合物ガスとを混合し、これらの混合ガスを用いるMOCVD法により窒素を含有したHfSiON膜を形成する方法に想到した。
図1は、この方法で使用されるMOCVD装置の構成図である。その装置は、成膜を行うためのチャンバ2を有すると共に、有機化合物ガスと窒素化合物ガスとを混合してなる反応ガスをチャンバ2に導くための配管5を備える。そして、チャンバ2の内部には、配管5から導入された反応ガスを均一に分散させるためのシャワーヘッド4が配され、サセプタ3により加熱されているシリコン(半導体)基板1に対して成膜が行われる。
このようなMOCVD装置によれば、反応ガス中に窒素化合物が含まれるため、成膜時に膜中に窒素が取り込まれ、窒素を含有したHfSiON膜が得られると考えられる。
ところが、本願発明者がこのMOCVD装置を用いてHfSiON膜を実際に成膜しようとしたところ、シリコン基板1の上にHfSiON膜が殆ど成長しないことが明らかとなった。これは、有機化合物ガスと窒素化合物ガスとが、シリコン基板1に至る前に、配管5の中で既に反応して分解し、成膜に必要な反応がシリコン基板1の表面において十分になされないためであると推測される。
本願発明者は、このよう考察に基づき、以下に説明するような本発明の実施の形態に想到した。
(2)第1実施形態
図2は、本実施形態で使用されるMOCVD装置の構成図である。
図2は、本実施形態で使用されるMOCVD装置の構成図である。
このMOCVD装置は、成膜を行うチャンバ(反応室)10内に、シリコン基板1が載置されるサセプタ12を有しており、サセプタ12に内蔵された抵抗加熱ヒータ13によってシリコン基板1が所望の温度に加熱される。
また、サセプタ12の上方には、反応ガスを均一に分散させるためのシャワーヘッド11が設けられており、有機化合物ガス用配管15と窒素化合物ガス用配管16とが個別にシャワーヘッド11に接続される。そして、チャンバ10に導入された反応ガスは、排気口10aに繋がる不図示のポンプによって外部に排気される。
各配管15、16の中途部には、第1〜第3マスフローコントローラ17〜19が設けられており、これらのマスフローコントローラ17〜19によって各配管15、16内のガスの流量が所望に調節される。そして、各配管15、16のそれぞれの始端部には、N2ガスやArガス等のキャリアガスが貯蔵された第1、第2キャリアガスボンベ22、23と、窒素化合物ガスが貯蔵された窒素化合物ガスボンベ24とが接続される。
この窒素化合物ガスボンベ24に貯蔵される窒素化合物としては、例えば、BTBAS(Bis Tertiary Butyl Amino Silane)、NH3、N(C2H5)3、及びNOがある。
また、有機化合物ガス用配管15は途中で分岐しており、分岐先において第1、第2液体材料20a、20bが収容された第1、第2バブラー14a、14bに接続され、N2ガスやArガス等のキャリアガスのバブリングによって気化した第1、第2液体材料20a、20bが配管15に供給される。
第1、第2液体材料20a、20bとしては有機金属化合物や有機シリコン化合物が使用される。本実施形態で使用し得る有機金属化合物には、Hf(N(CH3)2)4、Hf(N(C2H5)2)4、Hf(N(CH3)(C2H5))4、Hf(O-t(C4H9))4、Al(C2H5)3、及びAl(CH3)3がある。また、有機シリコン化合物としては、SiH(N(CH3)2)3やSi(N(CH3)2)4がある。本実施形態では、これらの液体材料の中から、目標とする絶縁膜の組成に適した材料を一又は複数選択し、それを用いて絶縁膜を形成する。
各配管15、16を通ったガスは、シャワーヘッド11においても互いに混合されず、シャワーヘッド11から噴射されてシリコン基板1に至る間、又はシリコン基板1の上において反応し、それによりシリコン基板1の上に絶縁膜が形成される。
図3は、このシャワーヘッド11の断面図である。これに示されるように、このシャワーヘッド11は、直径がいずれも約30cmの下部プレート30、中間プレート40、及び上部プレート50をこの順に積層してなる。
下側プレート30と中間プレート40のそれぞれには、ネジ穴30d、40gが互いに連通するように形成されており、これらのネジ穴30d、40gに螺入された第1ネジ51によって各プレート30、40が結合される。
同様に、上部プレート50と中間プレート40とは、ネジ穴50a、40fに螺入された第2ネジ52によって互いに結合される。
また、下部プレート30には、中間プレート40の下面と協同してガス流通路を構成する第1溝30cが形成されると共に、この第1溝30cに連通する有機化合物ガス用噴射口30aが形成され、その噴射口30aから既述の有機化合物ガスが噴射される。
更に、下側プレート30には窒素化合物用噴射口30bが形成され、この噴射口30bに連通するガス流通孔40aが中間プレート40に形成される。このガス流通路40aは、中間プレート40の上面に形成された第2溝40cと連通しており、第2溝40cに供給された窒素化合物ガスは、上記のガス流通孔40aから噴射口30bに抜け、チャンバ内に導入される。
図4は、上記の下部プレート30の平面図である。これに示されるように、下部プレート30の上面には、既述の第1溝30cに連通する環状の第1内側溝30eと第1外側溝30fとが形成されており、これらの溝30e、30fの底部に上記した有機化合物ガス用噴射口30aが等間隔に形成される。そして、第1溝30cに導入されたガスは、第1内側溝30eと第1外側溝30fのそれぞれに分岐し、有機化合物ガス用噴射口30aからシリコン基板1に均一に噴射される。
また、図5は、図4のI−I線に沿う断面図である。
一方、図6は、中間プレート40の平面図である。中間プレート40には、既述の第2溝40cの他に、この第2溝40cに連通する環状の第2内側溝40dと第2外側溝40eとが形成される。そして、各溝40d、40eの底部に等間隔に上記のガス流通孔40aが形成され、第2溝40cに導入されたガスが各溝40d、40eに分岐してガス流通路40aに導入される。
なお、図7は、図6のII−II線に沿う断面図である。
また、図8は上部プレート50の平面図であり、図9は、図8のIII−III線に沿う断面図である。これらの図に示されるように、上部プレート50には、図3で説明した第2ネジ52が通されるネジ穴50aが形成される。
本実施形態では、このようなMOCVD装置を用いて、次のようにして絶縁膜を成膜する。
図10(a)、(b)は、本実施形態に係る成膜方法を説明するための断面図である。
最初に、図10(a)に示すように、表面が(100)面となるp型シリコン(半導体)基板1の表面を熱酸化することにより厚さ約1nmの酸化シリコン膜を形成し、それをバッファ層60とする。
次いで、シリコン基板1を図2のサセプタ12上に載せ、基板温度を約600℃に安定させる。その後、第1液体材料20aとしてHf(N(CH3)2)4が入れられた第1バブラー14aに、300sccmの流量の窒素ガスをキャリアガスとして供給し、それにより気化したHf(N(CH3)2)4を配管15からシャワーヘッド11に導入する。更に、第2液体材料20bとしてSiH(N(CH3)2)3が入れられた第2バブラー14bに、100sccmの流量の窒素ガスをキャリアガスとして供給し、それにより気化したSiH(N(CH3)2)3を配管15からシャワーヘッド11に導入する。そして、これと同時に、窒素化合物ガスとしてNOガスを配管16からシャワーヘッド11に100sccmの流量で導入して、チャンバ10内の圧力を30Paにする。
このように個別にチャンバ10に導入された有機化合物ガスとNOガスは、シャワーヘッド11では混合されず、シャワーヘッド11から噴射されてシリコン基板1に至るまでの間に混合され、シリコン基板1に至る途中、或いは予め加熱されているシリコン基板1の表面において互いに反応する。
その結果、図10(b)に示されるように、バッファ層60の上には絶縁膜61としてHfSiON膜がMOCVD法により形成されることになる。なお、そのHfSiON膜は、化学量論的な膜であるとは限らず、膜中のHf、Si、O、及びNの原子数比は1:1:1:1から変動し得る。
このような絶縁膜61の成膜方法によれば、有機化合物ガスと窒素化合物ガスとをチャンバ10に個別に導入し、チャンバ10の中、又は加熱されたバッファ層60の表面でガス同士を反応させるので、成膜前にガスが配管の中で反応することが無く、各ガスを混合してチャンバに導く場合と比較して、高い成膜レートで絶縁膜61を形成することが可能となる。
但し、シャワーヘッド11(図2参照)とシリコン基板1との距離dが長すぎると、有機化合物ガスと窒素化合物ガスとの反応がシリコン基板1に至る前に終了し、シリコン基板1の上で絶縁膜61が成膜されない恐れがある。
このような不都合を回避するため、有機化合物ガスと窒素化合物ガスとの反応が開始される前の領域又は進行中の領域にシリコン基板1を配するのが好ましい。そのような領域は、本実施形態では、チャンバ10の内部において既述の距離dが30cm以下となる領域に等しい。
図11は、本実施形態において、絶縁膜61の成膜時間と膜厚との関係を調査して得られたグラフである。なお、同図には、比較例として、図1で説明したMOCVD装置を用いて絶縁膜を形成した場合のグラフを点線で示してある。
これに示されるように、本実施形態では、0.42nm/分程度の成膜速度が得られ、成膜時間と共に厚い絶縁膜61を成膜できるのに対し、比較例では、成膜速度が非常に小さく、実質的には絶縁膜61を成膜することができない。
図12は、本実施形態に従って成膜された絶縁膜61の構成元素をAES(Auger Electron Spectroscopy)で調査して得られたグラフである。このグラフの横軸は、電子線の照射によるオージェ遷移で絶縁膜61から放出された電子のエネルギを示し、縦軸は、絶縁膜61から飛び出したオージェ電子の個数(n)を上記のエネルギ(E)で微分した値(dn/dE)を示す。
図12に示されるグラフは、dN/dEが374eV(窒素)と512eV(酸素)のところにピークを有しているので、絶縁膜61には窒素と酸素とが含有されているのが理解される。更に、図12から、この絶縁膜61にはシリコンとハフニウムも含まれているので、絶縁膜61が実際にHfSiON膜となることが確認できた。
図13は、窒素化合物ガスのNOガスの流量を振り、絶縁膜61の中の窒素の原子数と、窒素と酸素の原子数の和の比(N/(N+O))の百分率がどのように変化するのかを調査して得られたグラフである。
なお、図13には、参考のために、NOガスに代えて流量が50sccmのNH3ガスを窒素化合物ガスとした場合の比N/(N+O)も併記してある。
図13から理解されるように、N/(N+O)の百分率は、NOガスの流量で調節することができ、特に、NOガスの流量を増やすことにより絶縁膜61中の窒素の量を減らすことができる。
更に、窒素化合物ガスとしてNH3ガスを使用すると、NOガスを使用する場合よりも膜中の窒素の量が多くなることも理解される。
これらより、絶縁膜61に含有される窒素の量を調節するには、窒素化合物ガスの流量を調節するか、或いは窒素化合物ガスの種類を変えればよいことが明らかとなった。
(3)第2実施形態
本実施形態では、第1実施形態で成膜した絶縁膜61(図10(b)参照)に対し、NH3ガス雰囲気中で熱処理を施し、絶縁膜61の膜質を改善する。
本実施形態では、第1実施形態で成膜した絶縁膜61(図10(b)参照)に対し、NH3ガス雰囲気中で熱処理を施し、絶縁膜61の膜質を改善する。
熱処理条件は特に限定されないが、本実施形態では、NH3ガスの流量を800〜1200sccmとし、基板温度を700〜900℃、好ましくは780℃とする。また、圧力は50〜200Paとする。
この熱処理は、例えば、チャンバ10(図2参照)で絶縁膜61を成膜した後、そのチャンバ10を引き続き用いて、窒素化合物ガス用配管16からチャンバ10にNH3ガスを供給することにより行われる。或いは、絶縁膜61を成膜した後にシリコン基板1をチャンバ10から出し、熱処理用のチャンバにおいて絶縁膜61に対して熱処理を施してもよい。
次の表1は、このNH3熱処理の効果を確認するために行われた実験結果をまとめたものである。
表1のサンプルNo2とNo4とを比較すると、NH3熱処理を行ったサンプルNo4では絶縁膜61の最終的な膜厚が42.72Åであるが、NH3熱処理を行わないサンプルNo2では膜厚が36.12と薄くなっている。これは、NH3熱処理を施す前の絶縁膜61では原子間の結合が弱く、アニールによって原子間の距離が縮まって膜厚が薄くなるのに対し、NH3熱処理を施すと、原子間結合を強くなって膜質が改善され、アニールを行っても膜厚が減り難い安定した絶縁膜61となることを示している。
このようにして膜質が改善された絶縁膜61は、安定した電気的特性が求められるMOSトランジスタのゲート絶縁膜に好適に使用される。
(4)第3実施形態
本実施形態では、第1、第2実施形態で説明した絶縁膜をMOSトランジスタのゲート絶縁膜として使用する半導体装置の製造方法について説明する。
本実施形態では、第1、第2実施形態で説明した絶縁膜をMOSトランジスタのゲート絶縁膜として使用する半導体装置の製造方法について説明する。
図14〜図16は、本実施形態に係る半導体装置の製造途中の断面図である。
最初に、図14(a)に示す断面構造を得るまでの工程について説明する。
まず、表面が(100)面となるp型シリコン基板80にSTI(Shallow Trench Isolation)用の溝80aを形成した後、その溝80a内に二酸化シリコン膜を埋め込んで素子分離用絶縁膜82とする。なお、素子分離構造はSTIに限定されず、LOCOS(Local Oxidation of Silicon)であってもよい。
続いて、素子分離絶縁膜82で画定されるシリコン基板80のトランジスタ形成領域に、例えばリン等のn型不純物をイオン注入し、nウエル81を形成する。なお、そのイオン注入は、シリコン基板80の表面に形成された不図示の熱酸化膜をスルー膜として行われ、nウエル81を形成した後にその熱酸化膜は除去される。
その後に、シリコン基板80の表面を熱酸化することにより厚さ約1nmの二酸化シリコン膜を形成し、それをバッファ層83とする。
次に、図14(b)に示す断面構造を得るまでの工程について説明する。
まず、図2で説明したMOCVD装置のサセプタ12の上にシリコン基板80を置き、シリコン基板80の温度を約600℃に安定させる。そして、Hf(N(CH3)2)4とSiH(N(CH3)2)3をそれぞれ第1、第2バブラー14a、14bで気化したものを配管15からチャンバ10に導入すると共に、窒素化合物としてNOガスを配管16からチャンバ10に導入する。これらのガスの流量は特に限定されないが、本実施形態では、第1、第2バブラー14a、14bに供給するキャリアガス用の窒素ガスの総流量を400sccmとし、NOガスの流量を100sccmとする。
そして、このような状態を約570秒間維持することにより、図14(b)に示すように、MOCVD法によりバッファ層83の上にHfSiON膜を厚さ約4nmに成膜し、それをゲート絶縁膜84とする。
このように、ゲート絶縁膜84をシリコン基板80の上に直接形成せず、バッファ層83の上に形成すると、ゲート絶縁膜84の成膜時にシリコン基板80の表面が荒れるのを防止でき、表面荒れによってチャネルの移動度が低下するのを防ぐことができる。これにより、SiO2膜をゲート絶縁膜とする場合の90%以上の移動度を得ることができ、デバイスの縮小化に伴う移動度の低下がある程度抑制される。
続いて、第2実施形態で説明したNH3熱処理をこのゲート絶縁膜84に対して行うことにより、ゲート絶縁膜84を構成する原子同士の結合を強め、熱工程を行っても膜厚が減り難くなるようにゲート絶縁膜84の膜質を安定化させる。そのNH3熱処理は、例えばNH3流量を800〜1200sccm、圧力50〜200Pa、及び基板温度700〜900℃とする条件下で行われる。
その後に、窒素雰囲気中で基板温度を800℃、処理時間を30秒とするアニールをゲート絶縁膜14に対して施し、このゲート絶縁膜84を構成するHfSiONを焼結させる。このようなアニールは、PDA(Post Deposition Anneal)とも呼ばれる。
本実施形態では、このPDAを行う前に、ゲート絶縁膜84に対してNH3熱処理を行っているので、PDAの際にゲート絶縁膜84の厚さが薄くなるのを防止できる。
次に、図15(a)に示されるように、減圧CVD法によりゲート絶縁膜84の上にポリシリコン膜を厚さ約10nmに形成し、それをゲート電極用の導電膜85とする。この導電膜15の成膜条件は特に限定されないが、本実施形態では、基板温度を600℃、圧力を27Pa、シラン(SiH4)の流量を120sccmとする。
なお、導電膜85は、Si元素を含む膜であればポリシリコン膜に限定されない。そのような膜としては、ポリシリコン膜の他に、アモルファスシリコン膜、シリサイド膜、及びシリケート膜等がある。これらのうち、アモルファスシリコン膜は、シランやジシラン(Si2H6)等を反応ガスとするプラズマCVD法により形成される。また、シリサイド膜は、コバルト等の高融点金属のターゲットと、シリコンのターゲットとをシリコン基板80の上方に別々に配置し、Ar等のスパッタガスでこれらのターゲット表面を叩き、気相中やゲート絶縁膜14上で高融点金属とシリコンとを反応させることにより形成され得る。更に、シリケート膜は、液体材料であるトリジメチルアミノハイドロシリコン(SiH(N(CH3)2)3)をバブリング等で気化して得られたガスを反応ガスとするCVD法により形成される。
次に、図15(b)に示す断面構造を得るまでの工程について説明する。
まず、フォトリソグラフィにより導電膜85パターニングしてゲート電極85aを形成する。そのパターニングでは、ゲート電極85aの下のゲート絶縁膜84とバッファ層83もエッチングされてゲート電極形状にパターニングされる。
続いて、ゲート電極85aをマスクにしながら、ボロン等のp型不純物をシリコン基板80にイオン注入し、p型ソース/ドレインエクステンション86を形成する。
次いで、図16(a)に示すように、二酸化シリコン膜を全面に形成してそれをエッチバックすることにより、ゲート電極85aの横に絶縁性サイドウォール87として残す。そして、この絶縁性サイドウォール87をマスクにするイオン注入により、ゲート電極85aの側方のシリコン基板80にボロン等のp型不純物を注入して、p型ソース/ドレイン領域88を形成する。
このとき、ゲート電極85aにもボロンが注入されるが、ゲート絶縁膜84を構成するHfSiON膜中の窒素により、ボロンがゲート絶縁膜85aの下のシリコン基板80に突き抜けるのを防止でき、突き抜けた窒素に起因してチャネルの電気的特性が劣化するのを抑制することができる。
その後に、基板温度を約900〜1100℃、処理時間を1〜5秒とする活性化アニールをp型ソース/ドレイン領域88に対して行い、p型ソース/ドレイン領域22に拡散されたボロンを活性化させる。
ゲート絶縁膜84に含まれる窒素は、この活性化アニールによってゲート絶縁膜84が結晶化するのを抑制する作用を有する。従って、本実施形態では、結晶化に伴うゲート絶縁膜84のリーク電流の増大を防止することができ、次世代のデバイスに求められるリーク電流の許容値(8mA/cm2以下)を満たすことができる。
続いて、図16(b)に示すように、スパッタ法によりコバルト膜を全面に形成した後、そのコバルト膜に対して熱処理を行うことにより、コバルトとシリコンとを反応させ、p型ソース/ドレイン領域88の表層にコバルトシリサイド層89を形成する。そのコバルトシリサイド層89は、ゲート電極85aの表層にも形成され、それによりゲート電極85aはポリサイド構造となる。
その後に、素子分離絶縁膜82等の上で未反応となっているコバルト膜をウエットエッチングして除去する。
ここまでの工程により、p型MOSトランジスタTRの基本構造が完成したことになる。この後は、このトランジスタTRを覆う一層目の層間絶縁膜を形成し、p型ソース/ドレイン領域88と電気的に接続される導電性プラグをその層間絶縁膜に形成する工程に移るが、その詳細については省略する。
以上説明した本実施形態によれば、図14(b)の工程でゲート絶縁膜84を形成するために、図2に示したMOCVD装置を用いた。そのMOCVD装置では、有機化合物ガスと窒素化合物ガスとがそれぞれ配管15、16を通って個別にチャンバ10に導かれるので、これらのガスが配管の途中で反応することは無い。これにより、シリコン基板80に至る前にガスの反応が終了してしまうのを防止できるので、ゲート絶縁膜84の成膜レートを高めることができ、シリコン基板20の上にゲート絶縁膜84を目標の厚さに形成することが可能となる。
また、従来例のようにHfSiO膜を窒素プラズマにより窒化し、それにより得られたHfSiON膜をゲート絶縁膜84とする方法では、窒素プラズマによってゲート絶縁膜84が劣化する恐れがあるが、本実施形態では窒素プラズマを使用しないので、窒素プラズマによるゲート絶縁膜84の劣化を防止でき、膜質の良いゲート絶縁膜84を得ることができる。
更に、上記のように窒素プラズマを用いる従来例では、窒素プラズマ処理の工程の分だけ半導体装置の製造工程が長くなるが、本実施形態ではそのような窒素プラズマ処理を行わないため、製造工程を短くすることができ、半導体装置の製造コストを削減することが可能となる。
しかも、ゲート絶縁膜84に窒素が含有されることで、窒素が無い場合と比較してゲート絶縁膜84の誘電率を高めることが可能となる。これにより、ゲート絶縁膜84の物理的な膜厚を厚く保ったままそのEOTを薄くできるので、次世代のデバイスに求められるETO値(1.2〜1.4nm)が実現され、トランジスタTRの更なる微細化に寄与することができる。
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施形態に限定されない。例えば、上記ではp型MOSトランジスタTRを作製したが、これに代えてn型MOSトランジスタを形成してもよい。
以下に、本発明の特徴を付記する。
(付記1) 有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入して混合し、該反応室内の半導体基板上に、MOCVD(Metal Organic CVD)法により窒素を含んだ絶縁膜を成膜する成膜方法。
(付記2) 前記窒素化合物ガスの流量を調節することにより、前記絶縁膜に含まれる窒素の量を調節することを特徴とする付記1に記載の成膜装置。
(付記3) 前記窒素化合物ガスとしてNOガスを使用し、該NOガスの流量を増やすことにより、前記絶縁膜に含まれる窒素の量を減らすことを特徴とする付記1に記載の成膜方法。
(付記4) 前記窒素化合物ガスの種類を変えることにより、前記絶縁膜に含まれる窒素の量を調節することを特徴とする付記1に記載の成膜装置。
(付記5) 前記反応室内において、前記有機化合物ガスと前記窒素化合物ガスとの反応が開始される前の領域又は進行中の領域に前記半導体基板を配することを特徴とする付記1に記載の成膜方法。
(付記6) 前記有機化合物ガス用の噴射口と、前記窒素化合物ガス用の噴射口とを備えたシャワーヘッドを前記半導体基板の上方に配し、前記シャワーヘッドと前記半導体基板との間隔を30cm以下にすることを特徴とする付記5に記載の成膜方法。
(付記7) 前記半導体基板を加熱しながら前記絶縁膜を成膜することを特徴とする付記1に記載の成膜方法。
(付記8) 前記絶縁膜を成膜した後に、NH3含有雰囲気内において該絶縁膜を熱処理することを特徴とする付記1に記載の成膜方法。
(付記9) 前記有機化合物ガスとして有機金属化合物ガスを使用することを特徴とする付記1に記載の成膜方法。
(付記10) 前記有機金属化合物ガスとして、Hf(N(CH3)2)4、Hf(N(C2H5)2)4、Hf(N(CH3)(C2H5))4、Hf(O-t(C4H9))4、Al(C2H5)3、及びAl(CH3)3のいずれかを気化したガスを使用することを特徴とする付記9に記載の成膜方法。
(付記11) 前記有機化合物ガスとして有機シリコン化合物ガスを使用することを特徴とする付記1に記載の成膜方法。
(付記12) 前記有機シリコン化合物ガスとして、SiH(N(CH3)2)3又はSi(N(CH3)2)4を気化したガスを使用することを特徴とする付記11に記載の成膜方法。
(付記13) 前記窒素化合物ガスとして、BTBAS(Bis Tertiary Butyl Amino Silane)、NH3、N(C2H5)3、及びNOのいずれかを使用することを特徴とする付記1に記載の成膜方法。
(付記14) 有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入し、該反応室内の半導体基板上にMOCVD法によりゲート絶縁膜として窒素を含んだ絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ゲート電極の側方の前記半導体基板に不純物を注入してソース/ドレイン領域を形成し、該ソース/ドレイン領域、前記ゲート電極、及び前記ゲート絶縁膜でMOSトランジスタを構成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ゲート電極の側方の前記半導体基板に不純物を注入してソース/ドレイン領域を形成し、該ソース/ドレイン領域、前記ゲート電極、及び前記ゲート絶縁膜でMOSトランジスタを構成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記15) 前記有機化合物ガスとして、Hf(N(CH3)2)4、Hf(N(C2H5)2)4、Hf(N(CH3)(C2H5))4、Hf(O-t(C4H9))4、Al(C2H5)3、及びAl(CH3)3のいずれかを気化してなる有機金属化合物ガス、又は、SiH(N(CH3)2)3とSi(N(CH3)2)4のいずれかを気化してなる有機シリコン化合物ガスを使用し、
前記窒素化合物ガスとして、BTBAS、NH3、N(C2H5)3、及びNOのいずれかを使用することを特徴とする付記14に記載の半導体装置の製造方法。
前記窒素化合物ガスとして、BTBAS、NH3、N(C2H5)3、及びNOのいずれかを使用することを特徴とする付記14に記載の半導体装置の製造方法。
(付記16) 前記ゲート絶縁膜をNH3含有雰囲気内において熱処理する工程を有することを特徴とする付記14に記載の半導体装置の製造方法。
(付記17) 前記熱処理の後に、前記ゲート絶縁膜をアニールして焼結させる工程を有することを特徴とする付記16に記載の半導体装置の製造方法。
(付記18) 前記ゲート電極にボロンを導入する工程を有することを特徴とする付記14に記載の半導体装置の製造方法。
(付記19) 前記ソース/ドレイン領域に対して活性化アニールを行う工程を有することを特徴とする付記14に記載の半導体装置の製造方法。
1、80…シリコン基板、2、10…チャンバ、3、12…サセプタ、4、11…シャワーヘッド、13…抵抗加熱ヒータ、14a、14b…第1、第2バブラー、15…有機化合物ガス用配管、16…窒素化合物ガス用配管、17〜19…第1〜第3マスフローコントローラ、20a、20b…第1、第2液体材料、22、23…第1、第2キャリアガスボンベ、24…窒素化合物ボンベ、30…下部プレート、30a…有機化合物ガス用噴射口、30b…窒素化合物用噴射口、30c…第1溝、30d、40g、50a…ネジ穴、30e…第1内側溝、30f…第1内側溝、40…中間プレート、40a…ガス流通孔、40c…第2溝、40d…第2内側溝、40e…第2外側溝、50…上部プレート、60、83…バッファ層、61…絶縁膜、80a…溝、81…nウエル、82…素子分離絶縁膜、84…ゲート絶縁膜、85…導電膜、85a…ゲート電極、86…p型ソース/ドレインエクステンション、87…絶縁性サイドウォール、88…p型ソース/ドレイン領域、89…コバルトシリサイド層、TR…MOSトランジスタ。
Claims (5)
- 有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入して混合し、該反応室内の半導体基板上に、MOCVD(Metal Organic CVD)法により窒素を含んだ絶縁膜を成膜する成膜方法。
- 前記窒素化合物ガスとしてNOガスを使用し、該NOガスの流量を増やすことにより、前記絶縁膜に含まれる窒素の量を減らすことを特徴とする請求項1に記載の成膜方法。
- 前記反応室内において、前記有機化合物ガスと前記窒素化合物ガスとの反応が開始される前の領域又は進行中の領域に前記半導体基板を配することを特徴とする請求項1に記載の成膜方法。
- 前記絶縁膜を成膜した後に、NH3含有雰囲気内において該絶縁膜を熱処理することを特徴とする請求項1に記載の成膜方法。
- 有機化合物ガスと窒素化合物ガスとを個別に反応室内に導入し、該反応室内の半導体基板上にMOCVD法によりゲート絶縁膜として窒素を含んだ絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ゲート電極の側方の前記半導体基板に不純物を注入してソース/ドレイン領域を形成し、該ソース/ドレイン領域、前記ゲート電極、及び前記ゲート絶縁膜でMOSトランジスタを構成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001135A JP2006190801A (ja) | 2005-01-06 | 2005-01-06 | 成膜方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001135A JP2006190801A (ja) | 2005-01-06 | 2005-01-06 | 成膜方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006190801A true JP2006190801A (ja) | 2006-07-20 |
Family
ID=36797731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005001135A Pending JP2006190801A (ja) | 2005-01-06 | 2005-01-06 | 成膜方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006190801A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102953050A (zh) * | 2011-08-26 | 2013-03-06 | 杭州士兰明芯科技有限公司 | 大直径mocvd反应器的喷淋头 |
KR20190077632A (ko) * | 2016-12-08 | 2019-07-03 | 어플라이드 머티어리얼스, 인코포레이티드 | 시간적 원자 층 증착 프로세싱 챔버 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002167672A (ja) * | 2000-11-30 | 2002-06-11 | Nec Corp | 成膜方法 |
WO2004053997A1 (en) * | 2002-12-09 | 2004-06-24 | Interuniversitair Microelektronica Centrum (Imec) | Method for forming a dielectric stack |
JP2004281494A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 半導体装置の製造方法 |
-
2005
- 2005-01-06 JP JP2005001135A patent/JP2006190801A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002167672A (ja) * | 2000-11-30 | 2002-06-11 | Nec Corp | 成膜方法 |
WO2004053997A1 (en) * | 2002-12-09 | 2004-06-24 | Interuniversitair Microelektronica Centrum (Imec) | Method for forming a dielectric stack |
JP2004281494A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102953050A (zh) * | 2011-08-26 | 2013-03-06 | 杭州士兰明芯科技有限公司 | 大直径mocvd反应器的喷淋头 |
KR20190077632A (ko) * | 2016-12-08 | 2019-07-03 | 어플라이드 머티어리얼스, 인코포레이티드 | 시간적 원자 층 증착 프로세싱 챔버 |
KR102269479B1 (ko) | 2016-12-08 | 2021-06-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 시간적 원자 층 증착 프로세싱 챔버 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101164688B1 (ko) | 게이트 스택 측벽 스페이서들을 제조하기 위한 방법 | |
US7304004B2 (en) | System and method for forming a gate dielectric | |
JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
US20090008725A1 (en) | Method for deposition of an ultra-thin electropositive metal-containing cap layer | |
TW201025513A (en) | Non-volatile memory having silicon nitride charge trap layer | |
KR101078498B1 (ko) | 절연체 박막의 제조 방법 | |
US7605436B2 (en) | Manufacture of semiconductor device having insulation film of high dielectric constant | |
WO2004107451A1 (ja) | Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
US8044452B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2006190801A (ja) | 成膜方法及び半導体装置の製造方法 | |
US20110306171A1 (en) | Methods of fabricating semiconductor devices with differentially nitrided gate insulators | |
US20080242107A1 (en) | Method for manufacturing a semiconductor device by using an ALD technique | |
JP4719422B2 (ja) | 半導体装置の製造方法 | |
KR100755072B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
KR100680970B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100650758B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100745073B1 (ko) | 하프늄니오븀옥사이드(HfNbO) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
KR100650756B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100650757B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100712988B1 (ko) | 탄탈륨란탄옥사이드(TaLaO) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
KR100702130B1 (ko) | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
KR100721208B1 (ko) | 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그제조방법 | |
KR100702133B1 (ko) | 티타늄란탄옥사이드(TiLaO) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
KR100721202B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
KR100721203B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071211 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A02 | Decision of refusal |
Effective date: 20101228 Free format text: JAPANESE INTERMEDIATE CODE: A02 |